JPH06284102A - フレーム同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 小規模な回路構成でＮ種の位相不確定性を除
去してフレーム同期を確立する。 【構成】 位相補正回路３１では各列毎に決められたビ
ット遅延を補正してＮ列内の１列にのみフレーム同期ビ
ットを含む補正Ｎ列データ列を送出する。Ｎ個の比較回
路３２はフレーム同期パターンと補正Ｎ列データ列とを
各列毎に比較する。論理和回路３３ではＮ種の比較結果
を論理和して論理和信号を生成する。フレーム同期保護
回路１１ｃは論理和信号に基づいて同期が確立されたか
否かを示すフレーム同期情報を生成する。そして、列入
換回路３４はＮ種の比較結果及びフレーム同期情報に基
づいてＮ列のデータ列を列変換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル無線伝送に用
いられるフレーム同期回路に関する。

【０００２】

【従来の技術】一般にディジタル無線伝送において、送
受信間でデータ伝送を実行する際にはフレーム同期を確
立する必要がある。

【０００３】ディジタル無線伝送において、例えば、送
信側でＮ（Ｎは２以上の整数）×Ｋ（Ｋは自然数）倍周
期に多重化されたフレーム同期ビットを含むデータ列を
送出し、受信側においてこのデータ列を入力データ列と
して受け、Ｎ列に列変換することが行われている。この
際、Ｎ種の位相不確定性を含むＮ列のデータ列が生じる
が、このＮ列のデータ列に対してフレーム同期を確立す
る手法として、例えば、特開昭６１−５８３４９号公報
又は特開昭６２−９１０４４号公報に記載された手法が
知られている。

【０００４】ここで、図３を参照してこの種のフレーム
同期回路について概説する。

【０００５】図示のフレーム同期回路は第１乃至第Ｎの
フレーム同期判定回路１１乃至１Ｎを備えており、これ
ら第１乃至第Ｎのフレーム同期判定回路１１乃至１Ｎに
対してＮ種の位相不確定性を含むＮ列の入力データ列１
０１が与えられる。第１乃至第Ｎのフレーム同期判定回
路１１乃至１Ｎはそれぞれ第１列乃至第Ｎ列についてフ
レーム同期を判定し（第１乃至第Ｎのフレーム同期情報
を生成し）、第１乃至第Ｎのフレーム同期情報を列入換
回路２１に与える。列入換回路２１では後述するように
して第１乃至第Ｎのフレーム同期情報に応じて入力デー
タ列１０１を入れ換えて正常データ列とする。

【０００６】第１乃至第Ｎのフレーム同期判定回路１１
乃至１Ｎの構成は同様であるので、ここでは、第１のフ
レーム同期判定回路１１について説明することにする。

【０００７】第１のフレーム同期判定回路１１は比較回
路１１ａ、フレームパターン発生回路１１ｂ、フレーム
同期保護回路１１ｃ、及びタイミング発生回路１１ｄを
備えており、Ｎ種の位相不確定性を含むＮ列の入力デー
タ列の内１列目（以下単に入力データと呼ぶ）が与えら
れる。

【０００８】ここで、図４も参照して、Ｎ＝２であると
きの第１のフレーム同期判定回路１１の動作について説
明する。図４（ａ）に示すように、比較回路１１ａでは
入力データ１０１を受けるとともにフレームパターン発
生回路１１ｂからのフレーム同期パターン１０３を受
け、入力データ１０１とフレーム同期パターン１０３と
を比較する。比較の結果、不一致であると、比較回路１
１ａでは入力データ１０１を１ビットシフトハンチング
した後、入力データ１０１とフレーム同期パターン１０
３とを再比較する。このようにして、比較回路１１ａで
は１ビットシフトハンチング及び再比較を繰り返す。比
較回路１１ａにおいて一致を検出すると、ハンチング停
止情報１０４がフレーム同期保護回路１１ｃ及びタイミ
ング発生回路１１ｄに与えられる。

【０００９】フレーム同期保護回路１１ｃは、伝送路で
のビット誤りに基因する同期はずれ及び誤引き込みを防
止するために用いられる。フレーム同期保護回路１１ｃ
ではハンチング停止情報を予め設定された回数（Ｍ回：
Ｍは２以上の整数）受信すると、同期が確立されたと判
断して同期確立を示すフレーム同期情報１０６を送出す
る。そして、フレーム同期情報１０６はタイミング発生
回路１１ｄに送られるとともに列入換回路２１に送られ
る。

【００１０】タイミング発生回路１１ｄでは非同期時に
はハンチング停止情報１０４に基づいて動作し、同期確
立時にはハンチング停止情報によらず自走する。そし
て、タイミング発生回路１１ｄからフレームパターン発
生回路１１ａに対してフレーム同期ビットの多重化周期
を示すタイミング情報１０７が与えられる。フレームパ
ターン発生回路１１ａではこのタイミング情報１０７に
基づいてフレーム同期パターン１０３を発生する。

【００１１】一方、図４（ｂ）に示すように、入力デー
タ１０１がフレーム同期ビットＦを含まない場合、例え
ば、伝送路でビット誤り等が発生すると、フレーム同期
パターン１０３と入力データとの一致が検出される場合
がある。ところが、フレーム同期保護回路１１ｃではＭ
回ハンチング停止情報１０４を受けないと、同期確立を
示すフレーム同期情報１０６を送出しないから、通常連
続的に誤一致検出がないことを考慮すると、入力データ
１０１がフレーム同期ビットＦを含まない場合に同期確
立と判定されることはない。

【００１２】同様にして、第２乃至第Ｎのフレーム同期
判定回路１２乃至１Ｎにおいても同期確立が行われ、第
２乃至第Ｎのフレーム同期判定回路１２乃至１Ｎから列
入換回路２１に対して第２乃至第Ｎのフレーム同期情報
が送られる（ここでは、第１のフレーム同期判定回路１
１から送出されるフレーム同期情報を第１のフレーム同
期情報と呼ぶことにする）。

【００１３】上述のようにして、Ｎ列のデータに対して
フレーム同期を判定することによって、Ｎ列中の１列の
みについて同期確立を行うことができ、これによって、
Ｎ種の位相不確定性が除去され、列入換回路２１では第
１乃至第Ｎのフレーム同期情報に基づいてＮ列の入れ換
えを実行して正常データ列１０８を出力する。

【００１４】

【発明が解決しようとする課題】ところで、従来のフレ
ーム同期回路では、Ｎ種の位相不確定性を除去してフレ
ーム同期を確立する際、各列毎にフレーム同期を判定す
る必要がある。つまり、Ｎ列分のフレーム同期判定回路
が必要となって、回路構成が大規模になってしまうとい
う問題点がある。

【００１５】本発明の目的は小規模な回路構成でＮ種の
位相不確定性を除去してフレーム同期を確立することの
できるフレーム同期回路を提供することにある。

【００１６】

【課題を解決するための手段】本発明によれば、Ｎ（Ｎ
は２以上の整数）×Ｋ（Ｋは自然数）倍周期に多重化さ
れフレーム同期ビットを含むデータ列を入力データ列と
して受け、Ｎ列に列変換する際に生じるＮ種の位相不確
定性を含むＮ列のデータ列に対してフレーム同期を確立
するために用いられるフレーム同期回路において、各列
毎に決められたビット遅延を補正してＮ列内の１列にの
みフレーム同期ビットを含む補正Ｎ列データ列を送出す
る位相補正回路と、フレーム同期ビットの多重化周期を
示すタイミング信号を発生するタイミング発生回路と、
前記タイミング信号に応じてフレーム同期パターンを生
成するフレームパターン発生回路と、該フレーム同期パ
ターンと前記補正Ｎ列データ列とを各列毎に比較する比
較手段と、該Ｎ種の比較結果を論理和して論理和信号を
生成する論理和回路と、該論理和信号に基づいて同期が
確立されたか否かを示すフレーム同期情報を生成するフ
レーム同期保護回路と、前記Ｎ種の比較結果及び前記フ
レーム同期情報に基づいて前記Ｎ列のデータ列を列変換
する列入換回路とを有することを特徴とするフレーム同
期回路が得られる。

【００１７】

【実施例】以下本発明について実施例に基づいて説明す
る。

【００１８】図１を参照して、ここでは図３に示すフレ
ーム同期回路と同一の構成要素及び信号については同一
の参照番号を付す。また、本実施例ではＮ＝２の場合に
ついて説明する。

【００１９】送信側において、２×Ｋ（Ｋは自然数）倍
周期に多重化されフレーム同期ビットを含む入力データ
列を２列に変換する際生じる２種の位相不確定性を含む
２列のデータ列１０１が位相補正回路３１に入力され
る。

【００２０】ここで、図２を参照して、図２（ａ）には
２列のデータ位相が一致して変換された例を示し、図２
（ｂ）には変換によってデータに位相ずれが生じた例を
示す。位相補正回路３１では２種の位相不確定性の内、
図２（ｂ）において位相ずれが１ビット生じているのを
補正するため、第２列目の入力データ１０１を１ビット
遅延させて、補正データ列１０２を生成する（ここで
は、フレーム同期ビットＦは第２列目に含まれてい
る）。

【００２１】補正データ列１０２はそれぞれ比較回路３
２に与えられ、ここでフレームパターン発生回路１１ｂ
から与えれるフレーム同期パターンと比較される。各比
較回路３２では補正データ列とフレーム同期パターンと
が一致すると、ハンチング停止情報１０４を送出する。
ハンチングを繰り返す内に各比較回路３２において必ず
一方の位相の一致が検出されることになる。論理和回路
３３では各比較回路３２からのハンチング停止情報を論
理和して、つまり、２種のハンチング停止情報を論理和
して合成ハンチング情報１０５を生成する。そして、こ
の合成ハンチング情報１０５はフレーム同期保護回路１
１ｃ及びタイミング発生回路１１ｄに与えられる。

【００２２】前述のように、フレーム同期保護回路１１
ｃでは伝送路におけるビット誤りによる同期はずれ及び
誤引き込みを防止するために用いられ、合成ハンチング
情報１０５に対する保護機能を備えている。

【００２３】フレーム同期ビット（Ｆ）を含まないデー
タ列の場合、上記の保護機能によってフレーム同期の確
立ができず、その結果、フレーム同期保護回路１１ｃで
はフレーム非同期を示すフレーム同期情報１０６、つま
り、フレーム非同期情報を送出する。一方、フレーム同
期ビット（Ｆ）を含むデータ列の場合には、保護機能に
よってフレーム同期が確立され、フレーム同期保護回路
１１ｃではフレーム同期が確立されたことを示すフレー
ム同期情報１０６を送出する。

【００２４】列入換回路３４には上記の２種のハンチン
グ停止情報１０４が送られるとともにフレーム同期情報
が送られ、列入換回路３４ではフレーム同期情報１０６
と２種のハンチング停止情報とがフレーム同期時に一致
した結果に基づいて位相状態を判定してデータ列を入れ
換え正常データ列１０８を出力する。

【００２５】タイミング発生回路１１ｄではフレーム同
期情報１０６が非同期を示している際には合成ハンチン
グ停止情報１０５に基づいて動作し、フレーム同期情報
１０６が同期確立を示している際には合成ハンチング停
止情報１０５によらず自走する。そして、タイミング発
生回路１１ｄはフレーム同期ビットの多重化周期を示す
タイミング情報１０７を送出する。フレームパターン発
生回路１１ｂではこのタイミング情報１０７に基づいて
フレーム同期パターン１０３を生成することになる。

【００２６】上述の実施例では、Ｎ＝２の場合について
説明したが、Ｎが２以上の場合におけるビット遅延は１
ビットになる。また、上述の実施例では、入力データ列
が１列の場合について説明したが、入力データ列がＭ
（Ｍは自然数）列をＮ×Ｍ列に変換する場合においても
Ｎ種の不確定性はＭ列とも一意的に生じるから同様に構
成できる。加えて、Ｍ列中の各列毎にフレームパターン
を挿入することによってＴ（Ｔ≦Ｍの整数）列を監視す
ることも可能である。

【００２７】

【発明の効果】以上説明したように、本発明ではＮ種の
不確定性を除去してフレーム同期を確立する際、位相補
正回路を用いて各列毎に決められたビット遅延を補正し
て一つのフレーム同期パターンと各列のデータとを比較
して（必ず一つの位相が一致する）、その比較結果を論
理和してフレーム同期を確立しているから、回路規模を
小さくできるという効果がある。

【図面の簡単な説明】

【図１】本発明によるフレーム同期回路の一実施例を示
すブロック図である。

【図２】図１に示すフレーム同期回路の動作を説明する
ためのタイミングチャートである。

【図３】従来のフレーム同期回路を示すブロック図であ
る。

【図４】図３に示すフレーム同期回路の動作を説明する
ためのブロック図である。

【符号の説明】

１１ｂ フレームパターン発生回路 １１ｃ フレーム同期保護回路 １１ｄ タイミング発生回路 ３１ 位相補正回路 ３２ 比較回路 ３３ 論理和回路 ３４ 列入換回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 Ｎ（Ｎは２以上の整数）×Ｋ（Ｋは自然
   数）倍周期に多重化されフレーム同期ビットを含むデー
   タ列を入力データ列として受け、Ｎ列に列変換する際に
   生じるＮ種の位相不確定性を含むＮ列のデータ列に対し
   てフレーム同期を確立するために用いられるフレーム同
   期回路において、各列毎に決められたビット遅延を補正
   してＮ列内の１列にのみフレーム同期ビットを含む補正
   Ｎ列データ列を送出する位相補正回路と、フレーム同期
   ビットの多重化周期を示すタイミング信号を発生するタ
   イミング発生回路と、前記タイミング信号に応じてフレ
   ーム同期パターンを生成するフレームパターン発生回路
   と、該フレーム同期パターンと前記補正Ｎ列データ列と
   を各列毎に比較する比較手段と、該Ｎ種の比較結果を論
   理和して論理和信号を生成する論理和回路と、該論理和
   信号に基づいて同期が確立されたか否かを示すフレーム
   同期情報を生成するフレーム同期保護回路と、前記Ｎ種
   の比較結果及び前記フレーム同期情報に基づいて前記Ｎ
   列のデータ列を列変換する列入換回路とを有することを
   特徴とするフレーム同期回路。
2. 【請求項２】 請求項１に記載されたフレーム同期回路
   において、前記タイミング発生回路は、前記フレーム同
   期情報が同期確立を示している際には、自走し、前記フ
   レーム同期情報が非同期を示している際には、前記論理
   和信号に基づいて動作して、前記タイミング信号を生成
   するようにしたことを特徴とするフレーム同期回路。