JPH02113739A - 同期パターン不一致検出装置 - Google Patents
同期パターン不一致検出装置Info
- Publication number
- JPH02113739A JPH02113739A JP63266156A JP26615688A JPH02113739A JP H02113739 A JPH02113739 A JP H02113739A JP 63266156 A JP63266156 A JP 63266156A JP 26615688 A JP26615688 A JP 26615688A JP H02113739 A JPH02113739 A JP H02113739A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- circuit
- errors
- synchronizing pattern
- discordance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims abstract description 11
- 239000000284 extract Substances 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＡＮ、ＩＮＳ等のディジタル伝送装置のフ
レーム同期部に係り、特に同期において同期パターンの
不一致を検出する同期パターン不一致検出装置に関する
。
レーム同期部に係り、特に同期において同期パターンの
不一致を検出する同期パターン不一致検出装置に関する
。
従来、同期パターンの不一致の検出に当っては、第３図
に示す不一致検出装置が用いられていない。
に示す不一致検出装置が用いられていない。
同図において、２１は不一致検出器、２２は同期パルス
抽出回路、２３は同期パターン発生回路、２４は不一致
判定回路、２５は同期保護回路である。第２図に示すよ
うなフレーム構成において、同期パターン発生回路２３
はフレーム先頭でリセットされてサブフレームごとに同
期ビットに出力する。不一致検出器２１は、同期パルス
抽出回路２２と同期パターン発生回路２３との出力を比
較して、不一致ならば不一致パルスを出力する。不一致
判定回路２４はカウンタによって構成されており、フレ
ームの先頭でリセットされ不一致のパルスをカウントす
る。
抽出回路、２３は同期パターン発生回路、２４は不一致
判定回路、２５は同期保護回路である。第２図に示すよ
うなフレーム構成において、同期パターン発生回路２３
はフレーム先頭でリセットされてサブフレームごとに同
期ビットに出力する。不一致検出器２１は、同期パルス
抽出回路２２と同期パターン発生回路２３との出力を比
較して、不一致ならば不一致パルスを出力する。不一致
判定回路２４はカウンタによって構成されており、フレ
ームの先頭でリセットされ不一致のパルスをカウントす
る。
不一致パルスの数が予じめ定められている閾値を越える
とフレーム不一致として同期保護回路２５に知らせる。
とフレーム不一致として同期保護回路２５に知らせる。
同期保護回路２５はフレーム不一致の数をカウントし、
その数が閾値を越えたら同期外れとして判定する。
その数が閾値を越えたら同期外れとして判定する。
この種装置として関連するものに特開昭６２−１．２２
２６号公報記載のものがある。
２６号公報記載のものがある。
暑
〔発明が解決しようとする課題〕
上記従来技術は、不一致判定回路２４で不一致パルスを
カウントしてフレーム不一致を判定し、次段の同期保護
回路２５で不一致フレームをカラン）〜して同期外れの
判定を行なっていた。このように、２段階で判定を行な
うため同期外れ検出の時間が長くなり、また各段階ごと
の判定誤りが重畳され最終段の判定誤りの増加が問題と
なる。
カウントしてフレーム不一致を判定し、次段の同期保護
回路２５で不一致フレームをカラン）〜して同期外れの
判定を行なっていた。このように、２段階で判定を行な
うため同期外れ検出の時間が長くなり、また各段階ごと
の判定誤りが重畳され最終段の判定誤りの増加が問題と
なる。
本発明の目的は、ミスフレーム率を上げることなく、同
期不一致検出時間を短かくし、判定誤り率を小さくする
ことのできる、同期パターン不一致検出装置を提供する
ことにある。
期不一致検出時間を短かくし、判定誤り率を小さくする
ことのできる、同期パターン不一致検出装置を提供する
ことにある。
上記目的は伝送データより同期パターンを抽出する同期
パターン抽出回路と、予じめ記憶してある同期パターン
対エラー個数のマツプから前記抽出回路からの同期パタ
ーンのエラー個数を検出して出力する記憶回路と、前記
記憶回路から直接出力さ九るエラー個数が予じめ設定さ
れているエラー個数の許容値と対比し同期一致、同期不
一致の判定を行なう判定回路とをそれぞれ具備すること
で達成される。
パターン抽出回路と、予じめ記憶してある同期パターン
対エラー個数のマツプから前記抽出回路からの同期パタ
ーンのエラー個数を検出して出力する記憶回路と、前記
記憶回路から直接出力さ九るエラー個数が予じめ設定さ
れているエラー個数の許容値と対比し同期一致、同期不
一致の判定を行なう判定回路とをそれぞれ具備すること
で達成される。
本発明の同期パターン不一致検出装置は同期パターン抽
出回路で同期パターンの抽出を行ない。
出回路で同期パターンの抽出を行ない。
この抽出された同期パターンが記憶回路に入力すると予
しめ記憶させである同期パターン対エラ個数の情報から
、直接エラー個数がデータとして出力され、この個数が
許容値と比較され許容値を越えると判定回路より同期不
一致情報を許容値以内だと同期−数情報を出力する。
しめ記憶させである同期パターン対エラ個数の情報から
、直接エラー個数がデータとして出力され、この個数が
許容値と比較され許容値を越えると判定回路より同期不
一致情報を許容値以内だと同期−数情報を出力する。
以下１本発明の実施例を第１図を参照して説明する。
第コー図は１本発明の同期パターン不一致検出装置の構
成を示すものである。同図において、 １１は同期パタ
ーン抽出回路、１２はシフトレジスタ、１３は記憶回路
、１４はパターン選択用信号発生器、１５は判定回路で
ある。
成を示すものである。同図において、 １１は同期パタ
ーン抽出回路、１２はシフトレジスタ、１３は記憶回路
、１４はパターン選択用信号発生器、１５は判定回路で
ある。
第２図に示すフレーム構成において、同期パタン抽出回
路１１により、フレーム先頭を検出し、同期コードが含
まれている同期パターン部の信号をフレームより取り出
す。この信号はシフトレジスタ１２を介して記憶回路１
３に入力する。前記記憶回路１３では、予じめ記憶して
ある同期パターン対エラー個数のマツプからエラー個数
をデータとして出力する。パターン選択用信号発生器１
４は同期パターンの系列を選択するもので、この信号を
記憶回路１３のアドレスに入力することにより、同期パ
ターン対エラー個数のマツプを拡大する。
路１１により、フレーム先頭を検出し、同期コードが含
まれている同期パターン部の信号をフレームより取り出
す。この信号はシフトレジスタ１２を介して記憶回路１
３に入力する。前記記憶回路１３では、予じめ記憶して
ある同期パターン対エラー個数のマツプからエラー個数
をデータとして出力する。パターン選択用信号発生器１
４は同期パターンの系列を選択するもので、この信号を
記憶回路１３のアドレスに入力することにより、同期パ
ターン対エラー個数のマツプを拡大する。
記憶回路１３から出力されたエラー個数データは、判定
回路１５に入力される。判定回路１５では、予じめ外部
より設定したエラー個数の許容値との比較を行ない、同
期一致、同期不一致の判定を出方する。すなわち、入力
されたエラー個数が許容値を越えなければ同期一致、越
えれば同期不一致となる。
回路１５に入力される。判定回路１５では、予じめ外部
より設定したエラー個数の許容値との比較を行ない、同
期一致、同期不一致の判定を出方する。すなわち、入力
されたエラー個数が許容値を越えなければ同期一致、越
えれば同期不一致となる。
以１−．のように、外部から入力する同期パターン信号
は記憶回路内で処理されて、エラー個数のデータとして
出力されるため、同期不一致の検出時間の短縮、判定の
誤り率の向上を行なうことができる。
は記憶回路内で処理されて、エラー個数のデータとして
出力されるため、同期不一致の検出時間の短縮、判定の
誤り率の向上を行なうことができる。
請求項１記載の本発明によれば、次の効果がある。
（１）外部から入力する同期パターン信号は記憶回路内
で処理されて、エラー個数のデータとして出力するため
、同期一致、同期不一致の判定は判定回路だけとなるの
で、検出時間を短縮することができる。
で処理されて、エラー個数のデータとして出力するため
、同期一致、同期不一致の判定は判定回路だけとなるの
で、検出時間を短縮することができる。
（２）記憶回路には、予しめ正確な同期パターン情報に
基づいてエラー個数が記憶されているので。
基づいてエラー個数が記憶されているので。
判定の誤り率が減少する。
第１図は本発明の実施例における同期パターン不一致検
出装置のブロック図、第２図は同フレーム構成図、第３
図は従来の同期パターン不一致検出装置のブロック図で
ある。 ？■・・同期パターン抽出回路、１２・・・シフトレジ
スタ、１３・・記憶回路、１４・パターン選択用信号発
生器。 ・比較回路。 特 許 出 願 人 日立湘南電子株式会社
出装置のブロック図、第２図は同フレーム構成図、第３
図は従来の同期パターン不一致検出装置のブロック図で
ある。 ？■・・同期パターン抽出回路、１２・・・シフトレジ
スタ、１３・・記憶回路、１４・パターン選択用信号発
生器。 ・比較回路。 特 許 出 願 人 日立湘南電子株式会社
Claims (1)
- １、伝送データより同期パターンを抽出する同期パター
ン抽出回路と、予じめ記憶してある同期パターン対エラ
ー個数のマップから前記抽出回路からの同期パターンの
エラー個数を検出して出力する記憶回路と、前記記憶回
路から直接出力されるエラー個数が予じめ設定されてい
るエラー個数の許容値と対比し同期一致、同期不一致の
判定を行なう判定回路とをそれぞれ具備してなる同期パ
ターン不一致検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266156A JPH02113739A (ja) | 1988-10-24 | 1988-10-24 | 同期パターン不一致検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266156A JPH02113739A (ja) | 1988-10-24 | 1988-10-24 | 同期パターン不一致検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02113739A true JPH02113739A (ja) | 1990-04-25 |
Family
ID=17427068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63266156A Pending JPH02113739A (ja) | 1988-10-24 | 1988-10-24 | 同期パターン不一致検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02113739A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276691A (en) * | 1992-01-21 | 1994-01-04 | Nokia Mobile Phones Ltd. | Method for the control of receiver synchronization in a mobile phone |
-
1988
- 1988-10-24 JP JP63266156A patent/JPH02113739A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276691A (en) * | 1992-01-21 | 1994-01-04 | Nokia Mobile Phones Ltd. | Method for the control of receiver synchronization in a mobile phone |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6819224B2 (en) | Apparatus and method for detecting a predetermined pattern of bits in a bitstream | |
| JPH07240742A (ja) | 同期ワード検出装置及び同期ワード検出方法 | |
| CA1329835C (en) | Word synchronization system | |
| JPH05304519A (ja) | フレーム同期回路 | |
| US5309449A (en) | Electronic circuit for generating error detection codes for digital signals | |
| JPH02113739A (ja) | 同期パターン不一致検出装置 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JPH0215408Y2 (ja) | ||
| JP2914321B2 (ja) | 異常検出回路 | |
| KR940001511B1 (ko) | 맨체스터 코드 수신시 제어 프레임 감지회로 | |
| JPH0962525A (ja) | プログラム暴走検出装置および暴走検出方法 | |
| JP2957250B2 (ja) | パイロットパタン検査回路 | |
| JPH03178236A (ja) | シングルフレーム同期検出・保護方式 | |
| JPH04196837A (ja) | Ｐｎパターンエラー検出回路 | |
| JPH0783338B2 (ja) | 同期符号検出装置 | |
| JPS62227235A (ja) | フレ−ム同期回路 | |
| JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 | |
| JPH0556032A (ja) | フレーム同期方式 | |
| JPS61154330A (ja) | フレ−ム同期回路 | |
| JPH04158645A (ja) | フレーム同期回路 | |
| JPH0430234A (ja) | エラー検出回路 | |
| JPH06188745A (ja) | パリティチェック方式 | |
| JPH04354220A (ja) | スタートビット検出回路 | |
| JPS63308430A (ja) | 同期検出装置 | |
| JPH05114898A (ja) | デイジタル伝送システムのフレーム同期回路 |