JPS62227235A - フレ−ム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタル化した音声信号等のデータ列を受
け、そのデータ列中のピット位置を特定するのに用いら
れるフレーム同期回路に関し、特にフレームパターンが
ＰＮ（疑似ランダムノイズ）符号の長周期パターンであ
るデータ列について用いられるフレーム同期回路に関す
る。

（従来の技術） 従来のこの種のフレーム同期回路を第２図に回路図で示
す。本図の回路では、選択回路１０４が、同期保護回ｆ
３１０３からの選択制御信号りに応じて、入力信号Ａま
たは局部ＰＮ符号信号Ｂのうちのいずれか一方を選択す
る。その選択制御信号りにより、選択回路１０４は、同
期に入っているときは局部ＰＮ符号信号Ｂを選び、同期
がはずれているときは入力信号Ａを選ぶ。

選択回路１０４で選択された信号Ｃはシフトレジスタ１
０１によって７ビツトの並列信号に展開される。局部Ｐ
Ｎ符号作成回路２０１はその並列信号から局部ＰＮ符号
信号Ｂを作成する。またフォーシンクパターン検出回路
２０２は、並列信号が予め定めであるフォーシンクパタ
ーンに一致したときフォーシンクパターン検出信号Ｆの
論理値を”Ｏ”にする９局部ＰＮ符号侶号Ｂは選択回路
１０４と排他的論理和回路１０５とに入力される。排他
的論理和回路１０５は入力信号Ａと局部ＰＮ符号信号Ｂ
とをビット単位で比較し、両信号が一致しているときは
一致信号Ｉの論理値を”Ｏ”にし、不一致のときは一致
信号■の論理値を”１”にする。同期保護回路１０３は
、排他的論理和回路１０５の出力Ｉの論理値が所定のビ
ット周期以上にわたって”Ｏ”であるならば同期状態を
確立し、その出力Ｉが所定のビット周期以上にわたって
論理値”１″であると後方保護を取った後に同期はずれ
状態になり、フォーシンクパターン検出信号Ｆの論理値
が”ＯＩＩになるまで（即ちフォーシンクパターンが検
出されるまで）ハンチングを行なう。フォーシンクパタ
ーン検出信号Ｆの論理値が′０″になり、フォーシンク
パターンが検出された事が解り、しかも−負信号Ｉの論
理値が前記所定ビット周期以上にわたって論理値”θ″
を継続したときは、同期保護回路１０３は後方保護を取
った後に同期状態に入る。同期保護回路１０３は、同期
状態では同期信号Ｈの論理値を”Ｏ”にし、非同期状態
ではその同期信号Ｈの論理値を′１”にする。

（発明が解決しようとする問題点） 上述した従来のフレーム同期回路では、１つの回路では
１つのフレームパターンにしか適用できない。第２図の
回路方式で複数のフレーｌ、パターンに適用できるよう
にするには、回路２０１に相当するＰＭ符号発生回路を
フレームパターンの数だけ持つ必要があり、それに伴い
フォーシンクパターン検出回路も同数備える必要がある
。このように、複数のフレームパターンのうちから選択
した１つに同期できる従来方式のフレーム同期回路の要
部を第３図に示す。ここで２１１　、２１２・・・・は
種々のＰＮ符号を作成する回路、２１０はこのＰＮ符号
を選択する回路、２２１　、２２２・・・・はそれに伴
うフォーシンクパターン検出回路、２２０はこのフォー
シンクパターンを選択する回路である。第３図の方式の
フレーム同期回路では、適用フレームパターン数に比例
してハード量が多くなるという欠点がある。

そこで、本発明の目的は、複数の種類のフレームパター
ンのうちから任意の１つを選択することにより、選択し
たフレームパターンに同期でき、しかも回路構成が簡単
なフレーム同期回路を提供することにある。

（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供するフレー
ム同期回路は、選択制御信号に応じて入力信号または局
部ＰＮ符号信号のうちのいずれか一方を選択する回路と
、この選択回路の出力信号を並列信号に変換するシフト
レジスタと、前記並列信号およびＰＮ符号選択信号から
なるアドレス信号で読み出される前記局部ＰＮ符号およ
びフォーシンクパターン検出データとが予め記憶してあ
るＲＯＭと、このＲＯＭから読み出された前記局部ＰＮ
符号の信号と前記入力信号とをビット単位で比較し両信
号が一致したときに一致信号を出力する一致検出回路と
、前記−負信号が第１の期間に第１の回数以上発生した
ときフレーム同期入りと判定しその一致信号が第２の期
間に第２の回数以下しか発生しないときフレーム同期は
ずれと判定する同期保護回路とからなり、この同期保護
回路は前記選択制御信号を発生し、ヨの選択制御信号は
前記フォーシンクパターン検出データを受けたとき又は
受けないときそれぞれに応じて前記選択回路に前記局部
ＰＮ符号信号または入力信号を選択させろことを特徴と
する。

（実施例） 次に本発明の実施例について図面を参照して説明する。

第１図に本発明の一実施例を回路図で示す。

１０１はシフトレジスタ、１０２はＰａ？符号を作成す
るとともにフォーシンクパターンを検出するＲＯＭ　（
読み出し専用メモリ）、１０３は同期保護回路、１０４
は選択回路である。

この実施例において、選択回路１０４は同期保護回路１
０３の出力の選択制御信号りに応じて、入力信号Ａ（シ
リアル信号）と局部ＰＮ符号信号Ｂのうちのいずれか一
方を選択し信号Ｃとして出力する。シフトレジスタ１０
１は、入力信号Ｃをシフトして、データＥ１〜Ｅ７が並
列されてなる並列信号に変換する。ＲＯＭ１０２は、Ｅ
１〜Ｅ７からなる並列信号とデータＧ１〜Ｇｎが並列さ
れてなるＰＮ符号選択信号とをアドレス信号として受け
る。ＲＯＭ１０２は、そのアドレス信号が表わすアドレ
スにＰＮ符号を予め記憶しており、Ｅ１〜Ｅ７の並列信
号が入力されてアドレス信号が更新されるごとにそのア
ドレス信号に対応したＰＮ符号を証み出し、局部ＰＮ符
号信号Ｂとして出力する。そして、Ｅ１〜Ｅ７及び６１
〜Ｇｏで定まるデータパターンが指定されたフォーシン
クパターンに合致したとき、ＲＯＭ１０２は論理値”′
０゛′を読み出しフォーシンクパターン検出信号Ｆにそ
の論理値″０′′を出力する。Ｅ１〜Ｅ７及びＧ１〜Ｇ
ｎで定まるデータパターンが指定のフォーシンクパター
ンに合致しないときは、ＲＯＭ１０２からはフォーシン
クパターン検出信号Ｆとして論理値”１°′が読み出さ
れる。同期保護回路１０３及び排他的論理和回路１０５
の作動は、第２図の従来回路において説明したところと
同じである。

第１図の実施例では、第３図の局部ＰＮ符号作成回路２
１１　、２１２・・・・及びフォーシンクパターン検出
回路２２１　、２２２・・・・をＲＯＭ１０２に替えて
いるから、本実施例は第３図の方式のフレーム同期回路
より回路構成が簡単である。

（発明の効果） 以上に説明したように、本発明によれば、ＰＮ符号の作
成およびフォーシンクパターンの検出をＲＯＭで行なう
ことにより、複数の種類のフレームパターンのうちから
任意の１つを選択することにより、選択したフレームパ
ターンに同期でき、しかも回路構成が簡単なフレーム同
期回路を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図及び第
３図は従来のフレーム同期回路を示す回路図である。 １０１・・・シフトレジスタ、１０２・・・ＲＯＭ、１
０３・・・同期保護回路、１０４・・・選択回路、２０
１　、２１１　、２１２・・・ＰＮ符号作成回路、２１
０・・・ＰＮ符号選択回路、２０２　、２２１　。 ２２２・・・フォーシンクパターン検出回路、２２０・
・・フォーシンクパターン選択回路。 Ａ・・・入力信号、Ｂ・・・局部ＰＮ符号信号、Ｄ・・
・選択制御信号、Ｅ１〜Ｅ７・・・パラレルデータ、Ｆ
・・・フォーシンクパターン検出信号、Ｇ１〜Ｇｎ・・
・ＰＮ符号選択情報、Ｈ・・・同期信号、■・・・一致
信号。

Claims (1)

【特許請求の範囲】
1. 選択制御信号に応じて入力信号または局部ＰＮ符号信号
   のうちのいずれか一方を選択する回路と、この選択回路
   の出力信号を並列信号に変換するシフトレジスタと、前
   記並列信号およびＰＮ符号選択信号からなるアドレス信
   号で読み出される前記局部ＰＮ符号およびフォーシンク
   パターン検出データとが予め記憶してあるＲＯＭと、こ
   のＲＯＭから読み出された前記局部ＰＮ符号の信号と前
   記入力信号とをビット単位で比較し両信号が一致したと
   きに一致信号を出力する一致検出回路と、前記一致信号
   が第１の期間に第１の回数以上発生したときフレーム同
   期入りと判定しその一致信号が第２の期間に第２の回数
   以下しか発生しないときフレーム同期はずれと判定する
   同期保護回路とからなり、この同期保護回路は前記選択
   制御信号を発生し、この選択制御信号は前記フォーシン
   クパターン検出データを受けたとき又は受けないときそ
   れぞれに応じて前記選択回路に前記局部ＰＮ符号信号ま
   たは入力信号を選択させることを特徴とするフレーム同
   期回路。