JPH0832571A - フレーム信号検出方式 - Google Patents
フレーム信号検出方式Info
- Publication number
- JPH0832571A JPH0832571A JP6159908A JP15990894A JPH0832571A JP H0832571 A JPH0832571 A JP H0832571A JP 6159908 A JP6159908 A JP 6159908A JP 15990894 A JP15990894 A JP 15990894A JP H0832571 A JPH0832571 A JP H0832571A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- section
- collation
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【構成】 フレームパターン照合部１は、受信データ中
のフレームパターンを照合し、照合信号ａを出力する。
クロック抽出部２は、データからクロックｂを抽出す
る。照合信号ａは、１−Ｎ制御部３により、各々が同一
構成のＮ段の同期保護回路に順次供給される。Ｎ段の同
期保護回路の各々は、カウンタ制御部８、フレームカウ
ンタ部４、比較部５、保護段数カウント部６で構成され
ている。Ｎ−１選択部７は、各同期保護回路のカウント
部６から予め決められた保護段数を満たした信号を検出
し、その検出した信号の中で最初に入力された信号を検
出し、その検出した信号の中で最初に入力された信号を
フレーム検出信号とする。 【効果】 フレーム検出信号の発出時間の短縮をはか
る。
のフレームパターンを照合し、照合信号ａを出力する。
クロック抽出部２は、データからクロックｂを抽出す
る。照合信号ａは、１−Ｎ制御部３により、各々が同一
構成のＮ段の同期保護回路に順次供給される。Ｎ段の同
期保護回路の各々は、カウンタ制御部８、フレームカウ
ンタ部４、比較部５、保護段数カウント部６で構成され
ている。Ｎ−１選択部７は、各同期保護回路のカウント
部６から予め決められた保護段数を満たした信号を検出
し、その検出した信号の中で最初に入力された信号を検
出し、その検出した信号の中で最初に入力された信号を
フレーム検出信号とする。 【効果】 フレーム検出信号の発出時間の短縮をはか
る。
Description
【０００１】
【産業上の利用分野】本発明はディジタル伝送の受信回
路に関し、特にフレーム信号検出方式に関する。
路に関し、特にフレーム信号検出方式に関する。
【０００２】
【従来の技術】従来の技術について、図２を参照して説
明する。
明する。
【０００３】図示された従来の装置において、フレーム
パターン照合部１は、受信データ中のフレームパターン
を照合し、フレームパターンを検出したときに照合信号
ａを出力する。クロック抽出部２は、データからクロッ
クｂを抽出する。
パターン照合部１は、受信データ中のフレームパターン
を照合し、フレームパターンを検出したときに照合信号
ａを出力する。クロック抽出部２は、データからクロッ
クｂを抽出する。
【０００４】カウント制御部８は、フレームパターン照
合部１から出力される照合信号ａの最初に入力される信
号をフレームカウンタのロード信号ｆとし、比較部５か
ら出力される不一致信号ｄまたは保護段数カウント部６
から出力されるフレーム検出信号ｅが入力されるまで、
ロード信号ｆの出力を止める（フレームカウンタ部３
は、最初のロード信号ｆによりフリーラン状態）。不一
致信号ｄまたはフレーム検出信号ｅが入力されたとき
は、フレームカウンタ部３のリセット信号ｇを出力す
る。
合部１から出力される照合信号ａの最初に入力される信
号をフレームカウンタのロード信号ｆとし、比較部５か
ら出力される不一致信号ｄまたは保護段数カウント部６
から出力されるフレーム検出信号ｅが入力されるまで、
ロード信号ｆの出力を止める（フレームカウンタ部３
は、最初のロード信号ｆによりフリーラン状態）。不一
致信号ｄまたはフレーム検出信号ｅが入力されたとき
は、フレームカウンタ部３のリセット信号ｇを出力す
る。
【０００５】フレームカウンタ部４は、クロック抽出部
２の出力クロックｂならびにカウンタ制御部８から出力
されるロード信号ｆおよびリセット信号ｇを入力し、参
照信号ｃ（１フレーム周期の信号）を出力する。
２の出力クロックｂならびにカウンタ制御部８から出力
されるロード信号ｆおよびリセット信号ｇを入力し、参
照信号ｃ（１フレーム周期の信号）を出力する。
【０００６】比較部５は、フレームパターン照合部１の
照合信号ａとフレームカウンタ部４から出力される参照
信号ｃとの位相を比較し、同位相の時、一致信号ｈを保
護段数カウント部６に出力し、異なる位相の時、不一致
信号ｄをカウンタ制御部８に出力する。
照合信号ａとフレームカウンタ部４から出力される参照
信号ｃとの位相を比較し、同位相の時、一致信号ｈを保
護段数カウント部６に出力し、異なる位相の時、不一致
信号ｄをカウンタ制御部８に出力する。
【０００７】保護段数カウント部６は、比較部５から出
力される一致信号ｈを検出し、検出する毎にカウント
し、予め決められた保護段数を満たしたときフレーム信
号ｅを出力する。
力される一致信号ｈを検出し、検出する毎にカウント
し、予め決められた保護段数を満たしたときフレーム信
号ｅを出力する。
【０００８】
【発明が解決しようとする課題】従来方式では、保護段
数ｘ段（ｘは自然数）とし、ｘ回目のフレーム信号が同
期しない場合（参照信号との不一致）を考えると、再度
受信データ中の同期フレーム信号を検出しｘ段目の保護
段数をカウントする必要があり、最短でも不一致が発生
する前のデータが無駄になり、フレーム同期信号を確定
するのに時間がかかる欠点がある。
数ｘ段（ｘは自然数）とし、ｘ回目のフレーム信号が同
期しない場合（参照信号との不一致）を考えると、再度
受信データ中の同期フレーム信号を検出しｘ段目の保護
段数をカウントする必要があり、最短でも不一致が発生
する前のデータが無駄になり、フレーム同期信号を確定
するのに時間がかかる欠点がある。
【０００９】
【課題を解決するための手段】本発明によるフレーム信
号検出方式は、受信データ中のフレームパターンを照合
し、フレームパターンを検出したときに照合信号を出力
するフレームパターン照合部と、データからクロックを
抽出するクロック抽出部と、Ｎ段の同期保護回路と、前
記照合信号を前記Ｎ段の同期保護回路に順次分配する手
段とを有し、前記Ｎ段の同期保護回路の各々が、前記照
合信号の最初に入力される信号をフレームカウンタのロ
ード信号とし、最初の前記ロード信号によりフリーラン
状態となるカウンタ制御部と、前記クロックおよび前記
ロード信号を入力し、１フレーム周期の参照信号を出力
するフレームカウンタ部と、前記照合信号と前記参照信
号との位相を比較し、同位相の時、一致信号を出力し、
異なる位相の時、不一致信号ｄを前記カウンタ制御部８
出力する比較部と、前記一致信号を検出し、検出する毎
にカウントし、予め決められた保護段数を満たしたとき
フレーム信号を出力する保護段数カウンタ部とを含むこ
とを特徴とする。
号検出方式は、受信データ中のフレームパターンを照合
し、フレームパターンを検出したときに照合信号を出力
するフレームパターン照合部と、データからクロックを
抽出するクロック抽出部と、Ｎ段の同期保護回路と、前
記照合信号を前記Ｎ段の同期保護回路に順次分配する手
段とを有し、前記Ｎ段の同期保護回路の各々が、前記照
合信号の最初に入力される信号をフレームカウンタのロ
ード信号とし、最初の前記ロード信号によりフリーラン
状態となるカウンタ制御部と、前記クロックおよび前記
ロード信号を入力し、１フレーム周期の参照信号を出力
するフレームカウンタ部と、前記照合信号と前記参照信
号との位相を比較し、同位相の時、一致信号を出力し、
異なる位相の時、不一致信号ｄを前記カウンタ制御部８
出力する比較部と、前記一致信号を検出し、検出する毎
にカウントし、予め決められた保護段数を満たしたとき
フレーム信号を出力する保護段数カウンタ部とを含むこ
とを特徴とする。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１を参照すると、本発明の一実施例にお
いて、フレームパターン照合部１は、受信データ中のフ
レームパターンを照合し、フレームパターンを検出した
ときに照合信号ａを出力する。クロック抽出部２は、デ
ータからクロックｂを抽出する。照合信号ａは、１−Ｎ
制御部３を経て、Ｎ段からなる同期保護回路に順次供給
される。
いて、フレームパターン照合部１は、受信データ中のフ
レームパターンを照合し、フレームパターンを検出した
ときに照合信号ａを出力する。クロック抽出部２は、デ
ータからクロックｂを抽出する。照合信号ａは、１−Ｎ
制御部３を経て、Ｎ段からなる同期保護回路に順次供給
される。
【００１２】Ｎ段の同期保護回路の各々において、カウ
ント制御部８は、照合信号ａの最初に入力される信号を
フレームカウンタのロード信号ｆとし、比較部５から出
力される不一致信号ｄまたは保護段数カウント部６から
出力されるフレーム検出信号ｅが入力されるまで、ロー
ド信号ｆの出力を止める（フレームカウンタ部３は、最
初のロード信号ｆによりフリーラン状態）。不一致信号
ｄまたはフレーム検出信号ｅが入力されたときは、フレ
ームカウンタ部３のリセット信号ｇを出力する。
ント制御部８は、照合信号ａの最初に入力される信号を
フレームカウンタのロード信号ｆとし、比較部５から出
力される不一致信号ｄまたは保護段数カウント部６から
出力されるフレーム検出信号ｅが入力されるまで、ロー
ド信号ｆの出力を止める（フレームカウンタ部３は、最
初のロード信号ｆによりフリーラン状態）。不一致信号
ｄまたはフレーム検出信号ｅが入力されたときは、フレ
ームカウンタ部３のリセット信号ｇを出力する。
【００１３】フレームカウンタ部４は、クロック抽出部
２の出力クロックｂならびにカウンタ制御部８から出力
されるロード信号ｆおよびリセット信号ｇを入力し、参
照信号ｃ（１フレーム周期の信号）を出力する。
２の出力クロックｂならびにカウンタ制御部８から出力
されるロード信号ｆおよびリセット信号ｇを入力し、参
照信号ｃ（１フレーム周期の信号）を出力する。
【００１４】比較部５は、の照合信号ａとフレームカウ
ンタ部４から出力される参照信号ｃとの位相を比較し、
同位相の時、一致信号ｈを保護段数カウント部６に出力
し、異なる位相の時、不一致信号ｄをカウンタ制御部８
に出力する。
ンタ部４から出力される参照信号ｃとの位相を比較し、
同位相の時、一致信号ｈを保護段数カウント部６に出力
し、異なる位相の時、不一致信号ｄをカウンタ制御部８
に出力する。
【００１５】保護段数カウント部６は、比較部５から出
力される一致信号ｈを検出し、検出する毎にカウント
し、予め決められた保護段数を満たしたときフレーム信
号ｅを出力する。
力される一致信号ｈを検出し、検出する毎にカウント
し、予め決められた保護段数を満たしたときフレーム信
号ｅを出力する。
【００１６】Ｎ段の同期保護回路の各々において、各々
の参照信号ｃとフレームパターン照合部１から出力され
る照合信号ａとの位相比較を行い、位相一致回数をカウ
ントする。Ｎ−１選択部７は、各同期保護回路のカウン
ト部６から予め決められた保護段数を満たした信号を検
出し、その検出した信号の中で最初に入力された信号を
検出し、その検出した信号の中で最初に入力された信号
をフレーム検出信号とする。
の参照信号ｃとフレームパターン照合部１から出力され
る照合信号ａとの位相比較を行い、位相一致回数をカウ
ントする。Ｎ−１選択部７は、各同期保護回路のカウン
ト部６から予め決められた保護段数を満たした信号を検
出し、その検出した信号の中で最初に入力された信号を
検出し、その検出した信号の中で最初に入力された信号
をフレーム検出信号とする。
【００１７】
【発明の効果】以上に説明したように、本発明によれ
ば、同期保護回路を複数段持つことにより、ｎ段目（ｎ
は自然数）の同期保護回路が保護段数をカウントしてる
際、既にｎ＋１番目の保護回路が次のフレーム信号を検
出し保護段数をカウントすることにより、ｎ段目の同期
保護回路が疑似同期の照合信号を検出しても、また最初
から照合信号ａを検出する必要がなく、既に検出中のｎ
＋１番目の保護回路を有効にすることよりフレーム検出
信号の発出時間の短縮をはかる。
ば、同期保護回路を複数段持つことにより、ｎ段目（ｎ
は自然数）の同期保護回路が保護段数をカウントしてる
際、既にｎ＋１番目の保護回路が次のフレーム信号を検
出し保護段数をカウントすることにより、ｎ段目の同期
保護回路が疑似同期の照合信号を検出しても、また最初
から照合信号ａを検出する必要がなく、既に検出中のｎ
＋１番目の保護回路を有効にすることよりフレーム検出
信号の発出時間の短縮をはかる。
【図１】本発明の一実施例のブロック図である。
【図２】従来の同期保護方式のブロック図である。
１ フレームパターン照合部 ２ クロック抽出部 ３ １−Ｎ 制御部 ４ フレームカウンタ部 ５ 比較部 ６ 保護段数カウント部 ７ Ｎ−１ 選択部 ８ カウンタ制御部
Claims (2)
- 【請求項１】 受信データ中のフレームパターンを照合
し、フレームパターンを検出したときに照合信号を出力
するフレームパターン照合部と、 データからクロックを抽出するクロック抽出部と、 Ｎ段の同期保護回路と、 前記照合信号を前記Ｎ段の同期保護回路に順次分配する
手段とを有し、 前記Ｎ段の同期保護回路の各々が、 前記照合信号の最初に入力される信号をフレームカウン
タのロード信号とし、最初の前記ロード信号によりフリ
ーラン状態となるカウンタ制御部と、 前記クロックおよび前記ロード信号を入力し、１フレー
ム周期の参照信号を出力するフレームカウンタ部と、 前記照合信号と前記参照信号との位相を比較し、同位相
の時、一致信号を出力し、異なる位相の時、不一致信号
ｄを前記カウンタ制御部８出力する比較部と、 前記一致信号を検出し、検出する毎にカウントし、予め
決められた保護段数を満たしたときフレーム信号を出力
する保護段数カウンタ部とを含むことを特徴とするフレ
ーム信号検出方式。 - 【請求項２】 前記同期保護回路の各々が、予め決めら
れた保護段数を最初に満たしたものをフレーム同期信号
とすることを特徴とする請求項１記載のフレーム信号検
出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159908A JPH0832571A (ja) | 1994-07-12 | 1994-07-12 | フレーム信号検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159908A JPH0832571A (ja) | 1994-07-12 | 1994-07-12 | フレーム信号検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832571A true JPH0832571A (ja) | 1996-02-02 |
Family
ID=15703800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6159908A Withdrawn JPH0832571A (ja) | 1994-07-12 | 1994-07-12 | フレーム信号検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832571A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6272194B1 (en) | 1997-06-04 | 2001-08-07 | Nec Corporation | Synchronous signal detecting circuit, method, and information storage medium |
-
1994
- 1994-07-12 JP JP6159908A patent/JPH0832571A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6272194B1 (en) | 1997-06-04 | 2001-08-07 | Nec Corporation | Synchronous signal detecting circuit, method, and information storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0773255B2 (ja) | ビット照合制御方式 | |
| JPH0832571A (ja) | フレーム信号検出方式 | |
| JP2002026885A (ja) | 同期パターン位置検出回路 | |
| JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
| JP3038948B2 (ja) | フレーム同期回路 | |
| JPS6323437A (ja) | 同期検出回路 | |
| US6885714B1 (en) | Independently roving range control | |
| SU873236A1 (ru) | Устройство дл сравнени чисел | |
| JP3538163B2 (ja) | 非同期パルス信号取り込み回路 | |
| JPH08307405A (ja) | フレーム同期検出装置 | |
| JPH0394543A (ja) | 通信制御装置 | |
| JP2948894B2 (ja) | フレーム同期回路 | |
| JPH01200840A (ja) | セル同期方式 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| JPS62227235A (ja) | フレ−ム同期回路 | |
| JP2000078120A (ja) | 装置内同期回路 | |
| JPH04115740A (ja) | フレーム同期回路 | |
| JPH05304520A (ja) | フレーム同期回路 | |
| JPH0720087B2 (ja) | フレーム同期回路 | |
| JPH01189250A (ja) | 同期符号検出回路 | |
| JPH08102732A (ja) | フレーム同期回路 | |
| JPH04349730A (ja) | ビット照合回路 | |
| JPH04354220A (ja) | スタートビット検出回路 | |
| JPS59219049A (ja) | フレ−ム同期方式 | |
| JPH02156743A (ja) | フレーム同期保護方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |