JPH01200840A - セル同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、セルを多重伝送するシステムにおいて、セル
の同期を確実に確立できろようにしたセル同期方式に関
するものである。

「従来の技術」 第５図は、従来のセル同期方式の概略を説明するための
図である。

この図で、セル多重信号１００は、主情報セルと同期セ
ルとからなる。ここで、主情報セルは、複数端末が出力
する主情報をある長さに分割し、少なくとも宛先を表わ
すビット（アドレス）を付加して一定長に組んだ一塊の
ビット列から構成される。一方、同期セルは、セルの同
期を確立するための特定のパターンをもつ同期パターン
のビット列からなる同期ビットを特定位置に配置した、
主情報セルと等長な一塊のビット列から構成される。

受信側でセル同期を確立するために、同期パターン検出
回路１は、伝送路から入力する信号列、すなわちセル多
重信号１００を少なくとも同期ビット数分記憶し、入力
信号が１ビット入力する毎に、記憶されたビット列と同
期パターンとを照合し、一致した時に、その位置を同期
パターン検出位置とし、これを基準としてセル長分のク
ロックパルスを計数する毎に、セル同期パルス１０６を
出力する。

この種のセル同期方式では、通常、同期ビット長を長く
取ることが可能なため、真の同期位置以外で同期パター
ンと一致する確率は極めて少ない。

例えば、同期位置以外では、各ビットはランダムに、確
率が各々１／２で、“０”と”■”が出現すると仮定す
ると、同期ビット長が１２８ビットの場合、約３．４Ｘ
１０”回に１回の割り合いでしか同期ビットと同じパタ
ーンは出現しない。このため、同期パターンとの一致検
出により、セル同期を確立しても実用上差しつかえなか
った。

「発明が解決しようとする課題」 しかしながら、同期セル中に同期情報（すなわち同期ビ
ット）以外に他の多くの情報、例えば保守監視情報等を
収容する場合、同期ビット長をできるだけ小さくする必
要があり、十分な同期確立能力を得ることができなかっ
た。

例えば、同期ビット長が１６ビットの場合、前記仮定を
用いると、約６５，０００回に１回の割り合いで、真の
同期位置以外でパターン一致が発生する。したがって、
同期パターンとの一致検出だけでは、同期位置以外での
同期確立（誤同期）を実用上差しつかえない程度に十分
小さくすることができなかった。

本発明は、このような背景の下になされたもので、上記
欠点を解決したセル同期方式を提供することを目的とす
る。

「課題を解決するための手段」 上記課題を解決するために、この発明は、複数端末が出
力する主情報をある長さに分割し、少なくとも宛先を表
わすビットを付加して一定長に組んだ一塊のビット列か
ら構成される主情報セルと、セルの同期を確立するため
の特定のパターンをもつ同期パターンのビット列からな
る同期ビットを特定位置に配置した主情報セルと等長な
一塊のビット列から構成される同期セルとを多重伝送す
るセル多重伝送システムにおいて、受信側でセル同期を
確立するために、伝送路から入力する信号列を少なくと
も同期ビット数分記憶し、入力信号が１ビット入力する
毎に、該記憶されたビット列と同期パターンとを照合し
、一致した時にその位置を同期パターン検出位置として
記憶し、隣り合う二つの同期パターン検出位置の間隔が
セル長の整数倍に等しい時、セル同期が確立したとする
ことを特徴とする。

「作用」 上記手段によれば、同期パターンの検出位置間隔がセル
長の整数倍になっったときに、はじめて同期がとれたも
のと判定するから、誤同期率を減少させることができる
。

「実施例」 以下、図面を参照して、この発明の詳細な説明する。

第１図は、この発明の第１実施例の構成を示すブロック
図である。

図において、ｌは同期パターン検出回路、２は検出間隔
計数回路、３は検出間隔検査回路、５はセル同期カウン
タであり、これらの構成要素１〜５゛がセル同期回路ｌ
Ｏを構成している。また、図中、１００はセル多重信号
、１０１は同期パターン検出信号、１０２は検出間隔計
数信号、１０５はリセットパルス、１０６はセル同期パ
ルスである。

同期パルス検出回路ｌは、入力する多重信号と同期パタ
ーンを照合し、一致すると同期パルス検出信号１０１を
検出間隔計数回路２に出力する。

検出間隔計数回路２は、同期パターン検出信号１０１が
入力する毎に、その直前に検出された同期パターン検出
信号との間隔を計数し、その結果を検出間隔計数信号１
０２として、検出間隔検査回路３に出力する。

検出間隔検査回路３は、検出間隔がセル長の整数倍の時
に、セル同期カウンタ５にリセットパルス１０５を送り
、セル同期カウンタ５をリセットする。セル同期カウン
タ５は、セル要分のクロックパルスを計数する毎に、セ
ル同期パルス１０６を出力する。

この第１実施例は、上述のような動作をするので、同期
パターン検出間隔がセル長の整数倍の時にのみ、セル同
期カウンタ５をリセットしてセル同期を確立する。した
がって、同期ビットを少なくしても誤同期を減少させる
ことができる。

第２図は、この発明の第２実施例の構成を示すブロック
図である。図において、４は同期復帰判定回路、１０３
は検出間隔適正信号、１０４は検出間隔不適信号である
。

検出間隔検査回路３は、同期パターンの検出間隔がセル
長の整数倍に等しい時に検出間隔適正信号１０３を、セ
ル長の整数倍に等しくない時に検出間隔不適信号１０４
を、それぞれ同期復帰判定回路４に出力する。同期復帰
判定回路４は、検出間隔適正信号１０３と検出間隔不適
信号＋０４をそれぞれ計数し、検出間隔適正信号数があ
る設定値Ｎに達すると、リセットパルス１０５をセル同
期カウンタ５に出力し、検出間隔不適信号数がある設定
値Ｍに達すると、検出間隔適正信号数を零にリセットす
る。

この第２実施例は、上述のような動作をするので、第１
実施例に比較して、更に誤同期を減少させることかでき
る。

第３図は、第２実施例において、第１検出位置および第
２検出位置の設定機能を付加した場合の動作例を説明す
るための図である。

第３図において、時刻Ｌｌ−ｔを第１検出位置、時刻ｔ
ｌ−１を第２検出位置とする検出間隔１２Ｊ−１がセル
長の整数倍でないため、検出間隔不適信号１０４が出力
された場合、検出間隔検査回路３は、次の間隔検査位置
として、先に第２検出位置であった時刻ｔｌ−１を第１
検出位置とし、時刻ｔ、を第２検出位置とする。

図中の記号Ｐ、１は第１の検出位置を示し、ＰＪｌはＰ
Ｊｌと対になる第２の検出位置を表す。また、記号（ｂ
は、ＰＪｌとＰＪ！との間隔を表わす。第３図では、時
刻ｔｉにおいて、検出間隔ａ、がセル長の整数倍と等し
くなり、検出間隔適正信号１０３が出力される。

第４図は、第２実施例において、第１検出位置および第
２検出位置の設定機能を付加した場合の他の動作例を説
明するための図である。

図において、時刻ｔｉ−ｚおよび時刻ｔｌ−１で同期パ
ターン検出信号ｌｏｔが出力され、時刻１１−１を第１
検出位置とし、時刻１１〜．を第２検出位置とする検出
間隔（ｌＪ−＋がセル長の整数倍でなく、検出間隔不適
信号１０４が出力された場合、検出間隔検査回路３は、
次の間隔検査位置として、時刻ｔよをヱｌ検７出位置に
、時刻ｔ、＋１を第２検出位置にする。

図中の記号Ｐ、１は第１検出位置を、Ｐ、′はＰＪｌと
対になる第２検出位置を、Ｑ、はＰＪｌとＰ、′との間
隔を表わす。第４図では、時刻ｔｌ＋１において検出間
隔ｅ、がセル長の整数倍に等しくなり、検出間隔適正信
号１０３が出力されている。

なお、第３図、第４図に示す機能は、第１実施例に付加
してもよいことはいうまでもない。

「発明の効果」 以上説明したように、この発明によれば、真のセル同期
位置では、一致検出の間隔がセル長の整数倍になること
を利用して、セル同期を確立するようにしたから、同期
ビット数を少なくしても誤同期率を減少させることがで
きる利点が得られる。

【図面の簡単な説明】

第１図は本発明の第１実施例によるセル同明方式の機能
ブロック図、 第２図は本発明の第２実施例によるセル同期方式の機能
ブロック図、 第３図は、第２実施例において、第１検出位置および第
２検出位置の設定機能を付加した場合の動作例を説明す
るための図、 第４図は、第２実施例において、第１検出位置および第
２検出位置の設定機能を付加した場合の他の動作例を説
明するための図、 第５図は従来のセル同期方式の機能ブロック図である。 ｌ・・・・・・同期パターン検出回路、２・・・・・・
検出間隔計数回路、 ３・・・・・検出間隔検査回路、 ４・・・・・同期復帰判定回路、 ５・・・・・セル同期カウンタ、 １０・・・・・・セル同期回路、 ＋００・・・・・セル多重信号、 １０１・・・・・・同期パターン検出信号、１０２・・
・・・・検出間隔計数信号、１０３・・・・・・検出間
隔適正信号、１０４・・・・・・検出間隔不適信号、ｌ
Ｏ５・・・・・・リセットパルス、 １０６・・・・・・セル同期パルス。 出願人　　日本電信電話株式会社 １００セルタダ重イ宵号 ／ Ｉ６　ｔ＝・しＩＴＩ、賞月Ｆ巳「−ト第２図

Claims (2)

【特許請求の範囲】
1. （１）複数端末が出力する主情報をある長さに分割し、
   少なくとも宛先を表わすビットを付加して一定長に組ん
   だ一塊のビット列から構成される主情報セルと、セルの
   同期を確立するための特定のパターンをもつ同期パター
   ンのビット列からなる同期ビットを特定位置に配置した
   主情報セルと等長な一塊のビット列から構成される同期
   セルとを多重伝送するセル多重伝送システムにおいて、
   受信側でセル同期を確立するために、伝送路から入力す
   る信号列を少なくとも同期ビット数分記憶し、入力信号
   が１ビット入力する毎に、該記憶されたビット列と同期
   パターンとを照合し、一致した時にその位置を同期パタ
   ーン検出位置として記憶し、隣り合う二つの同期パター
   ン検出位置の間隔がセル長の整数倍に等しい時、セル同
   期が確立したとすることを特徴とするセル同期方式。
2. （２）同期復帰動作を開始した時点から、隣り合う二つ
   の同期パターン検出位置の間隔がセル長の整数倍に等し
   い場合の数と等しくない場合の数とを計数し、該等しく
   ない場合の数がある設定数Ｍ未満である間に、該等しい
   場合の数がある設定数Ｎに達した時に、セル同期が確立
   したとし、該等しくない場合の数がある設定値Ｍに達し
   た時に、等しい場合の計数値および等しくない場合の計
   数値を零にリセットし、同期復帰動作を行うことを特徴
   とする請求項１記載のセル同期方式。