KR100279207B1 - 통신제어유닛및메세지전송방법 - Google Patents

통신제어유닛및메세지전송방법 Download PDF

Info

Publication number
KR100279207B1
KR100279207B1 KR1019950700868A KR19950700868A KR100279207B1 KR 100279207 B1 KR100279207 B1 KR 100279207B1 KR 1019950700868 A KR1019950700868 A KR 1019950700868A KR 19950700868 A KR19950700868 A KR 19950700868A KR 100279207 B1 KR100279207 B1 KR 100279207B1
Authority
KR
South Korea
Prior art keywords
fte
control unit
message
field
communication control
Prior art date
Application number
KR1019950700868A
Other languages
English (en)
Other versions
KR950703175A (ko
Inventor
허만코페츠
Original Assignee
폴트톨러런트시스템스에프티에스-콤퓨터테크닉게스엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 폴트톨러런트시스템스에프티에스-콤퓨터테크닉게스엠베하 filed Critical 폴트톨러런트시스템스에프티에스-콤퓨터테크닉게스엠베하
Publication of KR950703175A publication Critical patent/KR950703175A/ko
Application granted granted Critical
Publication of KR100279207B1 publication Critical patent/KR100279207B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0094—Bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Detection And Correction Of Errors (AREA)
  • Hardware Redundancy (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

다수의 고장-허용 유닛으로 구성되며, 이때 전송될 정보가 제어필드(K), 자료필드(D) 그리고 CRC(주기적 반복검사) 필드(CRC)로 구성되는 분산된 실시간 컴퓨터 아키텍쳐내 메세지 전송을 위한 통신 제어유닛 및 그 방법. CRC필드의 내용은 제어필드(K), 자료필드(D) 및 전송되는 통신 제어유닛의 로컬 내부상태의 연결을 통해 계산된다. 이와 같은 통신 제어유닛의 로컬 내부상태는 전체시간을 멤버쉽 필드와 연결시키므로써 구성된다. 이같은 멤버쉽 필드는 일련의 비트로 이루어지며, 이때 각 비트는 독특한 고장-허용 유닛으로 할당된다. 멤버쉽 비트의 TRUE값은 할당된 고장-허용 유닛이 동작중임을 의미하며, FALSE값은 그것이 고장임을 의미한다. 내부상태로 CRC를 다시 계산하므로써, 수신되는 통신 제어유닛은 올바르지 않은 정보와 송신 및 수신 통신 제어유닛의 내부상태 사이의 차이를 인식할 수 있다.

Description

통신 제어유닛 및 메세지 전송방법
[발명의 상세한 설명]
본 발명은 통신 제어유닛 및 다수의 고장-허용 시간을 이루어진 공통된 전역 시간-베이스로 분산된 실시간 컴퓨터 아키텍쳐내에서 메세지를 전송하기 위한 방법에 관한 것이며, 이들 고장-허용유닛 각각이 적어도 하나의 고장-침묵 컴퓨터를 포함하며 각 컴퓨터가 적어도 한 통신 포트를 갖는 한 통신 제어유닛을 갖는다. 모든 다른 고장-허용유닛은 적어도 하나의 통신 채널에 의해 연결되며, 이같은 통신채널로의 접근은 정적인 주기적 시분할 멀티플 접근법에 의해 결정되며, 이는 공통된 전체 시간 베이스로부터 유도된다.
상기 언급한 공지의 컴퓨터 아키텍쳐는 다수의 전체적으로 동기화된 고장-침묵-컴퓨터로 이루어지며, 이는 고장-허용유닛내로 조직되며 방송통신 시스템에 의해 메세지를 교환하며, 각 고장-허용 유닛은 적어도 하나의 고장-침묵 컴퓨터를 포함하며 각 컴퓨터는 적어도 하나의 통신포트를 갖는 한 통신 제어유닛을 포함한다. 컴퓨터의 고장을 허용하기 위해 같은 상태를 동기식으로 수행하는 두개의 능동 컴퓨터가 단일의 고장-허용유닛으로 그룹지어진다. 통신 시스템은 두개의 병렬 통신채널의 제공에 의해 중복되게 만들어지며, 이에 의해 각 컴퓨터가 통신 제어유닛의 두 통신포트에 의해 두 방송채널로 연결된다. 더욱더 높은 일시적 고장율까지도 허용하기 위해, 고장-허용유닛은 두개의 능동 컴퓨터 이외에도 하나의 새도우(shadow) 컴퓨터를 포함할 수 있다. 이같은 아키텍쳐는 고장-허용 컴퓨팅(Fault-Tolerant Computing)에 대한 제20회 국제 심포지움에서, Kopetz, H., Kantz, H., Grunsteidl, G., Puschner, P., 및 Reisinger, J에 의한 "Mars에서 일시적 고장의 허용", IEEE Press, pp., 466-473, 1990년 6월에서 상세히 설명된다.
메세지의 전송은 채널로의 접근처리가 정적 시간-분할 멀티플 접근 기법에 따라 전체시간의 진행으로부터 유도되는 방법에 의해 실현된다. 시-분할 멀티플 접근기법에서 각 통신 제어유닛은 다른 통신 제어유닛이 메세지를 전송해야 하는 우선순위를 안다. 각 통신 제어유닛은 로컬 실-시간 클럭을 가지며, 이는 다른 통신 제어유닛의 모든 클럭으로 주어진 동기화 정밀도내에서 동기화된다. 클럭의 동기화를 위한 과정이 Kopetz, H., Ochsenreiter, W에 의해 분산된 실-시간 시스템에서의 클럭동기화, 컴퓨터를 통한 IEEE 트랜잭션, vol. C-36, pp. 933-940, 1987년 8월에서 상세히 설명된다.
고장-허용 실시간 컴퓨터 아키텍쳐는 고장가정에서 담긴 모든 고장 모드를 허용할 수 있어야 한다.
(1) 컴퓨터들 사이의 고장의 경우에 조차 명시된 시간제한을 유지하면서 컴퓨터들 사이의 시기적으로 신뢰할만한 메세지 교환이 있게 된다.
(2) 일시적이거나 영구한 메세지 손실의 탐지.
(3) 컴퓨터 고장의 일관된 탐지.
(4) 분산된 중복관리, 즉 고장난 컴퓨터의 일관된 제거와 손상된 컴퓨터의 회복.
(5) 로컬 클럭의 동기화.
(6) 긴급시의 신속한 재작용.
실시간 통신 시스템에서 메세지의 길이는 가능한한 짧게 하고 관리 메세지의 수는 가능한한 작게 유지시키어 시스템의 순간 작용이 통신채널의 주어진 대역폭 한계 아래에서 지지될 수 있도록 하는 것이 바람직하다. 최소의 메세지 길이와 작은 수의 관리메세지는 빠른 시간 중요한 처리를 위해 중요한 경제적 인수인데, 이는 대역폭의 증가가 자동차 또는 기권 전자공학 섹터에서 더욱더 큰비용을 발생시킨다.
종래기술에 따라, 상기 설명된 작업은 하드웨어와 소프트웨어의 여러 다른 수준으로 실시되며, 통신시스템에 의해 많은 추가의 관리 메세지 운반을 필요로 한다. 메세지 전달을 위한 기본적인 과정은 J1850, CAN 및 Token Slot Network로 알려져 있다(1992 SAE 핸드북, Vol., pp. 20.301-20.302, 자동차 엔지니어 소사이어티, 미합중국, 펜실바니아, 워렌데일, 400컴몬웰쓰 드라이브).
본 발명의 목적은 신 제어유닛의 일시적 행동에 대한 앞서 알려진 정보와 통신 제어유닛의 동작행동에 대한 앞서 알려진 정보와 통신 제어유닛의 동작행동에 대한 현재 정보를 사용하여 관리 메세지의 수와 메세지의 길이를 크게 줄이기 위해 통신 제어 유닛에서의 집적된 하드웨어에 의해 지원되는 프로토콜로 상기 언급된 작업을 실시하는 것이다.
본 발명에 따라 상기 언급한 작업이 통신 제어유닛과 메세지 전달을 위한 방법에 의해 해결되며, 전달된 메세지는 제어필드, 자료필드 그리고 CRC(주기적 반복 체크)필드를 담고 있으며, 제어필드내 명시된 비트에 의해 식별되는 정상메세지의 CRC-필드가 제어필드, 자료필드 그리고 전송 통신 제어유닛의 로컬 내부상태의 연결을 통해 계산되고, 통신 제어유닛의 로컬 내부상태가 전체시간을 멤버쉽 필드와 연결시키므로써 구성된다. 멤버쉽 필드 일련의 비트로 구성되며, 이때 각 비트는 한 특정된 고장 허용유닛으로 할당된다. 만약 이같은 비트가 TRUE(진실)의 값을 가진다면 이는 할당된 고장-허용유닛이 동작중임을 의미하며, FALSE(거짓)의 값을 가진다면 이는 이같은 고장-허용유닛이 고장임을 의미하는 것이다. 입력되는 메세지를 검사하므로써 수신 통신 제어유닛은 멀티레이티드(multilated) 메세지와 수신 통신 제어유닛의 내부상태로부터 송신 통신 제어유닛의 내부상태 편이를 탐지할 수 있다.
하기에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 제1도 및 2도에서 도시된 실시예에 관련하여 설명된다. 이들 실시예에서, 고장-허용유닛 각 전송중의 메세지의 손실, 또는 통신 제어유닛의 영구고장 또는 완전한 통신채널의 손실이 허용될 것이며, 따라서 이들 실시예에서는 고장이 허용될 수 없는 컴포넌트는 존재하지 않는다. 상기 인용된 고장 이외에 두번째 영구 및 일시적 고장은 이들 실시예에서 새도우 컴퓨터의 사용에 의해 허용된다. 만약 여러개 메세지 손실이 허용되야 한다면, 각 메세지는 여러번 더 보내져야 한다.
제1도에서, 제시된 구성은 4개의 고장-허용유닛 FTE1, FTE2, FTE3, FTE4를 포함하며, 이들 고장-허용 유닛 각각은 두개의 능동적 컴퓨터 AC1a, AC1b, AC2a, AC2b, AC3a, AC3b, AC4a, AC4b와 하나의 새도우 컴퓨터 SC1, SC2, SC3, SC4를 담고 있다. 각 통신 제어유닛 KE1a, KE1b, KE1c, KE2a, KE2b, KE2c, KE3a, KE3b, KE3c, KE4a, KE4b, KE4c는 두개의 통신채널 KK1, KK2에 의해 모든 다른 통신 제어유닛으로 연결되며 정해진 동기화 정밀내에서 모든 다른 통신 제어유닛의 클럭으로 동기화되는 로컬-실시간 클럭을 포함한다. 중복되는 통신 채널 KK1, KK2로 접근할 수 있는 권리는 정적인 시분할 멀티플 접근기법에 따라 전체 시간으로부터 유도된다. 각 고장-허용 유닛 FTE1, FTE2, FTE3, FTE4가 적어도 한번 송신슬롯을 수용하게되는 시간간격은 시분할 멀티플 접근 라운드라 한다.
각 메세지는 송신하는 시점이 한 우선순위로 알려져 있기 때문에 이같이 새로운 통신 아키텍쳐에 따른 메세지내에 한 메세지의 이름을 운반하는 것은 필요하지 않다. 수신기는 메세지를 수신하는 시점으로부터 메세지 이름을 재구성시키기 위한 위치에 있다.
더욱더 나은 전체적인 설명을 위해 동일하게 구성되는 개별적인 고장-허용유닛 FTE의 차별에 이르는 인덱스 1,2,3,4는 다음 설명에서 제거된다.
모든 통신 제어유닛 KE는 주어진 실시예에서 하나의 전체시간 필드와 4비트 길이의 멤버쉽 필드로 구성된 한 내부상태를 갖는다. 4개의 고장-허용 뮤 FTE 각각은 이같은 멤버쉽 필드의 한 할당된 비트와 간련되며, TRUE(진실)값은 이같은 고장-허용 유닛 FTE가 동작중이고 FALSE(거짓) 값은 이같은 고장-허용유닛 FTE가 고장임을 의미한다. 주의깊은 통신 제어유닛 KE의 이같은 관점은 마지막 전체적으로 알려진 송신슬롯 시점에 관찰된 고장-허용 유닛 FTE의 동작을 기초로 한다.
본 발명에 따라, 두가지 타입의 메세지, 즉 초기화 메세지와 정규 메세지가 구분되어야 한다. 이들 두 타입의 메세지는 모두 제어필드 K, 자료필드 D 그리고 CRC(주기적 반복검사)필드 CRC로 구성된다. 우리의 바람직한 실시예를 위한 메세지 포맷이 제2도에서 설명된다. 제어필드 K는 1바이트 길이를 가진다. 제어필드 K의 첫번째 비트는 초기화 작업 비트 I이다. 다음 세개의 비트 모드 변경 비트 B이고 제어필드 K중 마지막 4개의 비트는 긍정응답 비트 Q이다. 자료필드는 8바이트의 길이를 가진다. CRC필드는 2바이트의 길이를 가진다.
제어필드 K의 비트 I에서 TRUE(진실)값으로 특징되며 자료필드 D에서 송신 통신 제어유닛 KE의 내부상태를 담고있는 초기화작업 메세지의 CRC필드내용은 제어필드 K를 자료필드 D와 연결시키어 가령 CCITT스탠다드(전화 네트워크를 통한 자료전송 시리즈 브이. 레커멘데이션스, the Orange Book, VIII.I, 국제통신 유니언, 제네바, 1977)와 같은 공지의 방법에 따라 계산된다. 초기화 작업 메세지는 시스템의 초기화 작업을 위해 필요하며 수신된 컴퓨터의 복원을 위해 필요하다. 정상적인 모드에서 초기화작업 메세지의 송신은 필요하지 않다. 초기화 작업 메세지는 어떤 다른 메세지도 송신되지 않는 시간에 전달된다.
본 발명에 따라, 제어필드 K의 비트 I에서 FALSE값으로 특징되는 정상적인 메세지의 CRC필드 내용이 제어필드 K, 자료필드 D 및 송신 통신 제어유닛 KE의 현재 내부상태를 통해 계산된다. 수신 통신 제어유닛 KE는 제어필드 K, 자료필드 D 및 수신 통신 제어유닛 KE의 현재 내부상태의 연결을 통해 입력되는 메세지의 CRC를 검사한다. 따라서 수신하는 통신 제어유닛은 입력되는 메세지의 멀티레이션과 수신기의 내부상태로부터의 송신자의 내부상태편이를 탐지하기 위한 위치에 있다. 이같은 검사는 다음 메세지의 송신전에 완성되도록 상태 동일검사를 가속시키기 위해 하드웨어에서의 CRC과정을 실시하는 것이 바람직하다. 이같은 혁신적인 기술에 따라 송신자의 내부상태와 수신자의 내부상태동일이 메세지에서의 내부상태 정보의 교환없이 결정될 수 있다. 이는 큰 장점이 되는 메세지 길이의 상당한 감소를 발생시킨다.
본 발명에 또다른 실시예에서, 같은 혁신적인 방법에 의해 송신자와 수신자에서 이같은 추가의 정보에 대한 동일성을 조사하기 위해 현재의 동작모드 또는 암호 서기법 정보등과 같은 추가의 정보에 의해 통신 제어유닛의 내부상태를 팽창시키는 것이 유용할 수 있다. 각기 다른 동작모드가 각기 다른 메세지 포맷 또는 각기 다른 송신 라운드를 지원할 수 있다.
초기화 작업 메세지와 정규 메세지 사이에서 구분되도록 사용되는 초기화작업 비트 I에서의 오차가 있는 경우에, 잘못된 CRC 검사가 적용될 수 있으며 부정한 메세지는 본 발명에 따라 버려질 것이다.
고장-허용 유닛 FTE중 기대된 메세지 어느것도 이같은 고장-허용유닛의 앞서 알려진 시간 슬롯중에 수신 통신 제어유닛 KE에서 올바른 CRC필드로 도달하지 않으면, 수신 통신 제어유닛 KE는 로컬 멤버쉽 필드내 고장-허용유닛 FTE가 고장인 것으로 표시한다. 송신 고장-허용 유닛의 시간슬롯에 대한 앞선 지식으로 인해, 수신기는 두 다른종류의 고장, 어떠한 메세지도 수신되지 않았다거나 고장내용(오류의 CRC 검사)을 갖는 메세지가 수신 되었음을 구분할 수 있다. 수신기는 CRC-오류 계수내 CRC 오류를 갖는 메세지수를 계수한다. 이같은 수신기는 OK-계수기내 올바른 CRC를 갖는 메세지수를 계수한다.
로컬 멤버쉽 필드에 따라, 앞서 송신하는 고장-허용 유닛 FTE의 첫번째 활동적인 계승자는 그 제어필드에서 앞선 고장-허용유닛 FTE의 올바르게 수신된 메세지를 긍정 응답한다.
송신하기 바로전에, 송신 통신 제어유닛은 그것이 고장인가를 결정한다. 통신 제어유닛 KE는
(1) 자신의 로컬 고장 탐지 하나가 고장을 보고하거나
(2) 마지막 송신 시간슬롯으로 송신하는 어떠한 메세지도 이어지는 고장-허용유닛 FTE의 통신 제어유닛 KE 어느 하나에 의해서도 긍정응답되지 않았거나
(3) OK-계수기의 내용이 CRC-오차 계수기 내용보다 작다면 자신이 고장인 것으로 간주한다.
만약 통신 제어유닛이 자신을 고장으로 간주하지 않으면, 더이상의 메세지를 송신하지 않으며, 고장처리 모드로 스위치되며, 회복을 초기화한다.
상기 설명된 과정은 통신 제어유닛 KE가 송신 라운드내 여러번 나타난다.
새도우 컴퓨터 SC의 통신 제어유닛 KE는 이같은 컴퓨터 AC의 빠진 메세지에 의해 자신의 고장-허용 유닛 FTE의 컴퓨터 AC고장을 인식한다. 이와 같은 상황에서 새도우 컴퓨터 SC의 통신 제어유닛 KE는 즉시 고장난 컴퓨터의 송신시간 슬롯을 습득하여 짧은 시간내에 고장허용 유닛의 반복을 저장하도록 한다.
앞서 알려진 도달시간점과 수신기에서의 메세지 실제 도달 시간점 사이의 시간간격은 송신자 클럭의 상태와 수신자 클럭의 상태 사이의 차이에 대한 측정이다. 본 발명에 따라 동기화 메세지의 어떠한 명백한 교환도 클럭의 동기화를 위해 통신 시스템내에서 요구되지 않는다. 이는 메세지수의 상당한 감소를 가져온다.
이같은 발명에 따라, 긴급상황에서의 빠른 반작용이 각 메세지의 제어필드 K내 다수의 모드-변경 비트 B의 제공에 의해 실현된다. 본 발명의 실시예에서 세개의 그와 같은 모드-변경-비트B가 제공된다. 통신 제어유닛 KE는 각각의 모드 변경 비트B를 세트시키므로써 긴급모드로 모드변경을 신호할 수 있다. 늦어도 다음 신호전송 라운드내에는 모든 다른 컴퓨터가 요구된 모드변경에 반작용할 것이다.
설명된 바의 본 발명은 실-시간 분산시스템내 통신의 효율을 크게 개선한다. J1850, CAN 및 Token Slot Network와 같은 문헌(1992년 SAE핸드북, Vol. pp. 20.301-20.302, 자동차 엔지니어소사이어티, 미합중국 펜실바니아, 워렌데일, 400 컴몬웰쓰 드라이브)에서 공표된 다른 통신 방법과 비교할때, 본 발명은 응답 시간은 50% 이상 개선하며 더욱더 많은 서비스를 제공한다.
요약컨데, 본 발명의 다음의 혁신적인 특징은 고장-허용 분산 실-시간 컴퓨터 아키텍쳐를 위해 통신 시스템에서 메세지의 길이와 메세지의 수를 크게 줄이도록 한다.
(1) CRC 계산에서 상태정보를 포함시키므로써 상태정보를 교환할 필요없이 송신자와 수신자 내부상태의 동일을 결정.
(2) 각 메세지내 짧은 긍정응답 필드의 소개에 의해 긍정응답 메세지를 제거.
(3) 추가의 동기화 메세지를 송신할 필요없이 무조건의 클럭 동기화.
(4) 메세지 이름을 명백히 보내야할 필요없이 메세지의 앞서 알려진 송신 및 수신 시점으로부터 메세지 이름의 이탈.
(5) 추가의 메세지를 보내는 필요없이 동작모드의 즉각적인 변경을 요구할 수 있는 능력을 제공하는 모든 메세지내 모든 변경 필드의 제공.
(6) 명백한 메세지의 교환없이 수신기가 대다수의 동작하는 통신 제어유닛에 속하는가를 결정할 수 있기 위해 올바른 CRC필드와 잘못된 CRC필드를 갖는 입력되는 메세지의 비에 대한 평가.
본 발명은 네개의 고장-허용유닛 FTE를 갖는 상기 설명된 구성으로 제한되지 않으며, 임의의 수를 갖는 고장-허용유닛을 갖는 것으로 실시될 수 있기도 하다. 마찬가지로, 고장-허용 유닛의 구성은 각 컴퓨터가 단 하나의 통신 제어유닛을 갖는 두개의 능동적 컴퓨터와 하나의 새도우 컴퓨터로 제한되지 않는다. 통신 시스템은 두개의 통신채널로 제한되지 않으며, 필요한 중복에 따라 선택될 수 있다. 특히, 통신채널은 "기판상"이나 "칩상"의 연결로서 실시될 수 있기도 하다.
[도면의 간단한 설명]
제1도는 메세지 운반을 위한 고장-허용-실-시간 컴퓨터 아키텍쳐를 개략적으로 도시한 도면.
제2도는 운반된 메세지의 자료포맷을 개략적으로 도시한 도면.

Claims (13)

  1. 각 고장-허용 유닛(FTE)가 적어도 하나의 고장-침묵 컴퓨터(AC1a, AC1b, SC1, AC2a, AC2b, SC2, AC3a, AC3b, SC3, AC4a, AC4b, SC4)를 담고 있고, 각 컴퓨터가 적어도 하나의 통신포트를 갖는 한 통신 제어유닛(KE1a, KE1b, KE1c, KE2a, KE2b, KE2c, KE3a, KE3b, KE3c, KE4a, KE4b, KE4c)가지는 다수의 고장-허용 유닛(FTE1, FTE2, FTE3, FTE4)으로 구성되므로써, 이에 의해 각 고장-허용유닛(FTE1, FTE2, FTE3, FTE4)가 적어도 하나의 통신채널(KK1, KK2)에 의해 모든 다른 고장-허용유닛(FTE1, FTE2, FTE3, FTE4)로 연결되며, 통신채널(KK1, KK2)로의 접근이 전체시간 베이스로부터 나오는 주기적 시분할 멀티플 접근 기법에 의해 결정되는, 한 전체 시간 베이스로 분산된 실-시간 컴퓨터 아키텍쳐내 메세지 전송방법에 있어서, 전송될 메세지들이 제어필드(K), 자료필드(D) 그리고 CRC(주기적 반복검사)필드(CRC)를 포함하며, 제어필드(K)의 한 특정비트(I)에 의해 식별되는 정규 메세지의 CRC필드의 내용이 제어필드(K), 자료필드(D) 및 송신되는 통신 제어유닛의 로컬 내부상태 연결을 통해 계산되며, 그와 같은 통신 제어유닛의 로컬 내부상태가 멤버쉽 필드와 현재 전체시간을 연결하므로써 구성되고, 이때 각 고장-허용유닛(FTE1, FTE2, FTE3, FTE4)는 명시된 비트에 의해 표시되며, TRUE(진실)의 값은 상기 고장-허용유닛이 동작하고 있음을 의미하고 FALSE(거짓) 값은 상기 고장-허용유닛이 고장임을 의미하여 입력되는 메세지를 검사하므로써 수신되는 통신 제어유닛이 멀티레이티드(multilated) 메세지와 송신되는 통신 제어유닛의 내부상태로부터의 수신의 내부상태 이탈을 탐지할 수 있도록 함을 특징으로 하는 메세지 전송방법.
  2. 제1항에 있어서, 수신되는 통신 제어유닛이 올바른 CRC필드(CRC)를 갖는 기대된 메세지 어느것도 송신유닛으로 할당되었던 시간슬롯내에서 수신되지 않았다면 멤머쉽 필드내 상응하는 비트를 FALSE로 세트시키므로써 고장-허용유닛(FTE1, FTE2, FTE3, FTE4)를 거짓으로 표시함을 특징으로 하는 메세지 전송방법.
  3. 제1항 또는 2항에 있어서, 제어필드(K)가 첫번째 비트로서 초기화작업 비트(I)을 포함하여 메세지가 초기화 작업 메세지인가 아니면 정규메세지인가를 명시하도록 함을 특징으로 하는 메세지 전송방법.
  4. 제3항에 있어서, 제어필드(K)가 다수의 긍정응답 비트(Q)를 추가로 포함하며, 이에 의해 이전 메세지중 하나 또는 둘이상의 올바른 수령이 긍정응답되어 각 수신하는 통신 제어유닛이 입력되는 메세지의 제어필드를 검사하므로써 올바르게 수신된 메세지의 수를 CRC 검사 실패로 인해 버려졌던 메세지수와 비교하므로써 동작중인 통신 제어유닛 세트 대부분의 멤버인가, 모든 통신포트가 동작중인가를 결정할 수 있도록 함을 특징으로 하는 메세지 전송방법.
  5. 제3항 또는 4항에 있어서, 제어필드(K)가 다수의 모드 변경 비트(B)를 추가를 포함함을 특징으로 하는 메세지 전송방법.
  6. 제1항 내지 5항중 어느 한 항에 있어서, 정규 메세지의 CRC필드 계산에서 포함되며, 수신기에 의해 검사되는 로컬 내부상태가 한 모드필드를 추가로 포함함을 특징으로 하는 메세지 전송방법.
  7. 제1항 내지 6항중 어느 한 항에 있어서, 메세지 이름이 메세지를 송신 및 수신하는 앞서 결정된 시점으로부터 유도되어지며, 따라서 메세지내 메시지-이름 필드를 지닐 필요를 제거함을 특징으로 하는 메세지 전송방법.
  8. 제1항 내지 7항중 어느 한 항에 있어서, 전체 타임베이스가 각 통신 제어유닛내에서 분산된 방법으로 만들어지며 고장-허용유닛(FTE1, FTE2, FTE3, FTE4)내 클럭상태 사이의 차이가 메세지를 송신하는 앞서 알려진 시점과 메세지를 수신하는 부분적으로 측정된 시점을 기초로 하여 측정됨을 특징으로 하는 메세지 전송방법.
  9. 각 고장-허용 유닛(FTE)가 적어도 하나의 고장-침묵 컴퓨터(AC1a, AC1b, SC1, AC2a, AC2b, SC2, AC3a, AC3b, SC3, AC4a, AC4b, SC4)를 담고있고, 각 컴퓨터가 적어도 하나의 통신포트를 갖는 한 통신 제어유닛(KE1a, KE1b, KE1c, KE2a, KE2b, KE2c, KE3a, KE3b, KE3c, KE4a, KE4b, KE4c)가지는 다수의 고장-허용 유닛(FTE1, FTE2, FTE3, FTE4)으로 구성되므로써, 이에 의해 각 고장-허용유닛(FTE1, FTE2, FTE3, FTE4)가 적어도 하나의 통신채널(KK1, KK2)에 의해 모든 다른 고장-허용유닛(FTE1, FTE2, FTE3, FTE4)로 연결되며, 통신채널(KK1, KK2)로의 접근이 전체시간 베이스로부터 나오는 주기적 시분할 멀티플 접근 기법에 의해 결정되는, 한 전체 시간 베이스로 분산된 실-시간 컴퓨터 아키텍쳐내 메세지 전송을 위한 통신 제어유닛에 있어서, 통신 제어유닛이 제어필드(K), 자료필드(D) 그리고 CRC(주기적 반복검사) 필드(CRC)로부터 전송될 메세지를 구성하도록 제공되고, 제어필드(K)의 한 특정비트(I)에 의해 식별되는 정규 메세지의 CRC필드의 내용이 제어필드(K), 자료필드(D) 및 송신되는 통신 제어유닛의 로컬 내부상태 연결을 통해 계산되며, 그와 같은 통신 제어유닛의 로컬 내부상태가 멤버쉽 필드와 현재 전체시간을 연결하므로써 구성되고, 이때 각 고장-허용유닛(FTE1, FTE2, FTE3, FTE4)는 명시된 비트에 의해 표시되며, TRUE(진실)의 값은 상기 고장-허용유닛이 동작하고 있음을 의미하고 FALSE(거짓) 값은 상기 고장-허용유닛이 고장임을 의미하여 입력되는 메세지를 검사하므로써 수신되는 통신 제어유닛이 멀티레이티드(multilated) 메세지와 송신되는 통신 제어유닛의 내부상태로부터의 수신의 내부상태 이탈을 탐지할 수 있도록 함을 특징으로 하는 메세지 전송방법.
  10. 제9항에 있어서, 통신 제어유닛이 두개의 계수기를 포함하며, 하나는 올바른 CRC로 수신된 메세지를 계수하기 위한 것이고, 다른 하나는 잘못된 CRC필드로 수신된 메세지를 계산하기 위한 것임을 특징으로 하는 통신 제어유닛.
  11. 제9항 또는 10항에 있어서, 통신 제어유닛 다른 한 고장-허용유닛(FTE1, FTE2, FTE3, FTE4)로부터의 메세지가 수신되자마자 모드변경을 실현하기 위한 논리를 포함하며, 상기 모드필드내 한 비트가 세트됨을 특징으로 하는 통신 제어유닛.
  12. 제9항 내지 11항중 어느 한 항에 있어서, 통신 제어유닛이 메세지의 앞서 알려진 메세지 도달의 기대된 시점과 이같은 메세지를 수신하는 실제 시점 사이의 차이를 측정하기 위한 논리를 담고 있음을 특징으로 하는 통신 제어유닛.
  13. 제9항 내지 12항중 어느 한 항에 있어서, 통신 제어유닛이 단일칩 제어유닛 또는 단일 칩 컴퓨터 일부로 실현됨을 특징으로 하는 통신 제어유닛.
KR1019950700868A 1992-09-04 1993-09-02 통신제어유닛및메세지전송방법 KR100279207B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATA1772/92 1992-09-04
AT177292 1992-09-04
PCT/AT1993/000138 WO1994006080A1 (de) 1992-09-04 1993-09-02 Kommunikationskontrolleinheit und verfahren zur übermittlung von nachrichten

Publications (2)

Publication Number Publication Date
KR950703175A KR950703175A (ko) 1995-08-23
KR100279207B1 true KR100279207B1 (ko) 2001-01-15

Family

ID=3520669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950700868A KR100279207B1 (ko) 1992-09-04 1993-09-02 통신제어유닛및메세지전송방법

Country Status (7)

Country Link
EP (1) EP0658257B1 (ko)
JP (1) JP3268456B2 (ko)
KR (1) KR100279207B1 (ko)
AT (1) ATE146612T1 (ko)
DE (1) DE59304836D1 (ko)
ES (1) ES2096320T3 (ko)
WO (1) WO1994006080A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145008A (en) * 1994-09-13 2000-11-07 Kopetz; Hermann Conflict free time-triggered method and apparatus for the transmission of messages in a distributed real-time computer system
EP0961724B2 (de) † 1997-02-19 2007-09-12 Pacifica Group Technologies Pty Ltd Bremsanlage für ein kraftfahrzeug und verfahren zum übermitteln von daten in einer elektrisch gesteuerten kraftfahrzeug-bremsanlage
AT407308B (de) * 1997-09-26 2001-02-26 Fts Computertechnik Gmbh Methode und rechnerknoten zur erzielung von zeitlicher datenkonsistenz in verteilten echtzeitsystemen
DE19752241C2 (de) * 1997-11-26 2000-08-24 Daimler Chrysler Ag Generator zur Speisung von Verbrauchern in Bordnetzen
AT410490B (de) * 2000-10-10 2003-05-26 Fts Computertechnik Gmbh Verfahren zur tolerierung von ''slightly-off- specification'' fehlern in einem verteilten fehlertoleranten echtzeitcomputersystem
AT410491B (de) * 2001-03-19 2003-05-26 Fts Computertechnik Gmbh Kommunikationsverfahren zur realisierung von ereigniskanälen in einem zeitgesteuerten kommunikationssystem
AT412315B (de) * 2002-01-17 2004-12-27 Bernecker & Rainer Ind Elektro Anlage zum übertragen von daten
AT411948B (de) 2002-06-13 2004-07-26 Fts Computertechnik Gmbh Kommunikationsverfahren und apparat zur übertragung von zeitgesteuerten und ereignisgesteuerten ethernet nachrichten
AT500050A2 (de) * 2002-09-05 2005-10-15 Fts Computertechnik Gmbh Verfahren und apparat zur fehlererkennung in einem verteilten echtzeitcomputersystem
US7648678B2 (en) 2002-12-20 2010-01-19 Dako Denmark A/S Method and system for pretreatment of tissue slides
DE10347381B4 (de) * 2003-10-08 2019-05-09 Volkswagen Ag Verfahren und Vorrichtung zur fehlerabgesicherten Übertragung von Nutzdaten
US20080288650A1 (en) * 2005-04-18 2008-11-20 Fts Computerchnik Gmbh Method for the Energy-Saving and Timely Transmission of Event Messages
US8301885B2 (en) 2006-01-27 2012-10-30 Fts Computertechnik Gmbh Time-controlled secure communication
US8315274B2 (en) 2006-03-29 2012-11-20 Honeywell International Inc. System and method for supporting synchronous system communications and operations
ATE527780T1 (de) 2007-04-11 2011-10-15 Fts Computertechnik Gmbh Kommunikationsverfahren und apparat zur effizienten und sicheren übertragung von tt- ethernet nachrichten
AT507125B1 (de) 2008-07-25 2010-05-15 Tttech Computertechnik Ag Multirouter für zeitgesteuerte kommunikationssysteme
US9740727B2 (en) 2008-10-10 2017-08-22 Abb Schweiz Ag Method and a system for replicating databases
AT512665B1 (de) * 2012-03-20 2013-12-15 Fts Computertechnik Gmbh Verfahren und Apparat zur Bildung von Software Fault Containment Units in einem verteilten Echtzeitsystem
FR3019340B1 (fr) * 2014-03-28 2016-03-25 Voox Composant electronique a reponse determeniste
CN105162551B (zh) * 2015-07-29 2018-11-06 中工科安科技有限公司 一种针对编码器信号处理的crc安全校验码的计算方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1171543A (en) * 1980-01-24 1984-07-24 Billy R. Slater Industrial control system
US4860006A (en) * 1986-06-05 1989-08-22 Michael Barall Heartbeat collision avoidance method and circuit

Also Published As

Publication number Publication date
WO1994006080A1 (de) 1994-03-17
DE59304836D1 (de) 1997-01-30
EP0658257B1 (de) 1996-12-18
ATE146612T1 (de) 1997-01-15
KR950703175A (ko) 1995-08-23
JPH08500922A (ja) 1996-01-30
EP0658257A1 (de) 1995-06-21
JP3268456B2 (ja) 2002-03-25
ES2096320T3 (es) 1997-03-01

Similar Documents

Publication Publication Date Title
KR100279207B1 (ko) 통신제어유닛및메세지전송방법
KR100330335B1 (ko) 2방향링크를통한데이터전송을동기화하는방법및시스템
US5003533A (en) Node processing system
US4646287A (en) Idle period signalling in a packet switching system
US5694542A (en) Time-triggered communication control unit and communication method
EP0035789B1 (en) Method and arrangement for loop initialization in a peer-to-peer serial loop communication system
US5072449A (en) Packet framing using cyclic redundancy checking
EP0123507B1 (en) Data communication system and apparatus
US4566098A (en) Control mechanism for a ring communication system
US4429391A (en) Fault and error detection arrangement
US6052007A (en) Phase control method and apparatus for synchronizing dual link transmission signals
US4592044A (en) Apparatus and method for checking time slot integrity of a switching system
US5539725A (en) Port address resolution device
EP0333942A1 (en) Monitoring of digital transmission systems
Phinney et al. Error handling in the IEEE 802 token-passing bus LAN
JPH0267848A (ja) 可変長データフレームの転送方式
CA1204189A (en) Control mechanism for a ring communication system
JPH02177643A (ja) 超動信号検出装置
JPS63108828A (ja) デイジタル回線の監視方法
US7864868B2 (en) Method for detecting an octet slip
JP2001308753A (ja) 通信システムの監視方法
JPS59200365A (ja) 制御情報転送方式
JP2774318B2 (ja) 伝送制御信号検出装置およびその制御方法
JPH07105829B2 (ja) 通信装置
KR930006033B1 (ko) 전전자 교환 시스템에서의 프로세서간 메세지 송수신 기능 구현방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 13

EXPY Expiration of term