JPH02177643A - 超動信号検出装置 - Google Patents
超動信号検出装置Info
- Publication number
- JPH02177643A JPH02177643A JP63329138A JP32913888A JPH02177643A JP H02177643 A JPH02177643 A JP H02177643A JP 63329138 A JP63329138 A JP 63329138A JP 32913888 A JP32913888 A JP 32913888A JP H02177643 A JPH02177643 A JP H02177643A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- activation
- detection
- frame
- activation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004913 activation Effects 0.000 title claims abstract description 44
- 238000001514 detection method Methods 0.000 claims abstract description 37
- 230000005540 biological transmission Effects 0.000 claims abstract description 23
- 238000004891 communication Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、例えばサービス総合デジタル網（以下、ｌ５
ＤＮと略す）における、例えば、ＩＮＦＯｌ等の起動信
号を検出するための検出装置に関し、詳しくは、検出精
度の改良に関する。
ＤＮと略す）における、例えば、ＩＮＦＯｌ等の起動信
号を検出するための検出装置に関し、詳しくは、検出精
度の改良に関する。
［従来の技術］
伝送制御においては、データリンク等の確立のために制
御信号の検出が必要である。例えば、■ＳＤＮにおいて
は種々の制御信号が用いられている。そのうち、例えば
ＩＮＦＯ＋信号等のように、端末からの起動要求を意味
する起動信号があり、この起動信号は１つのフレームが
１つの制御信号を形成している。
御信号の検出が必要である。例えば、■ＳＤＮにおいて
は種々の制御信号が用いられている。そのうち、例えば
ＩＮＦＯ＋信号等のように、端末からの起動要求を意味
する起動信号があり、この起動信号は１つのフレームが
１つの制御信号を形成している。
ここで、ｌ５ＤＮにおける起動について説明する。
第３図はｌ５ＤＮにおけるユーザ・網インターフエース
の参照構成を示す、同図において、記号＋はインターフ
ェース参照点であり、Ｔ点、５点、Ｒ点がある。ＮＴ、
は伝送路とＴ点において直接つながる回線終端装置であ
り、ＮＴ２はＰＢＸ等の終端装置である。また、ＴＥＩ
は標準宅内機器であり、Ｔ Ｅ ２は既存端末装置、Ｔ
Ａは端末アダプタである。Ｉ Ｎ ＦＯ，はＴ点におい
てやりとりされる信号の１種で端末装置（ＴＥ）から網
終端装置（ＮＴ）に対して送られる。′！Ｊ４図に、Ｔ
点における起動信号の種類とその規定を示し、第５図に
それらの信号のやりとりの例（起動手順例）を示す。Ｉ
ＮＦＯ，〜ＩＮＦＯ４までのフォーマット構成は第４図
に示される通りである。
の参照構成を示す、同図において、記号＋はインターフ
ェース参照点であり、Ｔ点、５点、Ｒ点がある。ＮＴ、
は伝送路とＴ点において直接つながる回線終端装置であ
り、ＮＴ２はＰＢＸ等の終端装置である。また、ＴＥＩ
は標準宅内機器であり、Ｔ Ｅ ２は既存端末装置、Ｔ
Ａは端末アダプタである。Ｉ Ｎ ＦＯ，はＴ点におい
てやりとりされる信号の１種で端末装置（ＴＥ）から網
終端装置（ＮＴ）に対して送られる。′！Ｊ４図に、Ｔ
点における起動信号の種類とその規定を示し、第５図に
それらの信号のやりとりの例（起動手順例）を示す。Ｉ
ＮＦＯ，〜ＩＮＦＯ４までのフォーマット構成は第４図
に示される通りである。
第５図によると、ＴＥは停止状態のときＩＮＦＯ０信号
を送受信しているが、通信を行うときに、ＮＴに対して
起動要求を行う。この時に、ＩＮＦＯ！信号をＮＴに送
信する。ＮＴはＩＮＦＯ３信号を受信すると、ＩＮＦＯ
２信号をＴＥに送信する。ＴＥはＩＮＦＯ２信号受信に
伴い、フレーム同期をとり、同期確立後に、ＩＮＦＯ，
信号を送信する。ＮＴはＩＮＦＯ，信号を受信するとＩ
ＮＦＯ４信号を送信して起動完了する。ＴＥはＩＮＦＯ
４信号の受信によりデータの送信を開始する。
を送受信しているが、通信を行うときに、ＮＴに対して
起動要求を行う。この時に、ＩＮＦＯ！信号をＮＴに送
信する。ＮＴはＩＮＦＯ３信号を受信すると、ＩＮＦＯ
２信号をＴＥに送信する。ＴＥはＩＮＦＯ２信号受信に
伴い、フレーム同期をとり、同期確立後に、ＩＮＦＯ，
信号を送信する。ＮＴはＩＮＦＯ，信号を受信するとＩ
ＮＦＯ４信号を送信して起動完了する。ＴＥはＩＮＦＯ
４信号の受信によりデータの送信を開始する。
このように、ＩＮＦＯ＋信号は端末からの起動をＮＴ側
に知らせる信号としての意味を有し、この信号がＮＴ側
で検出できなければ、通信は起動されない。伝送が確立
していれば、監視機構が働き、この監視機構がエラーを
検出すれば再送すれば済む。ところが、起動されていな
ければ、当然ながら再送は行なわれず、このように起動
信号の確認は伝送上極めて重要である。このために、起
動の確認は、ＩＮＦＯ，信号をＮＴ側が複数回検出した
ことをもって、ＩＮＦＯ，信号が確認されたとする。
に知らせる信号としての意味を有し、この信号がＮＴ側
で検出できなければ、通信は起動されない。伝送が確立
していれば、監視機構が働き、この監視機構がエラーを
検出すれば再送すれば済む。ところが、起動されていな
ければ、当然ながら再送は行なわれず、このように起動
信号の確認は伝送上極めて重要である。このために、起
動の確認は、ＩＮＦＯ，信号をＮＴ側が複数回検出した
ことをもって、ＩＮＦＯ，信号が確認されたとする。
さて上述のように、Ｉ Ｎ ＦＯ，信号は“００１１１
１１１″の８ビツトパターンから成る。このビットパタ
ーンの検出方法として、従来では下記の方法が考えられ
ている。
１１１″の８ビツトパターンから成る。このビットパタ
ーンの検出方法として、従来では下記の方法が考えられ
ている。
第６図に従来例のパターン検出回路のブロック図を示す
。回路２０１は８ビツトシフトレジスタ及びゲート２０
６，２０７から成り、受信信号Ａから００１１１１１１
”のビットパターンを検出する回路である。このビット
パターンを検出すると、回路２０１は信号ａをフリップ
フロップ２０３に出力して、フリップフロップ２０３を
セットする。回路２０２はシフトレジスタの最上位ビッ
ト値と、次に回路２０１に取り込まれる信号Ａの先頭ビ
ット値を比較し、上記ビットパターンの連続性をチエツ
クする回路である。これは、ＴＥ側が起動をかけるとき
は、少なくとも２つのＩＮＦＯ＋信号を連続してＮＴ側
に送出するからである。この連続性が保たれていない時
、信号すが出力され、フリップフロップ２０３をリセッ
トする。シフトレジスタ２０４は、信号ａが′１″のと
ぎにＥＮＡＢＬＥされてフリップフロップ２０３のＱ出
力をシフトＩＮする３ビツトのシフトレジスタであり、
ビットパターン″００１１１１１１″が連続して４回入
力されたことをチエツクするためにある。
。回路２０１は８ビツトシフトレジスタ及びゲート２０
６，２０７から成り、受信信号Ａから００１１１１１１
”のビットパターンを検出する回路である。このビット
パターンを検出すると、回路２０１は信号ａをフリップ
フロップ２０３に出力して、フリップフロップ２０３を
セットする。回路２０２はシフトレジスタの最上位ビッ
ト値と、次に回路２０１に取り込まれる信号Ａの先頭ビ
ット値を比較し、上記ビットパターンの連続性をチエツ
クする回路である。これは、ＴＥ側が起動をかけるとき
は、少なくとも２つのＩＮＦＯ＋信号を連続してＮＴ側
に送出するからである。この連続性が保たれていない時
、信号すが出力され、フリップフロップ２０３をリセッ
トする。シフトレジスタ２０４は、信号ａが′１″のと
ぎにＥＮＡＢＬＥされてフリップフロップ２０３のＱ出
力をシフトＩＮする３ビツトのシフトレジスタであり、
ビットパターン″００１１１１１１″が連続して４回入
力されたことをチエツクするためにある。
最初の００１１１１１１’がシフトレジスタ２０５に人
力されると、その時点（第７図の■）でフリップフロッ
プ２０３がセットされる。もし次の人力Ａが”００１１
１１１１”であれば、この２番目の８ビツトパターンの
各ビットがシフトレジスタ２０５に人力されていく各時
点で、比較器２０２に入力される２人力は一致している
から、信号すは“０″のままであり、フリップフロップ
２０３はリセットされることはない。そして、２番目の
００１１１１１１”による信号ａが“１“どなると、そ
の時点で、シフトレジスタ２０４が付勢されてフリップ
フロップ２０３のＱ出力（＝１）がレジスタ２０４に入
力される（第７図の■）、また、信号ａは“１”のまま
であるから、フリップフロップ２０３はセットされたま
まである。このようにして、３個目の“００１１１１１
１“が入力されると、シフトレジスタ２０４は“１１０
”となる、４個目の”００１１１１１１”がシフトレジ
スタ２０５に入力されると、それによる信号ａにより、
シフトレジスタ２０４は３ビツトとも０１″になって、
ＩＮＦＯＬが検出されたことを示す信号Ｂが出力される
（第７図の■）。
力されると、その時点（第７図の■）でフリップフロッ
プ２０３がセットされる。もし次の人力Ａが”００１１
１１１１”であれば、この２番目の８ビツトパターンの
各ビットがシフトレジスタ２０５に人力されていく各時
点で、比較器２０２に入力される２人力は一致している
から、信号すは“０″のままであり、フリップフロップ
２０３はリセットされることはない。そして、２番目の
００１１１１１１”による信号ａが“１“どなると、そ
の時点で、シフトレジスタ２０４が付勢されてフリップ
フロップ２０３のＱ出力（＝１）がレジスタ２０４に入
力される（第７図の■）、また、信号ａは“１”のまま
であるから、フリップフロップ２０３はセットされたま
まである。このようにして、３個目の“００１１１１１
１“が入力されると、シフトレジスタ２０４は“１１０
”となる、４個目の”００１１１１１１”がシフトレジ
スタ２０５に入力されると、それによる信号ａにより、
シフトレジスタ２０４は３ビツトとも０１″になって、
ＩＮＦＯＬが検出されたことを示す信号Ｂが出力される
（第７図の■）。
もし４個の“００１１１１１１”の後に伝送線上に他の
信号がのった時点で、信号すは“１”になり、フリップ
フロップ２０３がリセットされる（第７図■）。しかし
、信号ａは“Ｏ”のままなので、レジスタ２０４の内容
は変更されない。
信号がのった時点で、信号すは“１”になり、フリップ
フロップ２０３がリセットされる（第７図■）。しかし
、信号ａは“Ｏ”のままなので、レジスタ２０４の内容
は変更されない。
このようにして、従来のＩＮＦＯ，信号検出は行なわれ
ている。
ている。
［発明が解決しようとしている課題］
しかし、Ｉ ＳＤＮインタフェースではＴＥが第８図の
ようにバス接続をとることがある。かかるバス接続の場
合は、２台以上のＴＥが同時に起動要求をかける（ＩＮ
ＦＯＩ信号を送信する）ことが考えられる。その様子を
第９図に示す。同図に示すように、バス上にＴＥのＩが
“１”を送出しても、ＴＥの■！が“０“を送出してい
れば、バス上は信号レベルが“０“となり、ＮＴ側は第
８図に示すように、”０００１１１１１”のビットパタ
ーンを連続して４回受信する。
ようにバス接続をとることがある。かかるバス接続の場
合は、２台以上のＴＥが同時に起動要求をかける（ＩＮ
ＦＯＩ信号を送信する）ことが考えられる。その様子を
第９図に示す。同図に示すように、バス上にＴＥのＩが
“１”を送出しても、ＴＥの■！が“０“を送出してい
れば、バス上は信号レベルが“０“となり、ＮＴ側は第
８図に示すように、”０００１１１１１”のビットパタ
ーンを連続して４回受信する。
従って、ＮＴが受信するＩＮＦＯ，信号は必ずしも“０
０１１１１１１”のビットパターンであるとは限らない
のであり、かかる場合は、ＮＴ側はＴＥからの起動要求
を検出できないことになる。
０１１１１１１”のビットパターンであるとは限らない
のであり、かかる場合は、ＮＴ側はＴＥからの起動要求
を検出できないことになる。
また、かかる起動要求の検出不可という問題は、Ｉ Ｓ
ＤＮに特有の問題ではなく、広く、複数の端末（マルチ
ドロップ方式）がコンテンション方式により起動をかけ
る場合に、即ち、複数のステーションが同時に起動要求
を行ない得る通信システムに発生することである。かか
る通信システムにおいては、−旦起動要求が確認されれ
ば、その後はそのシステムのプロトコルに従って伝送線
上に信号が送出されるので、上述の衝突は起こらないが
、起動要求が確認されるまでは「無秩序」であるから、
この衝突が起こるのである。
ＤＮに特有の問題ではなく、広く、複数の端末（マルチ
ドロップ方式）がコンテンション方式により起動をかけ
る場合に、即ち、複数のステーションが同時に起動要求
を行ない得る通信システムに発生することである。かか
る通信システムにおいては、−旦起動要求が確認されれ
ば、その後はそのシステムのプロトコルに従って伝送線
上に信号が送出されるので、上述の衝突は起こらないが
、起動要求が確認されるまでは「無秩序」であるから、
この衝突が起こるのである。
本発明はかかる従来技術の問題点を解消するために提案
されたもので、その目的は、伝送線上に複数の端末が同
時に起動要求を出した場合でも、確実に起動要求信号を
検出することができる起動要求信号検出装置を提案する
ところにある。
されたもので、その目的は、伝送線上に複数の端末が同
時に起動要求を出した場合でも、確実に起動要求信号を
検出することができる起動要求信号検出装置を提案する
ところにある。
［課題を達成するための手段］
上記課題を達成するための本発明の構成は、１つの伝送
線上に複数の端末が接続されている通信システムにおい
て、１フレームが所定のビット長の起動信号を検出する
ための起動信号検出装置であって、フレーム同期が確立
していないことを検出する同期検出手段と、この同期検
出回路の出力を受けて、フレーム同期がとれていないと
きに、伝送線上の信号を、この伝送制御信号と同じ長さ
のブロックに分割する分割手段と、分割された最初のブ
ロック中に、所定のビットパターンがあることを検出す
るパターン検出手段と、上記手段による検出があると、
当該最初のブロックのパターンと、この最初のブロック
に連続した複数のブロックとを比較する比較手段と、こ
の比較結果を計数する計数手段とを備える。
線上に複数の端末が接続されている通信システムにおい
て、１フレームが所定のビット長の起動信号を検出する
ための起動信号検出装置であって、フレーム同期が確立
していないことを検出する同期検出手段と、この同期検
出回路の出力を受けて、フレーム同期がとれていないと
きに、伝送線上の信号を、この伝送制御信号と同じ長さ
のブロックに分割する分割手段と、分割された最初のブ
ロック中に、所定のビットパターンがあることを検出す
るパターン検出手段と、上記手段による検出があると、
当該最初のブロックのパターンと、この最初のブロック
に連続した複数のブロックとを比較する比較手段と、こ
の比較結果を計数する計数手段とを備える。
［実施例］
以下添付図面を参照して本発明の好適な実施例を説明す
る。第１図はその実施例装置の回路図である。
る。第１図はその実施例装置の回路図である。
この第１図実施例は、起動要求信号Ｉ Ｎ Ｆ Ｏｒを
検出する必要があるのは、フレーム同期がとれていない
ときでしかないこと、そして、ＩＮＦＯ１信号をある固
定した８ビツトパターンとしてとらえずに、８ビツト中
に値“０”を含んだ信号と考え得ることに着目して、フ
レーム同期がとれていない間に、“０“を含んだ８ビッ
ト列が連続して受信されたことをもって、ＴＥ側からの
起動要求を確認したこととする点を特徴とする。
検出する必要があるのは、フレーム同期がとれていない
ときでしかないこと、そして、ＩＮＦＯ１信号をある固
定した８ビツトパターンとしてとらえずに、８ビツト中
に値“０”を含んだ信号と考え得ることに着目して、フ
レーム同期がとれていない間に、“０“を含んだ８ビッ
ト列が連続して受信されたことをもって、ＴＥ側からの
起動要求を確認したこととする点を特徴とする。
第１図中、信号ＡはＩＮＦＯｏ、ＩＮＦＯ，。
ＩＮＦＯ３といった受信信号を表わす。回路１０１はフ
レーム構成を成すＩＮＦＯｓをＮＴが受信した場合に、
そのフレームに対して同期をとり、同期検出を行う回路
であり、同期がとれたことを意味する信号Ｃを出力する
。１０２はリセット入力端子付きの８ビツトカウンタで
ある。この８ビツトカウンタ１０２は、ＩＮＦＯ，が８
ビット構成であることから、８ビツト毎のタイミングを
得るために設けられたものであり、８ビツトをカウント
する毎にキャリー信号ａ（＝１）が出力される０回路１
０３は信号Ａの中に“０“が含まれているかを８ビツト
単位で調べるもので、１ビツトの“０”を検出した時に
信号すを出力する。その詳細は第１Ｂ図に示す。
レーム構成を成すＩＮＦＯｓをＮＴが受信した場合に、
そのフレームに対して同期をとり、同期検出を行う回路
であり、同期がとれたことを意味する信号Ｃを出力する
。１０２はリセット入力端子付きの８ビツトカウンタで
ある。この８ビツトカウンタ１０２は、ＩＮＦＯ，が８
ビット構成であることから、８ビツト毎のタイミングを
得るために設けられたものであり、８ビツトをカウント
する毎にキャリー信号ａ（＝１）が出力される０回路１
０３は信号Ａの中に“０“が含まれているかを８ビツト
単位で調べるもので、１ビツトの“０”を検出した時に
信号すを出力する。その詳細は第１Ｂ図に示す。
即ち、回路１０２は、第１Ｂ図に示すように、ＯＲゲー
ト１１０，１１３とインバータ１１１とＤフリップフロ
ップ１１２とからなる。このフリップフロップ１１２は
フレーム同期が検出されたとき（Ｃ＝Ｏ）と、キャリー
信号ａが出力（ａ＝１）されたときにリセットされる。
ト１１０，１１３とインバータ１１１とＤフリップフロ
ップ１１２とからなる。このフリップフロップ１１２は
フレーム同期が検出されたとき（Ｃ＝Ｏ）と、キャリー
信号ａが出力（ａ＝１）されたときにリセットされる。
即ち、起動が検出されていないときは、フレーム同期が
とれていないから、フリップフロップ１１２は８ビツト
毎に信号ａによりリセットされる。
とれていないから、フリップフロップ１１２は８ビツト
毎に信号ａによりリセットされる。
信号ａが“０“である間に受信信号Ａが０″であると、
フリップフロップ１１２のＤ入力は“１″になり、フリ
ップフロップ１１２がセットされる。フリップフロップ
１１２は一旦セットされると、ＯＲゲート１１３により
、そのＤ入力が“１”となるので、第２図に示すように
、信号Ａが“１“どなっても信号ａによりリセットされ
るまではリセットされない。
フリップフロップ１１２のＤ入力は“１″になり、フリ
ップフロップ１１２がセットされる。フリップフロップ
１１２は一旦セットされると、ＯＲゲート１１３により
、そのＤ入力が“１”となるので、第２図に示すように
、信号Ａが“１“どなっても信号ａによりリセットされ
るまではリセットされない。
回路１０４は値“Ｏ”を含んだ８ビツト列を連続して４
回受信しているか調べる回路で、４ビツトのシフトレジ
スタとゲートからなる。このシフトレジスタは信号ａが
１″のときにＥＮＡＢＬＥされるので、この信号ａによ
りフリップフロップ１１２がリセットされるまえに、そ
のＱ出力（＝１）をシフトＩＮする０回路１０４内のゲ
ート（不図示）はこのシフトレジスタの全ビットが“１
”のときに、信号Ｂ（即ち、ＩＮＦＯ，検出）を出力す
る。
回受信しているか調べる回路で、４ビツトのシフトレジ
スタとゲートからなる。このシフトレジスタは信号ａが
１″のときにＥＮＡＢＬＥされるので、この信号ａによ
りフリップフロップ１１２がリセットされるまえに、そ
のＱ出力（＝１）をシフトＩＮする０回路１０４内のゲ
ート（不図示）はこのシフトレジスタの全ビットが“１
”のときに、信号Ｂ（即ち、ＩＮＦＯ，検出）を出力す
る。
こうして、少なくとも１つの“０”を含んだ８ビツトデ
ータが連続して４回検出されると、信号Ｂが出力され、
起動信号Ｉ Ｎ ＦＯＬが確認される。
ータが連続して４回検出されると、信号Ｂが出力され、
起動信号Ｉ Ｎ ＦＯＬが確認される。
ＮＴ側はＩＮＦＯＩを確認すると、ＩＮＦＯ２をＴＥ側
に送出する。これを受けて、ＴＥ側はＩＮＦＯ３（フレ
ーム構成となっている）を送出するので、このＩＮＦＯ
３のフレーム同期を回路１０１が検出すると、信号Ｃに
より、回路１０４はリセットされる。
に送出する。これを受けて、ＴＥ側はＩＮＦＯ３（フレ
ーム構成となっている）を送出するので、このＩＮＦＯ
３のフレーム同期を回路１０１が検出すると、信号Ｃに
より、回路１０４はリセットされる。
尚、第１図実施例では、フレーム同期が確立していない
ときに、８ビツトデータ中のいずれかのピットに“０“
が含まれていれば、フリップフロップ１１２がセットさ
れるとした。そのために、第６図の従来例と比較しても
、シフトレジスタも必要とせずに回路の簡素化に貢献し
ている。しかし８ビツトデータ中のいずれかのビットに
“０”が含まれていれば可とするだけでは、ＩＮＦＯＩ
の誤検出の可能性もあり得る。そこで、第１０図のよう
な変形例を提案する。
ときに、８ビツトデータ中のいずれかのピットに“０“
が含まれていれば、フリップフロップ１１２がセットさ
れるとした。そのために、第６図の従来例と比較しても
、シフトレジスタも必要とせずに回路の簡素化に貢献し
ている。しかし８ビツトデータ中のいずれかのビットに
“０”が含まれていれば可とするだけでは、ＩＮＦＯＩ
の誤検出の可能性もあり得る。そこで、第１０図のよう
な変形例を提案する。
第１０図において、この変形例は、８ビツトのシフトレ
ジスタ３０１と８ビツトラツチ３００と８ビツトのデジ
タルコンパレータ３０３と、連続性をチエツクするため
のカウンタ３０４とからなる。尚、第１０図において、
第１図の実施例と同一番号を付しているものは同じもの
である。第２図のような、ＩＮＦＯ，が０００１１１１
１″と変形してしまった場合を例にして、この変形例装
置の動作を説明する。
ジスタ３０１と８ビツトラツチ３００と８ビツトのデジ
タルコンパレータ３０３と、連続性をチエツクするため
のカウンタ３０４とからなる。尚、第１０図において、
第１図の実施例と同一番号を付しているものは同じもの
である。第２図のような、ＩＮＦＯ，が０００１１１１
１″と変形してしまった場合を例にして、この変形例装
置の動作を説明する。
フレーム同期が検出されていないときに“０”検出回路
１０３が信号Ａ中に“０“を検出したならば、これを記
憶しておき、信号ａが“１”になった時点で、ビットシ
フトレジスタ３０１の内容をラッチ３００にラッチする
。以降は、ラッチ３００の内容とシフトレジスタ３０１
の内容を８ビツト毎に比較する。比較がとれる毎に、カ
ウンタ３０４にカウント回数を計数する１以上の変形例
によれば、ＩＮＦＯＩであるであろうと検出された８ビ
ツトデータをラッチして、このデータと信号Ａ中の８ビ
ツトデータとを比較することにより誤検出が防止される
。
１０３が信号Ａ中に“０“を検出したならば、これを記
憶しておき、信号ａが“１”になった時点で、ビットシ
フトレジスタ３０１の内容をラッチ３００にラッチする
。以降は、ラッチ３００の内容とシフトレジスタ３０１
の内容を８ビツト毎に比較する。比較がとれる毎に、カ
ウンタ３０４にカウント回数を計数する１以上の変形例
によれば、ＩＮＦＯＩであるであろうと検出された８ビ
ツトデータをラッチして、このデータと信号Ａ中の８ビ
ツトデータとを比較することにより誤検出が防止される
。
［発明の効果］
以上説明した発明は、１つの伝送線上に複数の端末が接
続されている通信システムにおいて、１フレームが所定
のビット長の起動信号を検出するための起動信号検出装
置であって、フレーム同期が確立していないことを検出
する同期検出手段と、この同期検出回路の出力を受けて
、フレーム同期がとれていないときに、伝送線上の信号
を、この伝送制御信号と同じ長さのブロックに分割する
分割手段と、分割された最初のブロック中に、所定のビ
ットパターンがあることを検出するパターン検出手段と
、上記手段による検出があると、当該最初のブロックの
パターンと、この最初のブロックに連続した複数のブロ
ックとを比較する比較手段と、この比較結果を計数する
計数手段とを備える。かかる構成によると、上記検出が
複数回繰返されたことをもって起動信号が検出されたと
する。
続されている通信システムにおいて、１フレームが所定
のビット長の起動信号を検出するための起動信号検出装
置であって、フレーム同期が確立していないことを検出
する同期検出手段と、この同期検出回路の出力を受けて
、フレーム同期がとれていないときに、伝送線上の信号
を、この伝送制御信号と同じ長さのブロックに分割する
分割手段と、分割された最初のブロック中に、所定のビ
ットパターンがあることを検出するパターン検出手段と
、上記手段による検出があると、当該最初のブロックの
パターンと、この最初のブロックに連続した複数のブロ
ックとを比較する比較手段と、この比較結果を計数する
計数手段とを備える。かかる構成によると、上記検出が
複数回繰返されたことをもって起動信号が検出されたと
する。
従って、伝送線上に起動信号の衝突があって起動信号が
変形しても、確実に且つ正確に起動信号の検出が可能に
なる。
変形しても、確実に且つ正確に起動信号の検出が可能に
なる。
また第５項の発明によると、伝送線上に起動信号の衝突
があって起動信号が変形しても、簡単な回路構成により
、確実に起動信号の検出が可能になる。
があって起動信号が変形しても、簡単な回路構成により
、確実に起動信号の検出が可能になる。
第１Ａ図は本発明に係る１実施例の回路図、第１Ｂ図は
第１図中の一部回路の詳細図、第２図は第１図実施例の
各信号のタイミングチャート、 第３図はｌ５ＤＮユーザ網インタフエースの参照構成図
、 第４図はＩ ＳＤＮにおけるＩＮＦＯ信号の規定を説明
する図、 第５図はＮＴとＴＥ間における起動手順例を示す図、 第６図は従来のＩＮＦＯ，信号の検出回路の回路図、 第７図は従来例の動作を説明するタイミングチャート、 第８図、第９図は従来例において問題が発生する様子を
説明する図、 第１０図は本発明に係る実施例の変形例の構成を示す図
である。 図中、 １０１・・・フレーム同期検出回路、１０２・・・カウ
ンタ、１０３・・・０信号検出回路、１０４・・・シフ
トレジスタである。
第１図中の一部回路の詳細図、第２図は第１図実施例の
各信号のタイミングチャート、 第３図はｌ５ＤＮユーザ網インタフエースの参照構成図
、 第４図はＩ ＳＤＮにおけるＩＮＦＯ信号の規定を説明
する図、 第５図はＮＴとＴＥ間における起動手順例を示す図、 第６図は従来のＩＮＦＯ，信号の検出回路の回路図、 第７図は従来例の動作を説明するタイミングチャート、 第８図、第９図は従来例において問題が発生する様子を
説明する図、 第１０図は本発明に係る実施例の変形例の構成を示す図
である。 図中、 １０１・・・フレーム同期検出回路、１０２・・・カウ
ンタ、１０３・・・０信号検出回路、１０４・・・シフ
トレジスタである。
Claims (5)
- （１）１つの伝送線上に複数の端末が接続されている通
信システムにおいて、１フレームが所定のビット長の起
動信号を検出するための起動信号検出装置であつて、 フレーム同期が確立していないことを検出する同期検出
手段と、 この同期検出回路の出力を受けて、フレーム同期がとれ
ていないときに、伝送線上の信号を、この伝送制御信号
と同じ長さのブロックに分割する分割手段と、 分割された最初のブロック中に、所定のビットパターン
があることを検出するパターン検出手段と、 上記手段による検出があると、当該最初のブロックのパ
ターンと、この最初のブロックに連続した複数のブロッ
クとを比較する比較手段と、この比較結果を計数する計
数手段とを備え、上記検出が複数回繰返されたことをも
つて起動信号が検出されたとするように定められたこと
を特徴とする起動信号検出装置。 - （２）前記起動信号はサービス総合デジタル網における
ＩＮＦＯ１信号である事を特徴とする請求項の第１項に
記載の起動信号検出装置。 - （３）前記システムはコンテンシヨン方式である事を特
徴とする請求項の第１項に記載の起動信号検出装置。 - （４）前記伝送線は複数の端末から同時に“０”と“１
”の信号を送出されると、“０”若しくは“１”の一方
が検出される事を特徴とする請求項の第１項に記載の起
動信号検出装置。 - （５）１つの伝送線上に複数の端末が接続されている通
信システムにおいて、１フレームが所定のビット長であ
り、且つ“０”と“１”ビットを含む起動信号を検出す
るための起動信号検出装置であつて、 フレーム同期が確立していないことを検出する同期検出
手段と、 この同期検出回路の出力を受けて、フレーム同期がとれ
ていないときに、伝送線上の信号中に“０”若しくは“
１”のいずれか一方を検出する回路とからなり、 上記検出が複数回繰返されたことをもつて起動信号が検
出されたとするように定められた起動信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329138A JPH02177643A (ja) | 1988-12-28 | 1988-12-28 | 超動信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329138A JPH02177643A (ja) | 1988-12-28 | 1988-12-28 | 超動信号検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02177643A true JPH02177643A (ja) | 1990-07-10 |
Family
ID=18218056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63329138A Pending JPH02177643A (ja) | 1988-12-28 | 1988-12-28 | 超動信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02177643A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9014118B2 (en) | 2001-06-13 | 2015-04-21 | Intel Corporation | Signaling for wireless communications |
| US9042400B2 (en) | 1997-12-17 | 2015-05-26 | Intel Corporation | Multi-detection of heartbeat to reduce error probability |
| US9225395B2 (en) | 2000-12-01 | 2015-12-29 | Intel Corporation | Antenna control system and method |
| US9247510B2 (en) | 2001-02-01 | 2016-01-26 | Intel Corporation | Use of correlation combination to achieve channel detection |
| US9301274B2 (en) | 2000-02-07 | 2016-03-29 | Intel Corporation | Minimal maintenance link to support synchronization |
| US9525923B2 (en) | 1997-12-17 | 2016-12-20 | Intel Corporation | Multi-detection of heartbeat to reduce error probability |
-
1988
- 1988-12-28 JP JP63329138A patent/JPH02177643A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9042400B2 (en) | 1997-12-17 | 2015-05-26 | Intel Corporation | Multi-detection of heartbeat to reduce error probability |
| US9525923B2 (en) | 1997-12-17 | 2016-12-20 | Intel Corporation | Multi-detection of heartbeat to reduce error probability |
| US9307532B2 (en) | 1998-06-01 | 2016-04-05 | Intel Corporation | Signaling for wireless communications |
| US9301274B2 (en) | 2000-02-07 | 2016-03-29 | Intel Corporation | Minimal maintenance link to support synchronization |
| US9807714B2 (en) | 2000-02-07 | 2017-10-31 | Intel Corporation | Minimal maintenance link to support synchronization |
| US9225395B2 (en) | 2000-12-01 | 2015-12-29 | Intel Corporation | Antenna control system and method |
| US9775115B2 (en) | 2000-12-01 | 2017-09-26 | Intel Corporation | Antenna control system and method |
| US9924468B2 (en) | 2000-12-01 | 2018-03-20 | Intel Corporation | Antenna control system and method |
| US9247510B2 (en) | 2001-02-01 | 2016-01-26 | Intel Corporation | Use of correlation combination to achieve channel detection |
| US9014118B2 (en) | 2001-06-13 | 2015-04-21 | Intel Corporation | Signaling for wireless communications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100279207B1 (ko) | 통신제어유닛및메세지전송방법 | |
| JPH05211497A (ja) | ビットエラー率の測定の間のスリップ検出 | |
| US5065153A (en) | Contention control system | |
| JPH02177643A (ja) | 超動信号検出装置 | |
| JPH05211511A (ja) | 通信装置 | |
| US5043989A (en) | Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JPS63108828A (ja) | デイジタル回線の監視方法 | |
| JP2643089B2 (ja) | 並列／直列バスにおけるエラー検出および回復システム | |
| JP3042822B2 (ja) | バス競合制御方式 | |
| JPH07240264A (ja) | ケーブル接続異常検出回路およびその方法 | |
| JP2774318B2 (ja) | 伝送制御信号検出装置およびその制御方法 | |
| JPS59200365A (ja) | 制御情報転送方式 | |
| JP3331461B2 (ja) | Ａｉｓ検出回路 | |
| JPH06284121A (ja) | 同期ワード検出方式 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JPS592461A (ja) | 擬似同期防止方式 | |
| JPS6292545A (ja) | デ−タ伝送装置 | |
| JP2978634B2 (ja) | 活線接続方式 | |
| US20040208248A1 (en) | Method for detecting an Octet Slip | |
| JPH11284605A (ja) | 情報処理システムおよびそのシリアル通信方法 | |
| JPH098795A (ja) | フレーム同期方法及び通信装置 | |
| JPH05300164A (ja) | Ｆｄｄｉリンクエラーモニタ方式 | |
| JPH06205018A (ja) | シリアル多重通信システム |