JPH07240264A - ケーブル接続異常検出回路およびその方法 - Google Patents
ケーブル接続異常検出回路およびその方法Info
- Publication number
- JPH07240264A JPH07240264A JP6028747A JP2874794A JPH07240264A JP H07240264 A JPH07240264 A JP H07240264A JP 6028747 A JP6028747 A JP 6028747A JP 2874794 A JP2874794 A JP 2874794A JP H07240264 A JPH07240264 A JP H07240264A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- cable
- identification
- identification signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】
【目的】複数のパッケージをケーブルを介して接続する
装置において、ケーブル接続後の予め定められた時間
内、ケーブルを構成する全ての信号線の接続異常を検出
する回路およびその方法の提供。 【構成】パッケージ間のケーブル接続時に、接続を認知
させるクロック信号に応じ全ての信号線に信号線固有の
識別信号を出力する第１の識別信号発生手段と、これら
の識別信号をケーブル接続異常を判定する判定手段に伝
送するケーブルと、クロック信号検出しケーブル接続後
予め定められた時間内ケーブル接続異常検出回路を動作
させる試験信号を発生する検出手段と、クロック信号に
応じ識別信号をケーブルを介さずに判定手段に出力する
第２の識別信号発生手段と、試験信号に応じて前記第１
および第２の識別信号発生手段の発生した識別信号を比
較し、ケーブル接続異常を判定する判定手段とから構成
される。
装置において、ケーブル接続後の予め定められた時間
内、ケーブルを構成する全ての信号線の接続異常を検出
する回路およびその方法の提供。 【構成】パッケージ間のケーブル接続時に、接続を認知
させるクロック信号に応じ全ての信号線に信号線固有の
識別信号を出力する第１の識別信号発生手段と、これら
の識別信号をケーブル接続異常を判定する判定手段に伝
送するケーブルと、クロック信号検出しケーブル接続後
予め定められた時間内ケーブル接続異常検出回路を動作
させる試験信号を発生する検出手段と、クロック信号に
応じ識別信号をケーブルを介さずに判定手段に出力する
第２の識別信号発生手段と、試験信号に応じて前記第１
および第２の識別信号発生手段の発生した識別信号を比
較し、ケーブル接続異常を判定する判定手段とから構成
される。
Description
【０００１】
【産業上の利用分野】本発明は、複数のパッケージを複
数の信号線を束ねたケーブルを介して接続する装置のケ
ーブル接続異常検出回路に関し、特にケーブル接続時
に、複数の信号線全ての接続異常を検出する回路および
その方法に関する。
数の信号線を束ねたケーブルを介して接続する装置のケ
ーブル接続異常検出回路に関し、特にケーブル接続時
に、複数の信号線全ての接続異常を検出する回路および
その方法に関する。
【０００２】
【従来の技術】従来、この種のケーブル接続異常検出回
路は、例えば、特開平４−１０１３７２号公報（文献
１）に示されるように、ケーブルの誤接続や、未接続、
およびケーブルの脱落や切断などのチェック時間の短縮
を目的として用いられている。
路は、例えば、特開平４−１０１３７２号公報（文献
１）に示されるように、ケーブルの誤接続や、未接続、
およびケーブルの脱落や切断などのチェック時間の短縮
を目的として用いられている。
【０００３】図５は、従来のケーブル接続異常検出回路
を示すブロック図である。図５において、論理基板３
１，３２はケーブル３３，３４を介して互いに接続され
ている。論理基板３１の記憶装置３１２および論理基板
３２の記憶装置３２２にはそれぞれ同一のビットパター
ンからなる識別番号が保持され、また、論理基板３１の
記憶装置３１３および論理基板３２の記憶装置３２３に
もそれぞれ同一のビットパターンからなる識別番号が保
持されている。これらの記憶装置３１２，３１３，３２
２、および３２３は、識別番号アドレス３１００で示さ
れるアドレスに基づき、各々のビットパターンを出力す
る。この識別番号アドレス３１００により記憶装置３２
２から読みだされた識別番号データ３１２０はケーブル
３３を通って論理基板３１に伝送され、同様にして、記
憶装置３２３から読みだされた識別番号データ３１２１
はケーブル３４を通って論理基板３１に伝送される。セ
レクタ３１４は識別番号データ３１２０，３１２１のう
ち一方をケーブル選択信号３１０１に応じて選択し、送
信側識別番号３１１２として比較器３１６に送出し、セ
レクタ３１５は識別信号データ３１１０，３１１１のう
ち一方をケーブル選択信号３１０１に応じて選択し、受
信側識別番号３１１３として比較器３１６に送出する。
比較器３１６ではセレクタ３１４からの送信側識別番号
３１１２と、セレクタ３１５からの受信側識別番号３１
１３とを比較し、その結果が異なったパターンを検出す
ると接続エラー信号３１１４を出力する。
を示すブロック図である。図５において、論理基板３
１，３２はケーブル３３，３４を介して互いに接続され
ている。論理基板３１の記憶装置３１２および論理基板
３２の記憶装置３２２にはそれぞれ同一のビットパター
ンからなる識別番号が保持され、また、論理基板３１の
記憶装置３１３および論理基板３２の記憶装置３２３に
もそれぞれ同一のビットパターンからなる識別番号が保
持されている。これらの記憶装置３１２，３１３，３２
２、および３２３は、識別番号アドレス３１００で示さ
れるアドレスに基づき、各々のビットパターンを出力す
る。この識別番号アドレス３１００により記憶装置３２
２から読みだされた識別番号データ３１２０はケーブル
３３を通って論理基板３１に伝送され、同様にして、記
憶装置３２３から読みだされた識別番号データ３１２１
はケーブル３４を通って論理基板３１に伝送される。セ
レクタ３１４は識別番号データ３１２０，３１２１のう
ち一方をケーブル選択信号３１０１に応じて選択し、送
信側識別番号３１１２として比較器３１６に送出し、セ
レクタ３１５は識別信号データ３１１０，３１１１のう
ち一方をケーブル選択信号３１０１に応じて選択し、受
信側識別番号３１１３として比較器３１６に送出する。
比較器３１６ではセレクタ３１４からの送信側識別番号
３１１２と、セレクタ３１５からの受信側識別番号３１
１３とを比較し、その結果が異なったパターンを検出す
ると接続エラー信号３１１４を出力する。
【０００４】図３は別の従来例であるケーブル接続異常
検出回路を示すブロック図である。図３において、パッ
ケージ１，２、および３はケーブルＡおよびＢを介して
接続されている。今、パッケージ１と２が接続された装
置において、選択回路１２は信号線が未使用の場合の予
め定められた時間内、ケーブル接続異常検出試験を行う
ために、信号線固有の識別信号を選択してケーブルＡを
介して比較回路５２に送出する。識別信号発生回路６２
は選択回路１２の送出信号と同等の信号線固有の識別信
号を比較回路５２に送出する。比較回路５２はケーブル
Ａを介して入力された選択回路１２の送出した識別信号
と、識別信号発生回路６２の送出した識別信号とを比較
し、一致しているか否かを判定し、判定結果を監視パッ
ケージ７２に出力する。監視パッケージ７２は判定結果
が一致していないとき、ケーブルの接続は異常であると
判断する。
検出回路を示すブロック図である。図３において、パッ
ケージ１，２、および３はケーブルＡおよびＢを介して
接続されている。今、パッケージ１と２が接続された装
置において、選択回路１２は信号線が未使用の場合の予
め定められた時間内、ケーブル接続異常検出試験を行う
ために、信号線固有の識別信号を選択してケーブルＡを
介して比較回路５２に送出する。識別信号発生回路６２
は選択回路１２の送出信号と同等の信号線固有の識別信
号を比較回路５２に送出する。比較回路５２はケーブル
Ａを介して入力された選択回路１２の送出した識別信号
と、識別信号発生回路６２の送出した識別信号とを比較
し、一致しているか否かを判定し、判定結果を監視パッ
ケージ７２に出力する。監視パッケージ７２は判定結果
が一致していないとき、ケーブルの接続は異常であると
判断する。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
ケーブル接続異常検出手段では、ケーブルの誤接続、未
接続および、脱落、切断を時間的に効率よく検査でき、
接続異常を検出することができる。しかしながら、文献
１記載の回路では、接続されるコネクタ同士が本来接続
されるべきでない接続、すなわち、誤接続されていない
かを検出することはできるものの、ケーブルを構成する
信号線一本づつの検査をすることはできず、信号線の切
断等を検査することはできない。また、図３に示す従来
技術においては、使用しているケーブル内の信号線が未
使用時が極めて少なく、時間的に余裕がない場合には、
検査を行うことができないという問題を有する。
ケーブル接続異常検出手段では、ケーブルの誤接続、未
接続および、脱落、切断を時間的に効率よく検査でき、
接続異常を検出することができる。しかしながら、文献
１記載の回路では、接続されるコネクタ同士が本来接続
されるべきでない接続、すなわち、誤接続されていない
かを検出することはできるものの、ケーブルを構成する
信号線一本づつの検査をすることはできず、信号線の切
断等を検査することはできない。また、図３に示す従来
技術においては、使用しているケーブル内の信号線が未
使用時が極めて少なく、時間的に余裕がない場合には、
検査を行うことができないという問題を有する。
【０００６】本発明の目的は、上記のような欠点を除去
し、ケーブル接続時にのみ、接続異常検出試験を行うケ
ーブル接続異常検出回路およびその方法を提供すること
にある。
し、ケーブル接続時にのみ、接続異常検出試験を行うケ
ーブル接続異常検出回路およびその方法を提供すること
にある。
【０００７】
【課題を解決するための手段】上述した目的を達成する
ために、本発明によるケーブル接続異常検出回路および
その方法は、パッケージ間のケーブル接続時に、接続を
認知させるクロック信号に応じてケーブルを構成する全
ての信号線に信号線固有の識別信号を出力する第１の識
別信号発生手段と、これらの識別信号をケーブル接続異
常を判定する判定手段に伝送するケーブルにより構成さ
れる伝送手段と、クロック信号を検出しケーブル接続後
予め定められた時間内ケーブル接続異常検出回路を動作
させる試験信号を発生する検出手段と、クロック信号に
応じてケーブルを構成する全ての信号線に識別信号をケ
ーブル接続異常を判定する判定手段にケーブルを介さず
に出力する第２の識別信号発生手段と、試験信号に応じ
て一定時間内第１および第２の識別信号発生手段が出力
した識別信号を比較しケーブル接続異常を判定する判定
手段とを備えている。
ために、本発明によるケーブル接続異常検出回路および
その方法は、パッケージ間のケーブル接続時に、接続を
認知させるクロック信号に応じてケーブルを構成する全
ての信号線に信号線固有の識別信号を出力する第１の識
別信号発生手段と、これらの識別信号をケーブル接続異
常を判定する判定手段に伝送するケーブルにより構成さ
れる伝送手段と、クロック信号を検出しケーブル接続後
予め定められた時間内ケーブル接続異常検出回路を動作
させる試験信号を発生する検出手段と、クロック信号に
応じてケーブルを構成する全ての信号線に識別信号をケ
ーブル接続異常を判定する判定手段にケーブルを介さず
に出力する第２の識別信号発生手段と、試験信号に応じ
て一定時間内第１および第２の識別信号発生手段が出力
した識別信号を比較しケーブル接続異常を判定する判定
手段とを備えている。
【０００８】
【実施例】次に本発明について図面を参照して詳細に説
明する。
明する。
【０００９】図１は本発明の一実施例を示すケーブル接
続異常検出回路およびその方法を説明するブロック図で
ある。図１において、パッケージ１と２を電気的に接続
するケーブルＡは６本の信号線により構成されており、
これらの信号線は、ケーブル接続異常検出試験時に、４
本の信号線が識別信号を伝送し、残りの２本の信号線が
同期信号とクロック信号とをそれぞれ伝送する。試験が
行われていないときの通常時には、クロック信号を伝送
する信号線以外の５本の信号線が通常の信号を伝送す
る。
続異常検出回路およびその方法を説明するブロック図で
ある。図１において、パッケージ１と２を電気的に接続
するケーブルＡは６本の信号線により構成されており、
これらの信号線は、ケーブル接続異常検出試験時に、４
本の信号線が識別信号を伝送し、残りの２本の信号線が
同期信号とクロック信号とをそれぞれ伝送する。試験が
行われていないときの通常時には、クロック信号を伝送
する信号線以外の５本の信号線が通常の信号を伝送す
る。
【００１０】パッケージ１において、ケーブルＡが接続
されたことをパッケージ２に認知させるクロック信号ａ
はパッケージ１に設けられたクロック信号発生回路（図
示せず）で発生され、ケーブルＡを介してパッケージ２
に送出される。識別信号発生回路８０は４ビットのバイ
ナリカウンタで構成され、同期回路９０の出力する同期
信号ｂが入力されるとリセットされ、クロック信号ａの
クロックが入力される毎にカウントアップをする。バイ
ナリカウンタの４本の出力線はそれぞれ識別信号として
選択回路１０および同期回路９０に出力される。識別信
号が入力される同期回路９０はデコーダで構成され、入
力される１６ビットの識別信号が０になるときに同期信
号ｂを識別信号発生回路８０および選択回路１１に出力
する。選択回路１１はセレクタにより構成され、通常の
信号が端子１１Ａに、同期信号ｂが端子１１Ｂにそれぞ
れ入力され、パッケージ２の検出回路３０が出力する試
験信号ｇを制御信号として、それぞれの端子の信号を選
択し、ケーブルＡに送出する。また、選択回路１０もセ
レクタにより構成され、４本の信号線からなる通常の信
号が端子１０Ａに、４本の信号線からなる識別信号が端
子１０Ｂに入力され、試験信号ｇを制御信号として、そ
れぞれの端子の信号を選択し、ケーブルＡに送出する。
されたことをパッケージ２に認知させるクロック信号ａ
はパッケージ１に設けられたクロック信号発生回路（図
示せず）で発生され、ケーブルＡを介してパッケージ２
に送出される。識別信号発生回路８０は４ビットのバイ
ナリカウンタで構成され、同期回路９０の出力する同期
信号ｂが入力されるとリセットされ、クロック信号ａの
クロックが入力される毎にカウントアップをする。バイ
ナリカウンタの４本の出力線はそれぞれ識別信号として
選択回路１０および同期回路９０に出力される。識別信
号が入力される同期回路９０はデコーダで構成され、入
力される１６ビットの識別信号が０になるときに同期信
号ｂを識別信号発生回路８０および選択回路１１に出力
する。選択回路１１はセレクタにより構成され、通常の
信号が端子１１Ａに、同期信号ｂが端子１１Ｂにそれぞ
れ入力され、パッケージ２の検出回路３０が出力する試
験信号ｇを制御信号として、それぞれの端子の信号を選
択し、ケーブルＡに送出する。また、選択回路１０もセ
レクタにより構成され、４本の信号線からなる通常の信
号が端子１０Ａに、４本の信号線からなる識別信号が端
子１０Ｂに入力され、試験信号ｇを制御信号として、そ
れぞれの端子の信号を選択し、ケーブルＡに送出する。
【００１１】次にパッケージ２において、バイナリカウ
ンタとフリップフロップを接続することにより構成され
る検出回路３０はクロック信号ａがバイナリカウンタに
入力されると、ケーブル接続後、接続異常検出試験が行
われる予め定められた時間Ｔをバイナリカウンタが計時
し、フリップフロップに出力する。また、フリップフロ
ップにもクロック信号ａがエッジトリガとして入力さ
れ、時間Ｔに対応するような試験信号ｇを発生し、比較
回路５０、制御回路７０、およびパッケージ１の選択回
路１０，１１に出力する。識別信号発生回路６０は４ビ
ットのバイナリカウンタで構成され、選択回路１１で選
択された同期信号ｃが入力されるとリセットされ、クロ
ック信号ａのクロックが入力される毎にカウントアップ
をする。識別信号発生回路６０の４本の出力線は識別信
号ｉとして比較回路５０に出力される。比較回路５０に
は選択回路１０が選択した信号ｄのケーブルＡを介して
伝送された信号ｈと、識別信号発生回路６０が出力した
信号ｉとを、検出回路３０の出力する試験信号ｇに応じ
て、各々４つの識別信号全てを比較し、比較結果を制御
回路７０に出力する。図２に比較回路５０の回路構成を
示す。図２において、４ビットのバイナリカウンタで構
成された識別信号発生回路６０の出力した識別信号ｉは
ｎ，ｍ，ｏ，ｐ，ｑの４つの信号により構成され、信号
ｎがカウンタのＭＳＢに相当し、信号ｑがＬＳＢに相当
する。同様にして、識別信号発生回路８０が出力し、ケ
ーブルＡを介して伝送された識別信号ｈを構成する信号
ｊ，ｋ，ｌ，ｍにおいては、信号ｊがＭＳＢ、信号ｍが
ＬＳＢに相当する。比較回路５０において、まず４つの
ＥＸＯＲ回路が識別信号ｈおよびｉのそれぞれのビット
が対応するように、例えば、ＭＳＢに相当する信号ｊと
ｎとを比較する。これらの４つの比較結果はそれぞれイ
ンバータにより反転される。次に反転された４つの信号
はＡＮＤがとられ、その出力信号と試験信号ｇとをＯＲ
回路が比較し、制御回路７０に出力する。制御回路７０
はＯＲ回路と、単安定マルチバイブレータで構成された
保護回路４０から構成される。この保護回路４０は試験
信号ｇが入力すると、識別信号発生回路８０が同期信号
ｂにより初めてリセットされるまでに要する時間以上の
時間、すなわち保護時間ｔ（４ビットのバイナリカウン
タの出力する１６通りの信号全てを出力するに要する時
間以上）に相当する信号ｅをＯＲ回路に出力する。ＯＲ
回路は比較回路５０の出力信号と保護回路４０の出力信
号ｅとを比較し、判定結果を信号ｆとして出力する。
ンタとフリップフロップを接続することにより構成され
る検出回路３０はクロック信号ａがバイナリカウンタに
入力されると、ケーブル接続後、接続異常検出試験が行
われる予め定められた時間Ｔをバイナリカウンタが計時
し、フリップフロップに出力する。また、フリップフロ
ップにもクロック信号ａがエッジトリガとして入力さ
れ、時間Ｔに対応するような試験信号ｇを発生し、比較
回路５０、制御回路７０、およびパッケージ１の選択回
路１０，１１に出力する。識別信号発生回路６０は４ビ
ットのバイナリカウンタで構成され、選択回路１１で選
択された同期信号ｃが入力されるとリセットされ、クロ
ック信号ａのクロックが入力される毎にカウントアップ
をする。識別信号発生回路６０の４本の出力線は識別信
号ｉとして比較回路５０に出力される。比較回路５０に
は選択回路１０が選択した信号ｄのケーブルＡを介して
伝送された信号ｈと、識別信号発生回路６０が出力した
信号ｉとを、検出回路３０の出力する試験信号ｇに応じ
て、各々４つの識別信号全てを比較し、比較結果を制御
回路７０に出力する。図２に比較回路５０の回路構成を
示す。図２において、４ビットのバイナリカウンタで構
成された識別信号発生回路６０の出力した識別信号ｉは
ｎ，ｍ，ｏ，ｐ，ｑの４つの信号により構成され、信号
ｎがカウンタのＭＳＢに相当し、信号ｑがＬＳＢに相当
する。同様にして、識別信号発生回路８０が出力し、ケ
ーブルＡを介して伝送された識別信号ｈを構成する信号
ｊ，ｋ，ｌ，ｍにおいては、信号ｊがＭＳＢ、信号ｍが
ＬＳＢに相当する。比較回路５０において、まず４つの
ＥＸＯＲ回路が識別信号ｈおよびｉのそれぞれのビット
が対応するように、例えば、ＭＳＢに相当する信号ｊと
ｎとを比較する。これらの４つの比較結果はそれぞれイ
ンバータにより反転される。次に反転された４つの信号
はＡＮＤがとられ、その出力信号と試験信号ｇとをＯＲ
回路が比較し、制御回路７０に出力する。制御回路７０
はＯＲ回路と、単安定マルチバイブレータで構成された
保護回路４０から構成される。この保護回路４０は試験
信号ｇが入力すると、識別信号発生回路８０が同期信号
ｂにより初めてリセットされるまでに要する時間以上の
時間、すなわち保護時間ｔ（４ビットのバイナリカウン
タの出力する１６通りの信号全てを出力するに要する時
間以上）に相当する信号ｅをＯＲ回路に出力する。ＯＲ
回路は比較回路５０の出力信号と保護回路４０の出力信
号ｅとを比較し、判定結果を信号ｆとして出力する。
【００１２】次に、図１の検出回路の動作および検出方
法について、図３を参照して、信号線に接続異常が存在
する場合を例にとり説明する。図３は、各回路の出力す
る波形を示す波形図である。
法について、図３を参照して、信号線に接続異常が存在
する場合を例にとり説明する。図３は、各回路の出力す
る波形を示す波形図である。
【００１３】まず、ケーブルＡが接続されると、クロッ
ク信号ａがケーブルＡを介して検出回路３０のバイナリ
カウンタおよびフリップフロップに入力される。まず、
フリップフロップにおいては、クロック信号ａの立ち上
がり部分を検出し、さらにバイナリカウンタはクロック
数をカウントし、ケーブル異常接続検査が行われるＴ秒
間に相当する信号をフリップフロップに出力する。これ
らの入力を受け、フリップフロップは、Ｔ秒間ローレベ
ルの信号を試験信号ｇとして選択回路１０および１１に
出力する。選択回路１０および１１は試験信号を制御信
号として、端子２に入力された信号を選択して出力す
る。すなわち、選択回路１０は識別信号発生回路８０が
クロック信号ａをカウントすることで発生した識別信号
をカウンタの４つの出力ビットに対応する４本の信号線
に出力し、選択回路１１は識別信号に同期した４ビット
バイナリカウンタの０出力時に同期した同期信号ｂを同
期信号ｃとして出力する。ケーブルＡに入力される信号
は、クロック信号ａと同期信号ｃおよび識別信号発生回
路８０により発生された４つの識別信号ｄにより構成さ
れる。なお、この信号ｄは識別信号発生回路６０の発生
する信号ｉと同等のものである。これらの信号がケーブ
ルＡを介してパッケージ２に入力されると、クロック信
号ａと同期信号ｃを入力する識別信号発生回路６０は識
別信号ｉを比較回路５０に出力し、さらに比較回路５０
には信号ｇが入力される。このとき比較回路５０は、ま
ず、４つのＥＸＯＲ回路が、信号ｉおよびｈの４つのビ
ットにそれぞれ対応させ、比較する。この比較におい
て、一致しない信号を有するビットにはハイレベルの信
号を、一致するビットにはローレベルの信号をインバー
タ回路送出する。インバータ回路はＥＸＯＲ回路の出力
した信号を反転し、ＡＮＤ回路に出力する。ＡＮＤ回路
は４つの入力信号のＡＮＤをとりＯＲ回路に出力する。
この出力信号は、識別信号ｈと識別信号ｉの各ビットに
おいて一致していない信号が存在する場合には、ローレ
ベルの信号であり、全て一致している場合はハイレベル
の信号である。ＯＲ回路はＡＮＤ回路の出力信号と試験
信号ｇとを比較し、検査時間内において、認識信号ｈと
認識信号ｉのうち、一致していない信号が存在する場
合、ローレベルの信号を、全て一致している場合ハイレ
ベルの信号を制御回路７０に送出する。制御回路７０に
おいて、試験信号ｇを入力し、単安定マルチバイブレー
タにより構成可能な保護回路４０は試験信号ｇの立ち下
がり時間に対応し、コンデンサＣおよび抵抗Ｒによる時
定数を調節することにより保護間ｔに相当する時間ロー
レベルの信号を信号ｅとしてＯＲ回路に出力する。ＯＲ
回路では比較回路５０および保護回路４０の出力信号を
比較し、検査時間Ｔ内に、識別信号ｈと識別信号ｉの対
応するビットにおいて相違する信号が存在する場合、ケ
ーブル接続異常と判断し、ローレベルの信号を信号ｆと
して出力する。
ク信号ａがケーブルＡを介して検出回路３０のバイナリ
カウンタおよびフリップフロップに入力される。まず、
フリップフロップにおいては、クロック信号ａの立ち上
がり部分を検出し、さらにバイナリカウンタはクロック
数をカウントし、ケーブル異常接続検査が行われるＴ秒
間に相当する信号をフリップフロップに出力する。これ
らの入力を受け、フリップフロップは、Ｔ秒間ローレベ
ルの信号を試験信号ｇとして選択回路１０および１１に
出力する。選択回路１０および１１は試験信号を制御信
号として、端子２に入力された信号を選択して出力す
る。すなわち、選択回路１０は識別信号発生回路８０が
クロック信号ａをカウントすることで発生した識別信号
をカウンタの４つの出力ビットに対応する４本の信号線
に出力し、選択回路１１は識別信号に同期した４ビット
バイナリカウンタの０出力時に同期した同期信号ｂを同
期信号ｃとして出力する。ケーブルＡに入力される信号
は、クロック信号ａと同期信号ｃおよび識別信号発生回
路８０により発生された４つの識別信号ｄにより構成さ
れる。なお、この信号ｄは識別信号発生回路６０の発生
する信号ｉと同等のものである。これらの信号がケーブ
ルＡを介してパッケージ２に入力されると、クロック信
号ａと同期信号ｃを入力する識別信号発生回路６０は識
別信号ｉを比較回路５０に出力し、さらに比較回路５０
には信号ｇが入力される。このとき比較回路５０は、ま
ず、４つのＥＸＯＲ回路が、信号ｉおよびｈの４つのビ
ットにそれぞれ対応させ、比較する。この比較におい
て、一致しない信号を有するビットにはハイレベルの信
号を、一致するビットにはローレベルの信号をインバー
タ回路送出する。インバータ回路はＥＸＯＲ回路の出力
した信号を反転し、ＡＮＤ回路に出力する。ＡＮＤ回路
は４つの入力信号のＡＮＤをとりＯＲ回路に出力する。
この出力信号は、識別信号ｈと識別信号ｉの各ビットに
おいて一致していない信号が存在する場合には、ローレ
ベルの信号であり、全て一致している場合はハイレベル
の信号である。ＯＲ回路はＡＮＤ回路の出力信号と試験
信号ｇとを比較し、検査時間内において、認識信号ｈと
認識信号ｉのうち、一致していない信号が存在する場
合、ローレベルの信号を、全て一致している場合ハイレ
ベルの信号を制御回路７０に送出する。制御回路７０に
おいて、試験信号ｇを入力し、単安定マルチバイブレー
タにより構成可能な保護回路４０は試験信号ｇの立ち下
がり時間に対応し、コンデンサＣおよび抵抗Ｒによる時
定数を調節することにより保護間ｔに相当する時間ロー
レベルの信号を信号ｅとしてＯＲ回路に出力する。ＯＲ
回路では比較回路５０および保護回路４０の出力信号を
比較し、検査時間Ｔ内に、識別信号ｈと識別信号ｉの対
応するビットにおいて相違する信号が存在する場合、ケ
ーブル接続異常と判断し、ローレベルの信号を信号ｆと
して出力する。
【００１４】識別信号ｄを伝送する４本の信号線以外
の、同期信号ｃを伝送する信号線、およびクロック信号
ａを伝送する信号線においては、これらの信号線に接続
異常がある場合、上記の検出回路は動作しない、もしく
は信号ｆがローレベルの信号として検出されるため、ケ
ーブルを構成する全ての信号線の接続異常を検出するこ
とができる。
の、同期信号ｃを伝送する信号線、およびクロック信号
ａを伝送する信号線においては、これらの信号線に接続
異常がある場合、上記の検出回路は動作しない、もしく
は信号ｆがローレベルの信号として検出されるため、ケ
ーブルを構成する全ての信号線の接続異常を検出するこ
とができる。
【００１５】図４は、比較回路と制御回路の他の例を示
す回路図である。図１および図２に示した回路図と比較
して、４つの信号線それぞれに対して、ケーブル接続異
常検出判定結果を出しているため、異常があるとき、ケ
ーブルを構成する信号線のうち、どの信号線の接続が異
常であるか認識することができる。
す回路図である。図１および図２に示した回路図と比較
して、４つの信号線それぞれに対して、ケーブル接続異
常検出判定結果を出しているため、異常があるとき、ケ
ーブルを構成する信号線のうち、どの信号線の接続が異
常であるか認識することができる。
【００１６】
【発明の効果】以上説明したように、本発明によるケー
ブル接続異常検出回路およびその方法では、ケーブルを
構成する全ての信号線に対して検査を行うため、信号線
１本づつに対して検査ができ、誤接続や未接続、および
脱落や切断などのチェックをおこなうことができる。ま
た、検査をケーブル接続後、予め定められた時間内にお
いておこなうため、検査時間を短縮することができ、さ
らに、使用される信号線に時間的な余裕がない場合でも
即座に検査ができるという効果を有する。
ブル接続異常検出回路およびその方法では、ケーブルを
構成する全ての信号線に対して検査を行うため、信号線
１本づつに対して検査ができ、誤接続や未接続、および
脱落や切断などのチェックをおこなうことができる。ま
た、検査をケーブル接続後、予め定められた時間内にお
いておこなうため、検査時間を短縮することができ、さ
らに、使用される信号線に時間的な余裕がない場合でも
即座に検査ができるという効果を有する。
【図１】本発明の一実施例を示すケーブル接続異常検出
回路およびその方法を説明するブロック図。
回路およびその方法を説明するブロック図。
【図２】図１に示した比較回路の一例を示す回路図。
【図３】図１に示した各回路の出力信号の波形図。
【図４】比較回路と制御回路の他の例を示す回路図。
【図５】従来のケーブル接続異常検出回路を示すブロッ
ク図。
ク図。
【図６】別の従来例であるケーブル接続異常検出回路を
示すブロック図。
示すブロック図。
１，２，３，３１，３２ パッケージ（論理基板） １０，１１，１２ 選択回路 ３０ 検出回路 ４０ 保護回路 ５０，５２ 比較回路 ６０，６２，８０ 識別信号発生回路 ７０ 制御回路 ７２ 監視回路 ９０ デコーダ回路 Ａ，Ｂ，３３，３４ ケーブル ３１０，３１１，３２０，３２１，３３０，３３１，３
４０，３４１ コネクタ ３１２，３１３，３２２，３２３ 記憶装置 ３１４，３１５ セレクタ ３１６ 比較器
４０，３４１ コネクタ ３１２，３１３，３２２，３２３ 記憶装置 ３１４，３１５ セレクタ ３１６ 比較器
Claims (9)
- 【請求項１】 パッケージ間のケーブルによる接続時に
接続を認知させるクロック信号に応じケーブルを構成す
る全ての信号線に信号線固有の識別信号を出力する第１
の識別信号発生手段と、前記識別信号をケーブル接続異
常を判定する判定手段に伝送するケーブルにより構成さ
れた伝送手段と、前記クロック信号を検出しケーブル接
続後予め定められた時間内ケーブル接続異常検出回路を
動作させる試験信号を出力する検出手段と、前記クロッ
ク信号に応じ前記ケーブルを介さずに前記識別信号を前
記判定手段に出力する第２の識別信号発生手段と、前記
試験信号に応じ一定時間内前記第１および第２の識別信
号発生手段が出力した前記識別信号を比較しケーブル接
続異常を判定する判定手段とから構成されたことを特徴
とするケーブル接続異常検出回路。 - 【請求項２】 前記第１の識別信号発生手段が、前記ク
ロック信号が入力される毎にカウントアップし前記識別
信号を第１の選択回路および同期回路に出力する複数ビ
ットのバイナリカウンタからなる第１の識別信号発生回
路と、前記識別信号を入力し前記複数ビットのバイナリ
カウンタの出力が０の時に同期した同期信号を前記第１
の識別信号発生回路および第２の選択回路に出力するデ
コーダからなる同期回路と、前記試験信号に応じて前記
識別信号を選択し前記ケーブルに出力するセレクタから
なる第１の選択回路と、前記試験信号に応じて前記同期
信号を選択し前記ケーブルに出力するセレクタからなる
第２の選択回路とを有することを特徴とする請求項１記
載のケーブル接続異常検出回路。 - 【請求項３】 前記第１の識別信号発生回路を構成する
複数ビットのバイナリカウンタのビット数が、前記ケー
ブルを構成する信号線の数より２つ少ないことを特徴と
する請求項２記載のケーブル接続異常検出回路。 - 【請求項４】 前記第２の識別信号発生手段が、前記第
１の識別信号発生回路と同等の複数ビットのバイナリカ
ウンタにより構成され、前記同期信号が入力される毎に
リセットされ、前記クロック信号が入力される毎にカウ
ンタアップし識別信号を発生する第２の識別信号発生回
路を含むことを特徴とする請求項１記載のケーブル接続
異常検出回路。 - 【請求項５】 前記判定手段が、前記ケーブルを介し前
記第１の選択回路が出力した前記識別信号を第１の入力
信号とし前記第２の識別信号発生回路が出力した前記識
別信号を第２の入力信号とし前記第１および第２の入力
信号とを比較する比較回路と、前記比較回路の比較結果
と前記試験信号とを入力し前記第１の識別信号発生回路
を構成する複数ビットのバイナリカウンタが初めてリセ
ットされるのに要する時間以降に前記比較結果をケーブ
ル接続異常検出回路の判定結果として出力する制御回路
とから構成されたことを特徴とする請求項１記載のケー
ブル接続異常検出回路。 - 【請求項６】 前記比較回路が、前記識別信号同士の各
ビットが対応するように比較する複数個のＥ−ＯＲ回路
と、前記複数個のＥ−ＯＲ回路の出力を反転する複数個
のインバータ回路と、前記複数個のインバータ回路の出
力のＡＮＤをとるＡＮＤ回路と、前記ＡＮＤ回路の出力
と前記試験信号とを比較するＯＲ回路とを接続すること
により構成されたことを特徴とする請求項５記載のケー
ブル接続異常検出回路。 - 【請求項７】 前記制御回路が、前記試験信号を入力し
前記第１の識別信号発生回路を構成する複数ビットのバ
イナリカウンタが初めてリセットされるのに要する時間
を認知させる保護時間信号をＯＲ回路に出力する保護回
路と、前記比較回路の比較結果と前記保護時間信号を入
力し比較するＯＲ回路により構成されたことを特徴とす
る請求項６記載のケーブル接続異常検出回路。 - 【請求項８】 前記比較回路と、前記制御回路が前記ケ
ーブルを構成する信号線の数よりも２つ少ないことを特
徴とする請求項５記載のケーブル接続異常検出回路。 - 【請求項９】 第１のパッケージで発生されケーブルが
接続されたことを認知させるクロック信号が第２のパッ
ケージに伝送される第１の検出ステップと、前記第１の
検出ステップで送出されたクロック信号に基づき接続異
常検出検査をおこなう時間回路を動作させる試験信号を
発生する第２の検出ステップと、前記第２の検出ステッ
プにおいて発生された前記試験信号を入力することによ
りケーブルを構成する全ての信号線固有の識別信号を前
記全ての信号線に送出する第３の検出ステップと、前記
第３の検出ステップにおいて送出された前記識別信号が
前記ケーブルを介して前記第１のパッケージから前記第
２のパッケージに伝送される第４の検出ステップと、前
記第２のパッケージ内において前記識別信号と同等の識
別信号を発生する第５の検出ステップと、前記第３およ
び第５の検出ステップにおいて発生された識別信号を前
記第２のパッケージ内において比較することによりケー
ブル接続異常を検出する第５の検出ステップとを含むこ
とを特徴とするケーブル接続異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6028747A JP2900781B2 (ja) | 1994-02-28 | 1994-02-28 | ケーブル接続異常検出回路およびその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6028747A JP2900781B2 (ja) | 1994-02-28 | 1994-02-28 | ケーブル接続異常検出回路およびその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240264A true JPH07240264A (ja) | 1995-09-12 |
| JP2900781B2 JP2900781B2 (ja) | 1999-06-02 |
Family
ID=12257009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6028747A Expired - Lifetime JP2900781B2 (ja) | 1994-02-28 | 1994-02-28 | ケーブル接続異常検出回路およびその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900781B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0989968A (ja) * | 1995-09-25 | 1997-04-04 | Nec Corp | ケーブル布線接続監視方式 |
| JP2011130632A (ja) * | 2009-12-21 | 2011-06-30 | Hitachi Ltd | ディジタル保護制御装置及び健全性監視方法 |
| WO2013106019A3 (en) * | 2011-04-06 | 2013-10-24 | Comsonics, Inc. | Shielding flaw detection and measurement in quadrature amplitude modulated cable telecommunications environment |
| US9491027B2 (en) | 2011-04-06 | 2016-11-08 | Comsonics, Inc. | Miniature mobile marker system and method |
-
1994
- 1994-02-28 JP JP6028747A patent/JP2900781B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0989968A (ja) * | 1995-09-25 | 1997-04-04 | Nec Corp | ケーブル布線接続監視方式 |
| JP2011130632A (ja) * | 2009-12-21 | 2011-06-30 | Hitachi Ltd | ディジタル保護制御装置及び健全性監視方法 |
| WO2013106019A3 (en) * | 2011-04-06 | 2013-10-24 | Comsonics, Inc. | Shielding flaw detection and measurement in quadrature amplitude modulated cable telecommunications environment |
| US8749248B2 (en) | 2011-04-06 | 2014-06-10 | ConSonics, Inc. | Shielding flaw detection and measurement in quadrature amplitude modulated cable telecommunications environment |
| US9491027B2 (en) | 2011-04-06 | 2016-11-08 | Comsonics, Inc. | Miniature mobile marker system and method |
| US9924390B2 (en) | 2011-04-06 | 2018-03-20 | Comsonics, Inc. | Shielding flaw detection and measurement in quadrature amplitude modulated cable telecommunications environment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2900781B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5252074B2 (ja) | 送受信装置、データの送受信方法 | |
| US6690733B1 (en) | Method for data transmission | |
| JPH07240264A (ja) | ケーブル接続異常検出回路およびその方法 | |
| US20070168850A1 (en) | Connection verification apparatus for verifying interconnection between multiple logic blocks | |
| JPS608964A (ja) | インタフエ−ス検査装置 | |
| JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
| US7281184B2 (en) | Test system and method for testing a circuit | |
| JPH02177643A (ja) | 超動信号検出装置 | |
| JP3060076B2 (ja) | 回線監視システム | |
| JP3549702B2 (ja) | バス制御回路及びその試験方法 | |
| SU1109683A1 (ru) | Устройство дл автоматического контрол электрических цепей | |
| JPS63126041A (ja) | 信号入力装置 | |
| SU1173415A1 (ru) | Устройство дл статистического контрол логических блоков | |
| JPS59194550A (ja) | 回線アダプタの試験回路 | |
| JP2000196466A (ja) | 誤り訂正テスト装置 | |
| JPH022233A (ja) | データバス監視方式 | |
| JP2006194857A (ja) | Ｆｐｇａ／ｌｓｉ間の信号伝送確認システム | |
| JPH0685885A (ja) | 冗長回路を有する通信装置 | |
| JPH04106648A (ja) | コネクタ誤挿入検出方式 | |
| JPS6252652A (ja) | トライステ−トの異常検出方式 | |
| JPH0962525A (ja) | プログラム暴走検出装置および暴走検出方法 | |
| JPH04346145A (ja) | 情報処理装置 | |
| JPH06334710A (ja) | ケーブル誤接続監視方法 | |
| JPS6237582B2 (ja) | ||
| JPH0546733B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990216 |