JPS6237582B2 - - Google Patents

Info

Publication number
JPS6237582B2
JPS6237582B2 JP9987780A JP9987780A JPS6237582B2 JP S6237582 B2 JPS6237582 B2 JP S6237582B2 JP 9987780 A JP9987780 A JP 9987780A JP 9987780 A JP9987780 A JP 9987780A JP S6237582 B2 JPS6237582 B2 JP S6237582B2
Authority
JP
Japan
Prior art keywords
output
section
signal
data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9987780A
Other languages
English (en)
Other versions
JPS5725746A (en
Inventor
Fusashi Tashiro
Masahiro Ueno
Eiichi Toyoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9987780A priority Critical patent/JPS5725746A/ja
Publication of JPS5725746A publication Critical patent/JPS5725746A/ja
Publication of JPS6237582B2 publication Critical patent/JPS6237582B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は所定のデータと外部信号の参照を行う
照査器に関し、特に高信頼度の自己故障診断機能
を有する照査器に関する。
〔従来の技術〕
信号照査を行う代表的機器の一つに自動列車制
御装置(以下「ATC装置」と称する)がある。
一般に、ATCシステムは第1図に示す如き構成
を有している。すなわち、レール2上を走行する
車体1にはレール2にATC送信器3より送出さ
れる信号電流4を受信する受電子5が設けられて
おり、この受電子5には検波器6が接続されてい
る。この検波器6には信号照査器7が接続されて
おり、この信号照査器7には表示器8と速度照査
器9とが接続されている。この速度照査器9には
車輪11に設けられている速度発電機10からの
速度信号が入力するように構成されており、この
速度信号と信号照査器7から出力される許容速度
とを比較して許容速度を越えている場合には速度
照査器9に接続されるブレーキ装置12を駆動す
るように構成されている。このように構成される
ものであるから、ATC送信器3からレール2に
流す信号電流4の変調周波数(以下これを自動列
車制御(ATC)周波数と称する)と許容速度と
の関係を第2図Aに示す如く定めておき、受電子
5を介して検波器6に入力される搬送波にのせて
変調されている信号を検波して信号照査器7に出
力する。この検波器6から出力される検波信号
を、照査器7において、第2図Bに示す如く順
次、時刻t1では第2図AのATC周波数f1と時刻t2
ではATC周波数f2と、時刻t3ではATC周波数f3
と、…、時刻tiではATC周波数fiと、…、時刻tn
ではATC周波数fnとそれぞれ比較し、検波器6
の信号である検波信号がATC周波数より小さい
ときに例えば論理値「“1”」に、大きいときに例
えば論理値「“0”」とすることにより大小関係の
変化した点のATC周波数fiを検出し、このATC
周波数fiに対応した許容速度Viを検出して運転台
の表示器8に当該区間における許容速度がViで
ある旨の表示を出すと共に、速度照査器9にも同
じ許容速度Viの信号を与える。この速度照査器
9はこの許容速度Viの信号を入力すると、この
許容速度Viに基づいて車速が速度Viの時に速度
発電機10から発生される周波数信号と同一の周
波数信号を形成し、速度発電機10から出力され
る実際の出力周波数と比較して、速度がATC送
信器3より出力されるATC周波数2に対応する
許容速度Viを越えているとブレーキ指令をブレ
ーキ装置12に与え、ブレーキ装置12を駆動し
て減速を行い、ブレーキ装置12が作動すること
によつて速度が許容速度Viを下回るとブレーキ
装置12はブレーキ開放を行う。
このようなATCによる走行パターンは、第3
図に示すように、ATC許容速度が例えば符号B
に示す如きものであるとすると、符号Aに示す如
き車速特性を示す。すなわち、車速AがATC許
容速度Bを越えた点l1においてブレーキ指令信号
がオンとなり、ブレーキ装置12が駆動し、車速
Aが減速してきてATC許容速度Bを下回る点l2
おいてブレーキ指令信号はオフとなる。また、車
速Aに対しATC許容速度Bが変化し、車速Aが
ATC許容速度Bを上回つた点l3においてブレーキ
指令信号はオンとなり、ブレーキ装置12が駆動
し車速Aが減速してきてATC許容速度Bを下回
る点l4においてブレーキ指令信号はオフとなる。
従つて、第3図中符号Cはブレーキ指令のオン、
オフの状態を示したものである。
ATC装置がいわゆる自動列車停止装置(ATS
装置)と異なる点はATS装置が一旦作動すると
ブレーキ装置が作動したまま解除されることがな
いのに対しATC装置の方は許容速度を下回ると
一旦作動したブレーキが解放されるという機能を
有する点にあり、安全性の面よりフエイルセーフ
性と高信頼性が必要とされる。
ATC装置のフエイルアウト、すなわちシステ
ム中の何らかの故障によりATC周波数の照査点
が高速側に移行又は固定することや、ブレーキ指
令が出なくなる状態が生じると安全上極めて重大
問題である。このため、多くのATCシステムで
は、従来、3重系を構成してブレーキ信号の多数
決論理で実際のブレーキ信号を出す等、信頼性の
向上が図られているが、本質的にフエイルセイフ
なATCシステムを構成するためには信号照査器
と速度照査器のフエイルセイフ性が必要である。
そこで、従来の信号照査器は第4図に示す如き構
成がとられている。すなわち、受電子5に接続さ
れている検波器6には比較部16が接続されてお
り、この比較部16には変換部15を介してメモ
リー部14が接続されている。このメモリー部1
4には、メモリー部14に記憶されている照査用
データを例えばA1番地から順次出力してAn番地
まで出力し、An番地に達したら再びA1番地に戻
り、照査用データを再びA1番地から順次An番地
まで出力し、再びAn番地に達したらA1番地に戻
り、A1番地から再び順次照査用データを出力す
るというように循環的に照査用データを出力させ
るためのアドレス信号を発生するアドレス発生部
13が接続されている。このアドレス発生部13
からの出力アドレス信号はパリテイチエツク部1
8に入力するように構成されており、このパリテ
イチエツク部18には表示器8が接続されてい
る。また、比較部16の出力端には出力部17が
接続されており、この出力部17には表示器8と
速度照査器9とが接続されている。このアドレス
発生部13、メモリー部14、変換部15、比較
部16、出力部17、パリテイチエツク部18と
によつて信号照査器7が構成されている。
このように構成されるものであるから、メモリ
ー部14に第2図Aに示す如き各ATC周波数f1
fnを表わすデータをアドレスを指定して配列し、
アドレス発生部13により前記メモリー部14の
各ATC周波数f1〜fnのアドレスを例えば、A1
地、A2番地、A3番地と順次変化させてAn番地ま
で変化させ、An番地に達したら再びA1番地と
し、A1番地からAn番地まで順次変化させるとい
うように循環的に変えて発生し、所定の順序でメ
モリー部14に記憶されているデータをメモリー
部14より比較部15に出力する。メモリー部1
4からデータを受け取ると変換部15においては
各ATC周波数のパルス信号に変換して比較部1
6に出力する。この比較部16は検波器6から出
力されるパルス信号である周波数信号と変換部1
5から出力されるATC周波数のパルス信号とを
比較し、その比較結果の変化点に対応する出力部
17のスイツチを閉じて表示器8と速度照査器9
に指定許容速度を指定する。また、パリテイチエ
ツク部18はアドレス発生部13から出力される
アドレス信号が所定のパリテイ状態で推移してい
るか否かを監視するものであり、異常があれば表
示器8にその異常を示す故障表示を出力するもの
である。
このような従来の構成の場合メモリー部のデー
タ出力端から出力部までは回路中の部品や配線の
論理値が「“1”」又は「“0”」に固定する故障を
生じた場合には変換部15の出力周波数が許容速
度の低速側にずれるように、あるいは出力部17
の推移値が低速側に片寄つて投入されるように作
動する回路構成にすることでフエイルセーフ化さ
れている。
〔発明が解決しようとする問題点〕
しかしながら、上記従来技術は、メモリー部1
4のアドレスに対してパリテイチエツクを行うの
みで、パリテイチエツク回路自体の故障が検出で
きないことと、アドレス発生部13やアドレスの
配線の故障時にパリテイ誤まりのない誤つた循環
順序のアドレスがメモリー部14に与えられると
いつたことがあり、信頼性、フエイルセーフ性の
点で問題がある。また、速度照査器の場合、信号
照査器から指定された速度の照査の他、速度発電
機回路の断線検出用照査等、やはりメモリーのア
ドレスを循環的に与えるため同様の問題点があ
る。
本発明の目的は、故障表示の信頼性を向上させ
ることのできる照査器を提供することにある。
〔問題点を解決するための手段〕
上記目的を達成した本発明は、循環的なアドレ
ス信号を発生するアドレス発生部と、前記アドレ
ス発生部から出力されるアドレス信号によつて順
次予め記憶されている自動列車制御(ATC)周
波数に対応する許容速度である照査用データを出
力するメモリー部と、前記メモリー部より出力さ
れる照査用データを一定のパルス信号に変換する
変換部と、前記変換部において変換された信号と
検波器によつて検波された周波数信号との比較演
算を行う比較部と、前記比較部における比較結果
に対応した許容速度指令を出力する出力部とを備
える照査器において、照査用データに特定の正し
いデータを付加した信号と誤つたデータを付加し
た信号を交互に出力してパリテイチエツクを行う
第1の手段と、循環的に出力されるアドレスに特
定の正しいデータを付加した巡回符号と誤つたデ
ータを付加した巡回符号とを交互に出力して巡回
符号チエツクを行う第2の手段と、前記第1の手
段から出力されるチエツク結果と前記第2の手段
から出力されるチエツク結果との比較演算を行い
論理値として出力すると共に、この論理値の出力
信号によつて上記メモリー部から出力される前記
正しいデータを付加した信号と前記誤つた信号を
付加した信号との切換えを行わせる信号を上記メ
モリー部に出力する第3の手段と、前記第3の手
段から交互に論理値が変化する出力信号によつて
が出力されているときに照査データ及びアドレス
が正常で、論理が変化しなくなつたときに異常と
検出する第4の手段とから成ることを特徴とする
ものである。
〔作用〕
本発明は、2種のデータの誤りチエツクを行う
第1の手段と第2の手段を設け、各誤りの検出結
果を第3の手段で2つの入力端子の信号の大小関
係の切換えを行い、この時の比較出力でメモリー
部のアドレスを変え、メモリー部にはアドレス切
換により故意に誤つたデータと誤まりのないデー
タが交互に出力されるようにデータを記憶してお
くと、故障のない正常時にはアドレスの循環の周
期に同期して第3の手段より出力される論理値の
交番によつて正常と判断し、論理値の交番がない
ときに故障と検出して、故障表示の信頼性を向上
させようというものである。
〔実施例〕
以下、本発明の実施例を図面に基づいて説明す
る。
第5図は本発明にかかる照査器の一実施を示す
ブロツク図である。
第5図において、検波器6には切換部21が接
続されており、この切換部21には巡回符号チエ
ツク回路19が接続されている。この切換部21
は、巡回符号チエツク回路19からの出力と、検
波器6からの出力とのいずれか一方を、タイミン
グ回路20から出力されるタイミング信号によつ
て切換えられて出力するものである。この切換部
21の出力端は比較部16に接続されている。こ
の比較部16の出力端には出力部17が接続され
ており、この出力部17のa出力端にはメモリー
部14のIj端子が接続されている。また、この
出力部17のb端子には表示器8と速度照査器9
とが接続されている。この出力部17は、タイミ
ング回路20からの同期信号によつて、a端子か
b端子かに切換えて比較部16から出力される信
号をa,bいずれか一方の端子に出力する切り換
え機能を有している。
一方、メモリー部14のa0〜aj-1の端子には
アドレス発生部13の出力端子が接続されてい
る。このアドレス発生部13はメモリー部14の
アドレス端子a0からaj-1(jは整数)に循環的
アドレス信号を与えるものである。また、このメ
モリー部14のデータは、D0端子と、D1端子か
ら出力される。このメモリー部14内のデータの
配列は第6図に示す如きものである。すなわち、
第6図中符号24,25,26は比較するための
周波数を発生するために必要なデータすなわち照
査用データで、符号27は符号24,25,26
と同じパリテイ値を持つデータであり、また、符
号28は符号24,25,26とはパリテイの異
なるすなわち故意に誤らせたデータである。ま
た、第6図中符号29は巡回符号を生成する元と
なるデータであり、符号30は29の正しい巡回
符号であり、また、符号31は故意に誤つた巡回
符号である。しかして、該メモリー部14のアド
レスajに入力される信号の値が「“1”」であつ
ても「“0”」であつても24,25,26と29
は値が変らないが、符号27,28,30,31
は、該アドレスajに入力される信号の値が
「“1”」か「“0”」によつて値が変わるようにし
てある。この正しいパリテイ信号27と誤つたパ
リテイ信号28とは交互に出力され、正しい巡回
符号30は正しいパリテイ信号27が出力される
と同時に、誤つた巡回符号31は誤つたパリテイ
信号28が出力されると同時に交互に出力され
る。この巡回符号30,31は従来からデータの
直列伝送や磁気テープのデータ誤りの検出または
修復に用いられているもので、第7図に示す如く
取り扱うデータ列を例えば数値Fとし、この値を
所定の値Gで割算した時に生ずる余りRを求めこ
のRを示すデータ列をFのデータ列の後ろに出し
て伝送を行う。ここでGと商Kを予め定めておけ
ばRからFが、また、逆にFからRも一義的に定
まることを利用するものでRを示すデータ列を巡
回符号といつている。この巡回符号による異常検
出はたとえば8ビツトの巡回符号で256ビツト
の、また、16ビツトの巡回符号では65536ビツト
の直列データの誤り検出を行うことができる。な
お、第6図では、符号29が第7図におけるF
に、符号30又は31が同図におけるRにそれぞ
れ相当する。したがつて、巡回符号チエツク回路
19は、上記の考え方を採用し、データの誤りを
検出したときに、出力を全部「“1”」とし、デー
タの正常のとき出力を全部「“0”」とするように
なつている。
このアドレス発生部13と、メモリー部14
と、変換部15と、比較部16と、出力部17
と、パリテイチエツク部18と、巡回符号チエツ
ク回路19と、タイミング回路20と、切換部2
1,22と、交流成分検出回路23とによつて信
号照査器70が構成されている。
このように構成されるものであるから、まずア
ドレス発生部13は、アドレスa0〜aj-1を、a0
a1,a2,…,aj-1と順次発生してaj-1に達する
と再びa0,a1,a2,…,aj-1と順次発生し、再び
j-1に達するとa0,a1,a2,…というように循環
的に繰り返して発生する。メモリー部14は、前
記アドレス発生器13から循環的に発生されるア
ドレスa0〜aj-1が端子a0〜aj-1に入力されるこ
とにより第6図に示される照査用データ24〜2
6(データ24〜26には第2図Aのf1,f2
…,fi,…,fnがデジタルデータとして配置され
ている。)を切換部22を介して順次、変換部1
5に端子D0から送出する。該変換部15におい
ては、前記データ24〜26の各ATC周波数
(第2図Aのf1〜fn)を第2図Bに示すように時
間tの経過に伴つて順次パルス信号に変換して比
較部16に入力する。この比較部16において
は、第2図Bに示すように、検波器6から出力さ
れるパルス信号である周波数信号と、変換部15
から第2図Bの如く時間tの経過に伴つて階段状
に順次出力される各ATC周波数(第2図Aのf1
fn)に対応するパルス信号と順次比較し、その比
較結果を出力部17に与える。出力部17は、そ
比較結果のうち比較結果変化点を保持しておき、
タイミング回路20からの出力指令信号により、
その比較結果変化点の情報をその出力端子bから
表示器8と速度照査器9に出力して指定許容速度
を指定する。この照査用データ24〜26の変換
が終わるとタイミング回路20からタイミング信
号によつて切換部22が駆動し、パリテイチエツ
ク部18からの信号が変換部15に入力される。
これと同時に切換部21が駆動され、検波器6か
ら比較部16に供給されていた信号の代りに巡回
符号チエツク回路19からの出力信号が比較部1
6に出力され、しかも、タイミング回路20から
の出力によつて出力部17の出力端子はメモリー
部14のaj端子への出力端子aに切り換わる。
以上のように、大別して、「指定許容速度の指
定」動作と、「回路のチエツク」動作とのように
二つの動作になるように交互に切り換えが行なわ
れるようになつている。
従つて、今、アドレス発生部13から循環的な
アドレス信号がメモリー部14のa0〜aj-1端子
に供給されると、このメモリー部14の出力端子
D0からは第6図aに示す如きデータが出力さ
れ、メモリー部14の出力端子D1からは第6図
cに示す如きデータが出力される。このメモリー
部14の出力端子D6から出力されたデータaは
データaのデータ24〜26まで切換部22を通
り変換部15によつて各ATC周波数のパルス信
号に変換されて比較部16に入力される。この比
較部16にはデータaのデータ24〜26の入力
している間切換部21からは検波器6から入力さ
れる信号が入力されている。この比較部16はメ
モリー部14からの出力照査データ(データ24
〜26)と、検波器6から出力される周波数信号
との比較演算(第2図B参照)を行い、その比較
演算出力を出力部17の出力端子bから表示器8
と速度照査器9に出力する。このメモリー部14
から出力データaのデータ26が送出されると切
換部22と切換部21が同時にタイミング回路2
0からの同期信号によつて切換えられ、メモリー
部14の出力端子D0からは、第6図aに示すデ
ータ27がパリテイチエツク部18に入力されて
パリテイチエツクを受ける。パリテイチエツク部
18でパリテイチエツクを受けた信号は、切換部
22を介して変換部15に入力され、一定の変換
をされて比較部16に入力される。一方、メモリ
ー部14の出力端子D1から出力されていた第6
図cに示す如きデータ信号は巡回符号チエツク回
路19を経て巡回符号チエツクが行われ正常であ
る場合には巡回符号チエツク回路19からの出力
は全部「“0”」となり、これが切換部21からの
出力として「“0”」が出力される。この切換部2
1からの出力は検波器6からの出力に相当し、
「“0”」出力は車速0(=fn)を意味する。ま
た、変換部15からの出力は照査データに相当
し、例えばfm(≠“0”)が出力される。この切
換部からの出力と変換部15からの出力は、比較
部16において比較され、切換部21の出力
(「“0”」)<変換部15からの出力fm(≠“0”)
が成立するので、比較部16から「“1”」が出力
される。この出力(「“1”」)が出力部17の出力
端子aからメモリー14のaj入力端子に送出さ
れる。
この出力部17の出力端子aからの信号
(「“1”」)によつて次にメモリー部14からの出
力端子D0からは第6図bに示す如きデータが出
力され、メモリー部14の出力端子D1からは第
6図dに示す如きデータが出力される。また、切
換部21は検波器6からの出力を比較部16に、
切換部22はメモリー部14の端子D0から第6
図bのデータ24〜26を変換部15に入力する
ように、タイミング回路20からのタイミング信
号により切り換える。このデータbのデータ24
〜26は照査用データであり、末尾のデータ28
が故意に誤まらせたデータである。また、データ
dのデータ29はアドレスデータであり、このア
ドレスデータ29の末尾に付加されたデータ31
が故意に誤まらせた巡回符号データである。
このデータbのデータ24〜26の照査用デー
タは前記同様検波器6からの出力信号と比較部1
6において比較され、比較させた結果決定された
許容速度を出力部17の出力端子bから表示器8
と速度照査器9に出力する。このデータ26の終
了直後、切換部21と切換部22と出力部17と
にタイミング回路20から同期信号が出力される
と、データ28のパリテイチエツク結果がパリテ
イチエツク部18から切換部22を介して変換部
15に入力され、変換部15でパリテイチエツク
された結果を一定のパルス数に変換されてから比
較部16に出力される。一方、データ31の巡回
符号チエツクを巡回符号チエツク回路19におい
て実行した結果、巡回符チエツクに誤りがあるの
で「“1”」を出力する。巡回符号チエツク回路1
9から出力される信号「“1”」は、切換部21か
ら出力され、「“1”」出力は車速V1(=f1最大速
度)を意味する。そして、変換部15からの出力
(fk≠0)と変換部21からの出力(「“1”」)を
比較部16に入力、この比較部16において比較
演算されると、切換部21からの出力部>変換部
15からの出力という関係が成立し、比較部16
から「“0”」が出力される。この出力「“0”」
は、出力部17の出力端子aからメモリー部14
の入力端子ajに出力される。このように、この
故意に誤まらせたパリテイデータ28と故意に誤
まらせた巡回符号データ31が共に検出されると
比較部16からは極性の反転した信号すなわち論
理値「“0”」が出力部17に出力される。する
と、出力部17の出力端子aからは、「“0”」が
出力されることとになるのである。
上述のように、アドレスの周期の最後にパリテ
イデータと巡回符号データとの正しいものと誤ま
つたものとが交互に与えられることによつて、メ
モリー部14のアドレス端子a0からaj-1までの
1周期の照査が終了するごとに、メモリー部14
の入力端子ajは「“1”」と「“0”」を繰り返す
交番信号となり、この交番信号を出力する出力部
17の出力端子aからはあたかも交流信号が出力
されている如き状態となる。つまり、出力部17
は、照査時は端子bに、チエツク動作時は端子a
に、交互に切り換わる。この出力部17の出力端
子aから交番信号が出力されている場合には正常
状態であることを示す。
そこで、今、仮りにアドレス発生部13からメ
モリー部14のa0〜aj-1端子間に故障が生ずる
と、第6図図示データ29の配列が正しくなるの
で、巡回符号チエツク回路19の出力は、メモリ
ー部14の入力端子ajの値に関係なく常に誤り
「“1”」に固定されることになる。また、メモリ
ー部14の入力端子ajの値に関係なくパリテイ
チエツク部18からのパリテイチエツクの結果を
誤りに固定されることになるので、変換部15か
らは誤り周波数fjが出力される。したがつて、
巡回チエツク回路19と変換部15から出力され
る信号が比較部16で比較され、比較部16から
常に論理「“0”」が出力されてしまい。出力部1
7の出力端子aから出力される信号が論理
「“1”」に固定されてしまうことになる。従つ
て、出力部17の出力端子aから出力される信号
は直流状態(“1”、“0”が交互に変化しない状
態)を示してしまう。そこで、出力部17の出力
端子aから出力される信号の交流成分を検出して
いる交流成分検出回路23からの出力がなくな
り、表示器8に交流成分検出回路23からの故障
信号が表示されることになる。同様にメモリー部
14や巡回符号チエツク回路19自体の故障も同
様にして検出することもできる。このことについ
て説明すると、巡回符号チエツク回路19の場合
に、当該チエツク回路19が正常側(出力
「“0”」)又は誤り側(出力「“1”」)のいずれか
一方に故障してしまつたとすると、切換部21を
介して比較部16に入力される信号は、どの周期
でも正常側又は誤り側に固定された信号が入力さ
れることになる。したがつて、比較器16の出力
は、切換器21からの入力信号が「“0”」に固定
されているときに常時「“1”」を出力し、切換部
21からの入力信号が「“1”」に固定されている
ときに常時「“0”」を出力するので、出力部17
の出力端子aは、「“1”」又は「“0”」に固定さ
れて直流状態になる。この結果、巡回符号チエツ
ク回路19の故障を検出できる。このような動作
は、メモリー部14の場合も実行されることにな
る。つまり、メモリー部14の故障によつても、
比較部16からの出力が「“1”」又は「“0”」に
固定されてしまうことになる。
したがつて、本実施例によれば照査用データの
誤まりチエツクに加えて、チエツク回路自体に故
意に誤まつたデータを与えて、この正誤を検出で
きるか否かの判定を行うので、高信頼度の故障検
出をすることができる。
また、本実施例によれば、故障の発生した
ATC装置を多重系からすみやかに除去できるよ
うになり、ATCシステム全体の信頼性を向上す
ることができる。
第8図には本発明に係る照査の他の実施例が示
されている。
図において、第5図図示実施例と同一符号の付
されているものは同一の部品・同一の機能を有す
るものである。本実施例において第5図図示実施
例と異なるところは、出力部17の出力端子bか
ら表示器8及び速度照査器9に送出される信号の
交流成分を検出する交流成分検出回路32,2
2,34,35を設けた点にある。また、第9図
は第8図図示実施例のメモリー部の内容を示した
もので、35,36,37はそれぞれ第6図図示
aのデータ24,25,26に対応して所定の周
波数差を有するデータである。
まず、メモリー部14の端子ajがaj=1のと
き、メモリー部14の端子a0〜aj-1にアドレス
発生部13からアドレスa0〜aj-1を循環的に与
えて、これを変換部15でパルス数に変換して後
比較部16で次々に検波器6からの出力周波数と
比較(照査)し、例えば第9図図示aのデータ2
5において比較(照査)結果の反転(“1”→
“0”に替つた)が起つた場合つまり比較結果変
化点が発生した場合、この照査結果(比較部16
からの出力「“0”」)を、タイミング回路20か
らのタイミング指示で出力部17を出力端子aに
切え換えて、メモリー部14の入力端子ajに与
えるようにすると、次のアドレス周期でデータ2
5の代わりにデータ36が変換部15を介して比
較部16に入力され、検波器6からの出力周波数
との比較(照査)に用いられている。このとき、
比較部16で比較(照査)された結果が、データ
25を用いた場合では「“1”」から「“0”」に反
転したのに対して、データ36を用いた場合には
逆に反転しない場合は検波器出力周波数はデータ
25とデータ36で表わされる2つの周波数の間
であることが特定でき、交流成分検出回路32,
33,34のうちの1つだけに出力が表われる。
したがつて、本実施例によれば許容速度の判別
に交流検出を用い、しかも交番信号を作る回路が
前記第5図図示実施例で述べた故障の事故診断回
路と共通であることによりフエルセーフ性と高信
頼性を合わせ実現することができる。
なお本実施例において2つの誤り検出方式をパ
リテイチエツクと巡回符号チエツクとを比較する
ものとして構成したが、これらは互いに異なる長
さのデータに対する巡回符号チエツク同士を比較
する構成、またはパリテイチエツク同士を比較す
る構成であつてもよい。
また、メモリー部から取り出すデータは直列で
も並列でもよい。
さらに、本実施例における比較部は周波数比較
を行なうものに限らず電気的値を比較する全ての
手段を適用することができる。
またさらに、2つの誤り検出用データのメモリ
内での配置は本実施例において説明したような異
なるデータ配列上に述べる方法に限らず同一デー
タ配列上においてもよい。
またさらに、本実施例において用いた交流成分
検出回路の代りにバンドパスフイルタのような特
定周波数を検出する回路を用いれば信頼性を更に
向上することができる。
〔発明の効果〕
以上説明したように、本発明によれば、装置の
信頼性を向上させることができる。
【図面の簡単な説明】
第1図は自動列車制御装置のシステム構成図、
第2図AはATC周波数と許容速度との対応を示
す図、第2図Bは照査方法を示す図、第3図は車
速特性図、第4図は従来の照査器のブロツク図、
第5図は本発明に係る照査器のブロツク回路図、
第6図は第5図図示メモリー部のデータ内容を示
す図、第7図は巡回符号のデータ列を示す図、第
8図は本発明に係る照査器の他の実施例を示す回
路図、第9図は第8図図示メモリー部のデータの
配列を示す図である。 13……アドレス発生部、14……メモリー
部、15……変換部、16……比較部、17……
出力部、18……パリテイチエツク部、19……
巡回符号チエツク回路、20……タイミング回
路、21,22……切換部、23,32,33,
34,35……交流成分検出回路、70……信号
照査器。

Claims (1)

  1. 【特許請求の範囲】 1 循環的なアドレス信号を発生するアドレス発
    生部と、前記アドレス発生部から出力されるアド
    レス信号によつて順次予め記憶されている自動列
    車制御周波数に対応する許容速度である照査用デ
    ータを出力するメモリー部と、前記メモリー部よ
    り出力される照査用データを一定のパルス信号に
    変換する変換部と、前記変換部において変換され
    た信号と検波器によつて検波された周波数信号と
    の比較演算を行う比較部と、前記比較部における
    比較結果に対応した許容速度指令を出力する出力
    部とを備える照査器において、照査用データに特
    定の正しいデータを付加した信号と誤つたデータ
    を付加した信号を交互に出力してパリテイチエツ
    クを行う第1の手段と、循環的に出力されるアド
    レスに特定の正しいデータを付加した巡回符号と
    誤つたデータを付加した巡回符号とを交互に出力
    して巡回符号チエツクを行う第2の手段と、前記
    第1の手段から出力されるチエツク結果と前記第
    2の手段から出力されるチエツク結果との比較演
    算を行い論理値として出力すると共に、この論理
    値の出力信号によつて上記メモリー部から出力さ
    れる前記正しいデータを付加した信号と前記誤つ
    た信号を付加した信号との切換えを行わせる信号
    を上記メモリー部に出力する第3の手段と、前記
    第3の手段から交互に論理値が変化する出力信号
    によつてが出力されているときに照査データ及び
    アドレスが正常で、論理が変化しなくなつたとき
    に異常と検出する第4の手段とから成ることを特
    徴とする照査器。 2 特許請求の範囲第1項記載のものにおいて、
    上記第1の手段は、上記メモリー部と上記変換部
    との間に第1の変換部を挿入接続し、前記メモリ
    ー部と前記第1の切換部との間に並列にパリテイ
    チエツク部を挿入接続し、照査用データ通過直後
    タイミング回路から出力される同期信号によつて
    前記第1の切換部を切換えてパリテイチエツク部
    を介した信号を前記変換部に出力せしめることに
    よつて行うようにしたことを特徴とする照査器。 3 特許請求の範囲第1項または第2項記載のも
    のにおいて、上記第2の手段は、アドレスの巡回
    符号をチエツクするための巡回符号チエツク部と
    第2の切換部との直列回路を上記メモリー部と上
    記比較部との間に挿入接続し、前記第2の切換部
    において上記タイミング回路から出力される同期
    信号によつて前記巡回符号チエツク回路からの信
    号と上記検波器からの出力される周波数信号とを
    切換えて出力せしめることによつて行うようにし
    たことを特徴とする照査器。 4 特許請求の範囲第1項ないし第3項のいずれ
    か1項記載のものにおいて、上記第3の手段は、
    上記タイミング回路から出力される同期信号によ
    つて上記パリテイチエツク部から出力される信号
    と上記巡回符号チエツク部から出力される信号と
    を上記比較部で比較し、正常時は交互に論理値が
    変化し、異常時は論理値が変化しない出力信号
    を、上記タイミング回路から出力される同期信号
    によつて出力部の出力端を切換えて出力させるよ
    うにしたことを特徴とした照査器。 5 特許請求の範囲第1項ないし第4項のいずれ
    か1項記載のものにおいて、上記第4の手段は、
    交流成分検出回路によつて行うようにしたことを
    特徴とする照査器。
JP9987780A 1980-07-23 1980-07-23 Checking unit Granted JPS5725746A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9987780A JPS5725746A (en) 1980-07-23 1980-07-23 Checking unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9987780A JPS5725746A (en) 1980-07-23 1980-07-23 Checking unit

Publications (2)

Publication Number Publication Date
JPS5725746A JPS5725746A (en) 1982-02-10
JPS6237582B2 true JPS6237582B2 (ja) 1987-08-13

Family

ID=14259029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9987780A Granted JPS5725746A (en) 1980-07-23 1980-07-23 Checking unit

Country Status (1)

Country Link
JP (1) JPS5725746A (ja)

Also Published As

Publication number Publication date
JPS5725746A (en) 1982-02-10

Similar Documents

Publication Publication Date Title
US4270715A (en) Railway control signal interlocking systems
US4305556A (en) Railway control signal dynamic output interlocking systems
US20060085692A1 (en) Bus fault detection and isolation
US4342112A (en) Error checking circuit
JPH0446044B2 (ja)
JPH0644854A (ja) スイッチの監視方法及び装置
JPS6237582B2 (ja)
JP2678140B2 (ja) データ伝送装置及びそのターミナルユニット
JPH08297588A (ja) 二重照合装置
GB2039401A (en) Electronic rate-code generator
JPS63163541A (ja) エラー許容計算システム及び該計算システム内のエラーユニットを認識し、その箇所を検知し、エラーを除去する方法
JPH07240264A (ja) ケーブル接続異常検出回路およびその方法
CN217504816U (zh) 一种两组霍尔传感器容错控制装置
SU1265993A1 (ru) Распределитель импульсов с контролем
JP3395288B2 (ja) 情報処理装置と情報処理方法
JPH1168802A (ja) 環境異常監視システム
JPH01236331A (ja) エラー検出方式
SU936005A1 (ru) Устройство дл контрол преобразователей угла поворота вала в код
JPS63131690A (ja) 遠方監視制御装置の信号伝送装置
JPH0326696Y2 (ja)
JP3080511B2 (ja) 速度照査器の故障検出方式
JPS6359241A (ja) 電子装置入出力部の機能点検方式
JPH03217137A (ja) 自己診断回路
JPH04365156A (ja) データ伝送エラー検出回路
JPH05108385A (ja) エラー訂正回路診断方式