JPH0326696Y2 - - Google Patents

Info

Publication number
JPH0326696Y2
JPH0326696Y2 JP1985202152U JP20215285U JPH0326696Y2 JP H0326696 Y2 JPH0326696 Y2 JP H0326696Y2 JP 1985202152 U JP1985202152 U JP 1985202152U JP 20215285 U JP20215285 U JP 20215285U JP H0326696 Y2 JPH0326696 Y2 JP H0326696Y2
Authority
JP
Japan
Prior art keywords
address
error
transmission
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985202152U
Other languages
English (en)
Other versions
JPS62109542U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985202152U priority Critical patent/JPH0326696Y2/ja
Publication of JPS62109542U publication Critical patent/JPS62109542U/ja
Application granted granted Critical
Publication of JPH0326696Y2 publication Critical patent/JPH0326696Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、伝送路を用いて複数の送受信子局
(以下「ブランチ」という)とデータ伝送を行な
う多重伝送装置に関し、特にエラーの原因を検出
する点に改良を加えたものである。
(従来の技術) 第5図は多重伝送装置の構成ブロツク図であ
る。図において、1はデータ伝送の制御を行なう
マスタコントローラで、周期的にアドレス発信及
び発信状態の検査、伝送路上の信号変換及び変換
状態の検査、エラー検出とエラー状態に応じた回
線制御信号の出力を行なう。2はマスタコントロ
ーラ1がエラーを検出した場合に動作する警報装
置、3はマスタコントローラ1に接続された伝送
路で、アドレス、データ、ステイタス、エラー等
の各信号をパラレルに伝送する。4は伝送路3を
介してマスタコントローラ1とデータの入出力を
行なうブランチで、割付けられたアドレスと伝送
路3のアドレス信号とが一致した場合のみ動作
し、伝送路3にn個存在する。5はブランチ4に
複数接続された入出力装置で、ブランチ4の指示
により伝送路3上のデータを外部に出力したり、
外部のデータを伝送路3上に送出したりする。
第6図はマスタコントローラ1の動作説明図
で、Aはアドレス信号、Bはデータ信号、Cはス
テイタス信号で、伝送路3上の信号を時系列に示
してある。ここでは、各ブランチ1,2,…,n
は各4個のアドレスが割当てられており、アドレ
ス信号は0,1,…,N(N=4n−1)と送出さ
れるものとする。ブランチ2はアドレス信号が一
致したときに、データ及びステイタス情報を送受
信する。
第7図は従来のマスターコントローラ1の構成
ブロツク図である。図において、11は伝送路3
にアドレス信号を送信するアドレス発信回路、1
2は伝送路3に出力したアドレス信号のパリテ
イ・チエツクを行うアドレスチエツク回路で、ア
ドレス発信回路11で送信したアドレスが正しい
か否か判断し、正しくない場合にはアドレスパリ
テイエラー信号を出力する。13は伝送路3より
送られたデータを読取る信号変換回路、14はア
ドレスチエツク回路12、信号変換回路13及び
伝送路3のエラーを検出するエラー検出回路で、
エラーを検出したときは警報装置2を動作させ
る。15は警報装置2と同期して動作する回線制
御回路で、アドレス発信回路11を停止させると
共に伝送路3を介して各ブランチに伝送装置に不
良が生じたことを知らせる。
第8図はマスタコントローラ1がエラーを検出
した状態の動作説明図で、Aはアドレス信号、D
はエラー信号、Eは警報信号、Fは回線制御信号
で、時系列に示してある。ここでは、ブランチ2
のアドレス6に対応する装置が故障した場合を例
示する。エラーをエラー検出回路が検出すると、
警報信号Eは“L″から“H″に変化し、回線制
御信号Fは“H″から“L″に変化すると共にア
ドレス信号は出力されなくなる。
(考案が解決しようとする問題点) ところで、エラー発生要因は次の5種類に分類さ
れる。
A 入出力装置5単体の故障 B ブランチ4単体の故障 この故障には、取込んだアドレスが正しくない
場合に生ずるアドレスのパリテイチエツクエラー
発生と、出力すべきデータと伝送路3を介してル
ープバツクし再読込みを行なつたデータに一定以
上の偏差が発生した場合に生ずるデータのバーン
アウトエラー発生とがある。
C 複数ブランチ4での故障 D 伝送路3の故障 E マスタコントローラ1の故障 D,Eの故障には、Bと同じくアドレスバリテ
イチエツクエラーと、データのバーンアウトエラ
ーとがある。
従来の装置ではエラーを検出すると全機能を停
止してしまうので、エラー発生要因を判定するこ
とができない問題点があつた。
本考案はこのような問題点を解決したもので、
エラー発生の要因を判定できる多重伝送装置を実
現することを目的とする。
(問題点を解決する手段) このような目的を達成する本考案は、複数の入
出力装置が接続された各ブランチに対して、伝送
路を介してデータ伝送を行なうマスタコントロー
ラを有する多重伝送装置において、次の構成とし
たものである。
前記ブランチに対応したアドレス信号を伝送路
に送信するアドレス発信回路11と、このアドレ
ス発信回路により当該伝送路に送信されたアドレ
ス信号を読込んで、当該アドレス発信回路の出力
したものと一致するか検査するアドレスチエツク
回路12と、前記伝送路に送られたデータを読取
り、出力されるデータと比較してバーンアウトエ
ラーを検出する信号変換回路13と、これらアド
レスチエツク回路及び信号変換回路で検出される
エラー信号を入力するエラー検出回路14と、前
記アドレス発信回路が送信したアドレス数を計数
し、所定数毎にリセツト信号を出力するアドレス
カウンタ17と、当該アドレスカウンタのリセツ
ト信号が出力されるアドレス数の間に、前記エラ
ー検出回路が検出したエラーの数を計数するエラ
ーカウンタ18と、このエラーカウンタで計数し
たエラーが、少なくとも2以上に設定された値に
達したときは、アドレス発信回路を停止させると
共に各ブランチに伝送不良を知らせる回線制御回
路15とを前記マスタコントローラに設けてい
る。
そして、このエラーカウンタのエラー計数値に
基づいて前記入出力装置、ブランチ、伝送路若し
くはマスタコントローラのいずれに故障が発生し
たかを判別することを特徴としている。
<作 用> 本考案の各構成要素はつぎの作用をする。エラ
ー検出回路で検出されるエラーは、アドレスチエ
ツク回路や信号変換回路で検出されるアドレス若
しくはデータに関するものであるが、故障発生位
置の特定は出来ない。アドレスカウンタはアドレ
ス発信回路が伝送路に発信するアドレス数を計数
し、所定数毎(例えば各ブランチに接続されてい
る入出力装置数と一致させる)にリセツト信号を
出力している。エラーカウンタはエラー検出回路
の検出するエラー数をリセツト信号毎に計数し、
この値によりいずれの箇所(例えば、入出力装置
か伝送路であるか)が故障しているかの判定が可
能になる。
(実施例) 以下図面を用いて本考案を説明する。
第1図は本考案の一実施例を示す構成ブロツク
図である。尚第1図において前記第7図と同一作
用をするものには同一符号をつけ説明を省略す
る。
図において、16は例えば1ブランチの割当て
られたアドレス数を設定するカウント値設定手
段、17はアドレス発信回路11の送信するアド
レス信号の送信数を計数するアドレスカウンタ
で、カウント値設定手段16で定めた数だけアド
レスをカウントし、これを超えた場合にリセツト
信号を発生すると共にアドレスカウンタ17の内
容も初期化される。18はエラー検出回路14で
検出したエラーの数を計数するエラーカウンタ
で、アドレスカウンタ17の発生するリセツト信
号によつて初期化される。19はエラーカウンタ
18が回線制御回路15に機能停止を指示するエ
ラー計数値を設定するエラーカウント値設定手段
である。
第2図は第1図の装置の動作を説明する流れ図
である。図において、カウント値設定手段16
に、アドレスカウンタ17の発信するリセツト信
号の周期を定める設定数を入力する(ステツプ
1)。次にエラーカウント値設定手段19にエラ
ーが発生しても機能を停止させない許容エラー数
を設定する(ステツプ2)。
アドレス発信回路11が送信を開始するにあた
り、アドレスカウンタ17及びエラーカウンタ1
8の内容を初期化する(ステツプ3)。次にアド
レス発信回路11は送信を行なう(ステツプ4)。
エラーカウンタ18のカウント数がエラーカウ
ント設定値未満であれば、回線制御回路15を動
作させず、次の処理を継続する(ステツプ5)。
尚、エラーが検出された場合には警報装置2は動
作する。
アドレスカウンタ17のカウント数が設定値以
上の場合にはアドレスカウンタ17及びエラーカ
ウンタ18の内容を初期化し、未満の場合にはそ
のままアドレス発信回路11が送信する(ステツ
プ6)。
エラーカウンタ18のカウント数がエラーカウ
ンタ設定値以上であれば、エラー処理を行ない、
例えば警報装置2を動作させると共に回線制御回
路15を動作させる(ステツプ7)。
次にエラーが発生した場合の動作を例示する。
第3図は1ブランチに4個の入出力装置があ
り、このうち1個の入出力装置だけが故障した場
合を示している。アドレスカウンタ17の設定値
は1ブランチに対応する4が入力してあり、エラ
ーカウンタの設定値は2とする。図において、A
はアドレス信号、Dはエラー信号、Eは警報信
号、Gはアドレスカウンタ17のリセツト信号、
Fは回線制御回路15の出力信号を示している。
ブランチ1のアドレス2に対応する入出力装置
が故障しているので、エラー信号Dは対応するア
ドレスで“L″から“H″になり、エラーを検知
する。すると警報信号Eが“L″から“H″へ切換
わり必要な処理が行なわれるまでの間警報装置2
が動作する。アドレスカウントリセツト信号は4
アドレス信号毎にエラーカウンタ18の内容をリ
セツトするので、回線制御信号Fは“H″のまま
になつている。
尚、エラーカウンタ18が2以上カウントする
場合には、入力装置が同時に2個以上故障するこ
とは稀なので、装置の共通部(例えば伝送路3の
故障)が故障したと判定し、回線制御信号Fを“
H″から“L″にしエラー処理を行なう。
第4図はアドレスカウンタ17の設定値は2ブ
ランチに対応する8が入力してあり、エラーカウ
ンタの設定値は8とする。ここではアドレス0か
ら7の間で連続してエラーが発生したので、警報
信号Eが“H″になると共に、回線制御信号Fは
“H″から“L″に変化する。アドレスカウント
リセツト信号“G″は回線制御信号Fが“L″に
なつたので発生せず、アドレスカウンタ17はそ
の内容を保持する。この場合には、例えば伝送路
3又はマスタコントローラ1自身が故障したもの
と判断する。
尚上記実施例においてカウント値設定手段16
及びエラカウント値設定手段19の内容を例示し
たが、本考案はこれに限定されるものではなく、
他の任意の値であつてもよい。
(考案の効果) 以上説明したように本考案によれば次の効果が
ある。
(A) 入出力装置が故障した場合にはエラー数が1
であり、伝送路等が故障した場合にはエラー数
が2以上となるので、エラー発生要因の判定が
容易になる。
(B) 従来装置にアドレスカウンタとエラーカウン
タを追加しているので、部品コストの増大が少
なくて済む。
(C) エラーカウンタの設定値を2以上にしている
ので、単に入出力装置が一個故障しただけでは
データ伝送装置の動作を継続させることがで
き、修理をするまでの間他のブランチを正常に
動作させることができる。通常入出力装置が一
つだけ故障した状態では、データ伝送を継続し
たほうがシステム全体としては好都合であり、
この効果は大きい。
【図面の簡単な説明】
第1図は本考案の一実施例を示す構成ブロツク
図、第2図は第1図の装置の動作を説明する流れ
図、第3図,第4図は第1図の装置の動作を例示
するタイムチヤート、第5図は伝送装置全体の構
成ブロツク図、第6図は第5図の装置の動作説明
図、第7図は従来のマスタコントローラの構成ブ
ロツク図、第8図は第7図の装置の動作説明図で
ある。 11……アドレス発信回路、12……アドレス
チエツク回路、17……アドレスカウンタ、18
……エラーカウンタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 複数の入出力装置が接続された各ブランチに対
    して、伝送路を介してデータ伝送を行なうマスタ
    コントローラを有する多重伝送装置において、 前記ブランチに対応したアドレス信号を伝送路
    に送信するアドレス発信回路11と、 このアドレス発信回路により当該伝送路に送信
    されたアドレス信号を読込んで、当該アドレス発
    信回路の出力したものと一致するか検査するアド
    レスアチエツク回路12と、 前記伝送路に送られたデータを読取り、出力さ
    れるデータと比較してバーンアウトエラーを検出
    する信号変換回路13と、 これらアドレスチエツク回路及び信号変換回路
    で検出されるエラー信号を入力するエラー検出回
    路14と、 前記アドレス発信回路が送信したアドレス数を
    計数し、所定数毎にリセツト信号を出力するアド
    レスカウンタ17と、 当該アドレスカウンタのリセツト信号が出力さ
    れるアドレス数の間に、前記エラー検出回路が検
    出したエラーの数を計数するエラーカウンタ18
    と、 このエラーカウンタで計数したエラーが、少な
    くとも2以上に設定された値に達したときは、ア
    ドレス発信回路を停止させると共に各ブランチに
    伝送不良を知らせる回線制御回路15と、 を前記マスタコントローラに設け、このエラーカ
    ウンタのエラー計数値に基づいて前記入出力装
    置、ブランチ、伝送路若しくはマスタコントロー
    ラのいずれに故障が発生したかを判別することを
    特徴とする多重伝送装置。
JP1985202152U 1985-12-25 1985-12-25 Expired JPH0326696Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985202152U JPH0326696Y2 (ja) 1985-12-25 1985-12-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985202152U JPH0326696Y2 (ja) 1985-12-25 1985-12-25

Publications (2)

Publication Number Publication Date
JPS62109542U JPS62109542U (ja) 1987-07-13
JPH0326696Y2 true JPH0326696Y2 (ja) 1991-06-10

Family

ID=31166264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985202152U Expired JPH0326696Y2 (ja) 1985-12-25 1985-12-25

Country Status (1)

Country Link
JP (1) JPH0326696Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860846A (ja) * 1981-10-06 1983-04-11 Nec Corp チヤンネル組合せの誤り検出装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860846A (ja) * 1981-10-06 1983-04-11 Nec Corp チヤンネル組合せの誤り検出装置

Also Published As

Publication number Publication date
JPS62109542U (ja) 1987-07-13

Similar Documents

Publication Publication Date Title
US3848116A (en) Data processing system having triplexed system units
US5222065A (en) Device for generating measuring signals with a plurality of redundantly provided sensors
JPH0326696Y2 (ja)
JPH0354652A (ja) 入出力ポートの障害きりわけ方法
EP0379770A2 (en) Address transfer error detection process
JPH06326716A (ja) 通信バス監視装置
JPH02223248A (ja) コマンド・レスポンス方式データバス端末装置
JPH1168802A (ja) 環境異常監視システム
JP3080511B2 (ja) 速度照査器の故障検出方式
JP2677200B2 (ja) 正常系即時選択回路
JP3154538B2 (ja) データ入出力装置
JPH03210638A (ja) マイクロコンピュータ
JPS59200365A (ja) 制御情報転送方式
JP2548063Y2 (ja) 多分配装置
JPH04257931A (ja) 計算機システム
JPS61134846A (ja) 電子計算機システム
JPH01277951A (ja) データ転送装置
JPH03106154A (ja) バイト回路
JPH0454747A (ja) データ転送システム
JPH06161799A (ja) Cpu多重化瞬時切換装置
JPS5872226A (ja) クロツク切替え回路
JPH05158843A (ja) 通信インタフェースの障害切り分け方式
JPH0568728B2 (ja)
JPS59106018A (ja) 障害検出回路
JPH04363729A (ja) 計算機システム