JPS5860846A - チヤンネル組合せの誤り検出装置 - Google Patents
チヤンネル組合せの誤り検出装置Info
- Publication number
- JPS5860846A JPS5860846A JP15913581A JP15913581A JPS5860846A JP S5860846 A JPS5860846 A JP S5860846A JP 15913581 A JP15913581 A JP 15913581A JP 15913581 A JP15913581 A JP 15913581A JP S5860846 A JPS5860846 A JP S5860846A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- channel
- setting
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は装置内に設けた対外部装置に対するチャネル（
これを便宜上フィジカルチャネル（外部用チャンネル）
と呼ぶ）と装置内部で信号処理を行うために割付けるチ
ャネル（これを便宜上ロジカルチャネル（内部用チャン
ネル）と呼ぶ）間の組合せを任意に設定できる装置に関
し、特に組合４！″股定時の誤設定を検出する装置に関
する〇従来、多数のチャネルを装置内で信号処理する場
合、フィジカルチャネルとロジカルチャネルは、通常同
じ番号のチャネルに合せていたが、フィジカルチャネル
とロジカルチャネル間の組合せが任意に行える装置が要
求されるようになりてきた・この要求に対しては、チャ
ネルアドレス変換回路とチャネル組合せ設定回路とによ
シ実現可能でるるか、組合せ設定時において誤設定が生
じた場合、誤設定を訂正する方式について何ら提案され
ていない・ 本発明の目的は上記組合せ設定時において、誤設定が生
じた場合誤設定の検出ならびにフィジカルチャネル上で
の表示が可能なエラー横用表示方式を提供することにあ
る。
これを便宜上フィジカルチャネル（外部用チャンネル）
と呼ぶ）と装置内部で信号処理を行うために割付けるチ
ャネル（これを便宜上ロジカルチャネル（内部用チャン
ネル）と呼ぶ）間の組合せを任意に設定できる装置に関
し、特に組合４！″股定時の誤設定を検出する装置に関
する〇従来、多数のチャネルを装置内で信号処理する場
合、フィジカルチャネルとロジカルチャネルは、通常同
じ番号のチャネルに合せていたが、フィジカルチャネル
とロジカルチャネル間の組合せが任意に行える装置が要
求されるようになりてきた・この要求に対しては、チャ
ネルアドレス変換回路とチャネル組合せ設定回路とによ
シ実現可能でるるか、組合せ設定時において誤設定が生
じた場合、誤設定を訂正する方式について何ら提案され
ていない・ 本発明の目的は上記組合せ設定時において、誤設定が生
じた場合誤設定の検出ならびにフィジカルチャネル上で
の表示が可能なエラー横用表示方式を提供することにあ
る。
次に図面を参照して本発明の詳細な説明する０第１図は
本発明の一実施例を示すブロック図である。なお、ここ
では、チャンネル数を４、フィジカルアドレス１および
３にロジカルアドレス２を誤設定したときのエラー検出
について説明する。
本発明の一実施例を示すブロック図である。なお、ここ
では、チャンネル数を４、フィジカルアドレス１および
３にロジカルアドレス２を誤設定したときのエラー検出
について説明する。
まず、チャネルアドレス発生回路１０，１にて作成され
たフィジカルチャネルアドレス（Ｍ２図（ａ））はチャ
ネル組合せ設定回路１０２、アドレス選択回路１０５及
びデータ保持回路１０７１’１１．供給される。チャネ
ル組合せ設定回路１０２は、フィジカルチャネルを基準
として、対応させるロジカルチャネル番号をスイッチ等
を用いて設定し、この設定情報（第２図伜））をフィジ
カルアドレスと対応させてエラー検出回路１０４に彫出
する。ここでフレームアドレス発生回路１０３はチャネ
ルアドレス発生回路１０１にて作成したフィジカルアド
レスの１周期を単位アドレスとするチャネルアドレス（
これを便宜上フレームアドレスと呼ぶ）を−検出回路１
０４に与えられる。エラー検出回路１０４は、チャネル
アドレス組合せ設定回路１０２及びフレームアドレス発
生回路１０３から送出されてきた信葛間の同一番号のア
ドレスの有無を比較回路２０１にて検出して、アドレス
が一致した時一致パルス（第２図（ｄ′に発生する。フ
ィジカルアドレスとロジカルアドレス間の組合式は任意
に設定できるが、各アドレス番号は１度しか使用できな
いため、正常な設定であれば一致パルスはフィジカルア
ドレスの１周期に１個の割合で発生する。しかし、ロジ
カルアドレスの誤設定が行なわれた場合には、一致パル
スは２個以上出現するＯこれより、一致パルスをエラー
判定回路２０２−に送出して誤設定であると判定し、単
位フレームアドレスの最後の時点まで保持するエラー信
号１（第２図←））を作成して記憶回路１０６へ送出す
る・記憶回路１０６は、単位フレームアドレスの最後の
時点にて、アドレス選択回路１０５で選択するフレーム
アドレスにて記憶部にエラー信号１を書込み、次の同じ
番号のフレームアドレスの最初の時点にて院出し、との
読出し信号（エラー信号２と名付ける）（第２図（ｆ）
）をエラー検出回路１０４内の比較回路２０３へ送出す
る。比較回路２０３はエラー信号２（誤設定の場合、論
理＠１”その他は論理１０＃ とする）と比較回路２
０１からの一致パルス（一致時に論理“１”その他は論
理ｕＯ”とする）との論理積をとることによシ、フィジ
カルアドレスに対応した設定状態を検出できる（誤設定
時に論理１１＃その他は論理＠″０”となる）。
たフィジカルチャネルアドレス（Ｍ２図（ａ））はチャ
ネル組合せ設定回路１０２、アドレス選択回路１０５及
びデータ保持回路１０７１’１１．供給される。チャネ
ル組合せ設定回路１０２は、フィジカルチャネルを基準
として、対応させるロジカルチャネル番号をスイッチ等
を用いて設定し、この設定情報（第２図伜））をフィジ
カルアドレスと対応させてエラー検出回路１０４に彫出
する。ここでフレームアドレス発生回路１０３はチャネ
ルアドレス発生回路１０１にて作成したフィジカルアド
レスの１周期を単位アドレスとするチャネルアドレス（
これを便宜上フレームアドレスと呼ぶ）を−検出回路１
０４に与えられる。エラー検出回路１０４は、チャネル
アドレス組合せ設定回路１０２及びフレームアドレス発
生回路１０３から送出されてきた信葛間の同一番号のア
ドレスの有無を比較回路２０１にて検出して、アドレス
が一致した時一致パルス（第２図（ｄ′に発生する。フ
ィジカルアドレスとロジカルアドレス間の組合式は任意
に設定できるが、各アドレス番号は１度しか使用できな
いため、正常な設定であれば一致パルスはフィジカルア
ドレスの１周期に１個の割合で発生する。しかし、ロジ
カルアドレスの誤設定が行なわれた場合には、一致パル
スは２個以上出現するＯこれより、一致パルスをエラー
判定回路２０２−に送出して誤設定であると判定し、単
位フレームアドレスの最後の時点まで保持するエラー信
号１（第２図←））を作成して記憶回路１０６へ送出す
る・記憶回路１０６は、単位フレームアドレスの最後の
時点にて、アドレス選択回路１０５で選択するフレーム
アドレスにて記憶部にエラー信号１を書込み、次の同じ
番号のフレームアドレスの最初の時点にて院出し、との
読出し信号（エラー信号２と名付ける）（第２図（ｆ）
）をエラー検出回路１０４内の比較回路２０３へ送出す
る。比較回路２０３はエラー信号２（誤設定の場合、論
理＠１”その他は論理１０＃ とする）と比較回路２
０１からの一致パルス（一致時に論理“１”その他は論
理ｕＯ”とする）との論理積をとることによシ、フィジ
カルアドレスに対応した設定状態を検出できる（誤設定
時に論理１１＃その他は論理＠″０”となる）。
この様にして作成した設定状急信＠（これをエラー書込
信号と呼ぶ）（第２図は））を一致パルスの発生してい
る時点にて、アドレス選択回路ｔｏｓで選択するフィジ
カルアドレスにて記憶回路１０６に書込み、次の同じ番
号のフィジカルアドレスにて読出しくこれをエラー読出
信号と呼ぶ）（第２図（ｈ））、データ保持回路１０７
へ送出する◎データ保持回路１０７はチャネルアドレス
発生回路１０１から送出されてきたフィジカルアドレス
中より、自己の持つ固有のフィジカルアドレスｔｍ出し
、この抽出した時点における記憶回路１０６からのエラ
ー読出信号の状態を保持Ｌ７、これを表示回路１０８へ
送出する０表示回路１０８では１０７のデータ保持回路
の情報に従い表示をフィジカルチャネル上で行なう。
信号と呼ぶ）（第２図は））を一致パルスの発生してい
る時点にて、アドレス選択回路ｔｏｓで選択するフィジ
カルアドレスにて記憶回路１０６に書込み、次の同じ番
号のフィジカルアドレスにて読出しくこれをエラー読出
信号と呼ぶ）（第２図（ｈ））、データ保持回路１０７
へ送出する◎データ保持回路１０７はチャネルアドレス
発生回路１０１から送出されてきたフィジカルアドレス
中より、自己の持つ固有のフィジカルアドレスｔｍ出し
、この抽出した時点における記憶回路１０６からのエラ
ー読出信号の状態を保持Ｌ７、これを表示回路１０８へ
送出する０表示回路１０８では１０７のデータ保持回路
の情報に従い表示をフィジカルチャネル上で行なう。
以上のように、本発明では、装置内に設けた対外部装置
に対するフィジカルチャネルと装置内部で信号処理ヲ行
なうロジカルチャネル間の組合せに誤設定が生じた場合
、これを検出表示するととｋよル、容易に組合せ誤設定
個所を発見出来、かつそれにもとすき組合せの訂正が行
える。
に対するフィジカルチャネルと装置内部で信号処理ヲ行
なうロジカルチャネル間の組合せに誤設定が生じた場合
、これを検出表示するととｋよル、容易に組合せ誤設定
個所を発見出来、かつそれにもとすき組合せの訂正が行
える。
８１図は本発明の一実施例を示すブロック図および第２
図−）〜第２１伜）は第１図の動作を説明するためのタ
イムチャートである〇 第１図において、１０１・・・・・・チャネルアドレス
発生回路、１０２・・・・・・チャネルアドレス組合せ
設定回路、１０３・・・・・・フレームアドレス発生回
路、１０４・・・・・・エラー検出回路、１０５・・９
．・、アドレス選択回路、１０６・・・・・・記憶回路
、１０７・・・・・・データ保持回路、１０８・・・・
・・表示回路、２０１，２０３・・・・・・比較回路、
２０２・・・・・・エラー判定回路。
図−）〜第２１伜）は第１図の動作を説明するためのタ
イムチャートである〇 第１図において、１０１・・・・・・チャネルアドレス
発生回路、１０２・・・・・・チャネルアドレス組合せ
設定回路、１０３・・・・・・フレームアドレス発生回
路、１０４・・・・・・エラー検出回路、１０５・・９
．・、アドレス選択回路、１０６・・・・・・記憶回路
、１０７・・・・・・データ保持回路、１０８・・・・
・・表示回路、２０１，２０３・・・・・・比較回路、
２０２・・・・・・エラー判定回路。
Claims (1)
- 装置内に設けた対外部装置に対する外部用チャネルと装
置内部で信号処理を行なうために割当てる内部用チャネ
ルとの間の組合せの誤シを検出する装置において、前記
内部用チャンネルと前記外部用チャンネルとの間の組合
せを設定するチャネル組合せ設定回路と、外部用チャネ
ルのアドレスを発生する回路と、該チャネル発生回路に
て作成したアドレスの１周期を単位アドレスとするフレ
ームアドレスを発生する回路と、前記チャンネル組合せ
設定信号と前記フレームアドレスとに応答して前記チャ
ンネル組合せ信号の誤シを検出する検出回路とから構成
されたことを特徴とするチャンネル組合せのｍｂ検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913581A JPS5860846A (ja) | 1981-10-06 | 1981-10-06 | チヤンネル組合せの誤り検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913581A JPS5860846A (ja) | 1981-10-06 | 1981-10-06 | チヤンネル組合せの誤り検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860846A true JPS5860846A (ja) | 1983-04-11 |
Family
ID=15687006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15913581A Pending JPS5860846A (ja) | 1981-10-06 | 1981-10-06 | チヤンネル組合せの誤り検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860846A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109542U (ja) * | 1985-12-25 | 1987-07-13 | ||
| JP2014530520A (ja) * | 2011-09-13 | 2014-11-17 | サムスン エレクトロニクスカンパニー リミテッド | 無線システムにおけるデータストリームを送受信する方法及び装置 |
| US10033493B2 (en) | 2011-09-13 | 2018-07-24 | Samsung Electronics Co., Ltd | Method and apparatus for transmitting/receiving data stream in wireless system |
-
1981
- 1981-10-06 JP JP15913581A patent/JPS5860846A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109542U (ja) * | 1985-12-25 | 1987-07-13 | ||
| JPH0326696Y2 (ja) * | 1985-12-25 | 1991-06-10 | ||
| JP2014530520A (ja) * | 2011-09-13 | 2014-11-17 | サムスン エレクトロニクスカンパニー リミテッド | 無線システムにおけるデータストリームを送受信する方法及び装置 |
| US10033493B2 (en) | 2011-09-13 | 2018-07-24 | Samsung Electronics Co., Ltd | Method and apparatus for transmitting/receiving data stream in wireless system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781824A (en) | Solid state crash recorder | |
| JPS5860846A (ja) | チヤンネル組合せの誤り検出装置 | |
| US3172091A (en) | Digital tachometer | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JPS5947364B2 (ja) | プリアンブル検出装置 | |
| JPS61107574A (ja) | 同期回路 | |
| SU1019448A2 (ru) | Устройство дл управлени приемом и упор дочением данных | |
| JPS5896327A (ja) | インタ−フエイス回路 | |
| SU511592A1 (ru) | Устройство дл формировани контрольного символа числа | |
| JPH0561777A (ja) | 記憶制御回路 | |
| SU1137540A2 (ru) | Запоминающее устройство с коррекцией однократных ошибок | |
| SU1624535A1 (ru) | Запоминающее устройство с контролем | |
| SU801106A1 (ru) | Устройство дл контрол блокапАМ Ти | |
| JPH0520206A (ja) | メモリのデータエラー検出方式 | |
| JPS58117055A (ja) | スキヤン・デ−タ保護方式 | |
| JPS63163555A (ja) | 高速メモリ装置 | |
| JPS5812199A (ja) | 情報処理装置 | |
| JPS57130282A (en) | Access control circuit for magnetic bubble memory | |
| JPH088506B2 (ja) | パリティチェック方式 | |
| JPH0312744A (ja) | エラー検出回路 | |
| JPS5864837A (ja) | チヤンネル割当て誤り検出装置 | |
| JPS5852393B2 (ja) | ダイヤルパルス受信装置 | |
| JPS58196694A (ja) | 記憶装置 | |
| JPS5983253A (ja) | トレ−ス用記憶装置 | |
| JPS61141021A (ja) | マシンサイクル情報設定方式 |