JPS58117055A - スキヤン・デ−タ保護方式 - Google Patents
スキヤン・デ−タ保護方式Info
- Publication number
- JPS58117055A JPS58117055A JP56210685A JP21068581A JPS58117055A JP S58117055 A JPS58117055 A JP S58117055A JP 56210685 A JP56210685 A JP 56210685A JP 21068581 A JP21068581 A JP 21068581A JP S58117055 A JPS58117055 A JP S58117055A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- scan
- circuit
- control section
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１〕発明の技術会費
本発明は、中央処暑装置と記憶装置とメモリ・コントー
ール部からなるシステムにおけるスキャン・データ保護
方式に関するものである。
ール部からなるシステムにおけるスキャン・データ保護
方式に関するものである。
〔２〕技衝の背景
近年、中央処暑装置から記憶装置への起動信号とそのタ
イミングを判定し、エラーの内容に応じてシステム・ダ
クン、リトライ、またはりカバリ−等の処暑を選択する
ために、メモリ・コントロール部にチェック回路を設け
て起動信号とそのタイ°電ングを判定し、その結果をス
キャン・フリッグ７０ッグに記憶させスキャン・データ
として保持しておくことが必要とされている。
イミングを判定し、エラーの内容に応じてシステム・ダ
クン、リトライ、またはりカバリ−等の処暑を選択する
ために、メモリ・コントロール部にチェック回路を設け
て起動信号とそのタイ°電ングを判定し、その結果をス
キャン・フリッグ７０ッグに記憶させスキャン・データ
として保持しておくことが必要とされている。
〔３〕従来技術と問題点
第１図は従来のスキャン・データ保線方式を説明するた
めの図である０図において、１は中央処理装置、２はメ
モリ・コントロール部、３は中央処理装置からの起動信
号＊〜Ｇｏと基本タイ電ンダ信号ＭＯＬＫとからタイき
ンダ信号０１Ｃ’Ｊ’０〜Ｏｌチーを作成するタイきン
グ作成回路、４は起動信号＊〜ＧＯとそのタイミングを
判定し、種々のエラー信号を発生゛するチェック回路、
５はエラー信号を保持するス゛キャン・プリップフロッ
プである。第２図は、第１図のスキャンデータ保護方式
の動作を説明するためのタイム・チャートである。以下
、第１図と第２図を参照して説明する。
めの図である０図において、１は中央処理装置、２はメ
モリ・コントロール部、３は中央処理装置からの起動信
号＊〜Ｇｏと基本タイ電ンダ信号ＭＯＬＫとからタイき
ンダ信号０１Ｃ’Ｊ’０〜Ｏｌチーを作成するタイきン
グ作成回路、４は起動信号＊〜ＧＯとそのタイミングを
判定し、種々のエラー信号を発生゛するチェック回路、
５はエラー信号を保持するス゛キャン・プリップフロッ
プである。第２図は、第１図のスキャンデータ保護方式
の動作を説明するためのタイム・チャートである。以下
、第１図と第２図を参照して説明する。
中央処理装置１から起動信号＊〜ＧＯが送出されゐと、
コントロール部２のチェック回路４で動作状態をチェッ
クし、そのチェック出力（ＤＭＥ、 ＴＭＩＱ、τＭ冨
１） をスキャン−フリップフロップにセットする。
コントロール部２のチェック回路４で動作状態をチェッ
クし、そのチェック出力（ＤＭＥ、 ＴＭＩＱ、τＭ冨
１） をスキャン−フリップフロップにセットする。
チェック出力がシステム・ダウンにつながるエラー（信
号ＤＭＩ）であるときフリッププロップ１１１にセット
され、その出力は信号ＤＭＧとして、中央処理装置１に
送出され、またスキャン・フリップフロップにデータを
セットするクロック＊ＳＯＯ〜＊８０２を作成する唇ゲ
ートの制御信号になる。したがってエラーが検出される
と信号ＤＭＧが１Ｌ″にな）クロック＊８００〜＊８Ｃ
２の発生が止められエラーについての各情報がスキャン
・フリップフロップ５に保持される。
号ＤＭＩ）であるときフリッププロップ１１１にセット
され、その出力は信号ＤＭＧとして、中央処理装置１に
送出され、またスキャン・フリップフロップにデータを
セットするクロック＊ＳＯＯ〜＊８０２を作成する唇ゲ
ートの制御信号になる。したがってエラーが検出される
と信号ＤＭＧが１Ｌ″にな）クロック＊８００〜＊８Ｃ
２の発生が止められエラーについての各情報がスキャン
・フリップフロップ５に保持される。
しかし、このような方式ではスキャン・クロックの制御
を信号ＤＭＧのみで行り【いるため、最初のエラー発生
で、スキャン・り四ツタが止められるので、そのエラー
が間欠障害であるのか固定障害であるのか見わけること
ができないという欠点があった。
を信号ＤＭＧのみで行り【いるため、最初のエラー発生
で、スキャン・り四ツタが止められるので、そのエラー
が間欠障害であるのか固定障害であるのか見わけること
ができないという欠点があった。
〔４〕発明の目的
本発明は上記従来の欠点く鑑み、エラーが間欠障害であ
るか固定障害であるのか判断できるようにしたスキャン
・データ保護方式を提供することｔ−目的とするもので
ある。
るか固定障害であるのか判断できるようにしたスキャン
・データ保護方式を提供することｔ−目的とするもので
ある。
〔５）発明の構成
そして上記した目的は本発明によれば、中央処理装置と
記憶装５置とメモリ・コントロール部とからなるシステ
ムにおいて、メモリ・コントセールＳに起動信号に対す
るシステムの各回路の動作状態を記憶する２段継続接続
されたスキャン・７リツプ７０ツブを設け、異常が発生
した場合、メモリ・リンレッジ為起動信号以外は３回目
以降の起動信号を停止させ、またり７レツシ島・サイク
ル時には動作状態をスキャン・フリップフロップに記憶
させるためやシ肝ツク！号の、発生を止めでスキャン・
アリッグフロク／のデータ保圃を行うことを、
゛ ＩＰ＃徽とすやス８キャンデー！！護友求を提供するこ
とにより達成される。
記憶装５置とメモリ・コントロール部とからなるシステ
ムにおいて、メモリ・コントセールＳに起動信号に対す
るシステムの各回路の動作状態を記憶する２段継続接続
されたスキャン・７リツプ７０ツブを設け、異常が発生
した場合、メモリ・リンレッジ為起動信号以外は３回目
以降の起動信号を停止させ、またり７レツシ島・サイク
ル時には動作状態をスキャン・フリップフロップに記憶
させるためやシ肝ツク！号の、発生を止めでスキャン・
アリッグフロク／のデータ保圃を行うことを、
゛ ＩＰ＃徽とすやス８キャンデー！！護友求を提供するこ
とにより達成される。
〔６〕発明の実施例 −７、−
以下、本発明の実施例を図、掌を参照して説明する。
第３図は本発−のスキャンデー、、夕保護方式を説明す
るための図であり、第４．５図はその動作を説明するた
めのタイム・チャートであり、第６図は中央処理装置！
での起動信号の制御を説明するための図である。
るための図であり、第４．５図はその動作を説明するた
めのタイム・チャートであり、第６図は中央処理装置！
での起動信号の制御を説明するための図である。
第３ｇにおいて、スキャン・クロックの発生は信号Ｉ）
ＭＧ・の反転信号とり７レツクエサイクルを示す信号Ｒ
ＦＯＹとのＭＡＮＥ）条件で停止される。また、スキャ
ン・７リツプ７０ツブ回路５はフリップフロップが２段
継続接続され２回分の起動信号によるエラーを記憶でき
る。
ＭＧ・の反転信号とり７レツクエサイクルを示す信号Ｒ
ＦＯＹとのＭＡＮＥ）条件で停止される。また、スキャ
ン・７リツプ７０ツブ回路５はフリップフロップが２段
継続接続され２回分の起動信号によるエラーを記憶でき
る。
エラー発生時、信号ＤＭＧは１ＩＩＩ”になり、エラー
が起ったサイ°′クルの動作状態（ＤＭＩＩＳ’ｒＭｌ
Ｏ。
が起ったサイ°′クルの動作状態（ＤＭＩＩＳ’ｒＭｌ
Ｏ。
ＴＭＩＩ） をスキャン・クロック＊８００〜＊８０
２によってブリッププロップ本、ｏ、鳶にセットし、次
の起動信号の動作状態のチェックを行いその起動信号が
リフレッシｔ・、サイクル以外でｉれば、ブリッププロ
ップ本、０、罵にセットする。このとき前のエラーが起
ったサイクルの動作状！は、イリップフロップＢ、、Ｄ
、、、１９ＫＫフトされている。
２によってブリッププロップ本、ｏ、鳶にセットし、次
の起動信号の動作状態のチェックを行いその起動信号が
リフレッシｔ・、サイクル以外でｉれば、ブリッププロ
ップ本、０、罵にセットする。このとき前のエラーが起
ったサイクルの動作状！は、イリップフロップＢ、、Ｄ
、、、１９ＫＫフトされている。
例えば、第４図のタイム・チャ、−トを参照すると、桔
じめの起動信号＊Ｗ’ｒＧＯでチェック回路４がエラー
を検出し、信、号ＤＭＩが＠Ｈ”、にな然、ブリッププ
ロップ本をセットし、その出力信号８００ＴＪＴＯＡ
カフ Ｈ”ＫＪ ル。次の起動信号＊ＲＤＧＯでエラー
がでないと、信号ｐ、ｌＪｍｇ７Ｌ”にな）、（第４図
の点線）ブリッププロップ本に七ツ卜され、その出力信
号８００ＵＴＯＡは′″Ｌ”になる。そして前のサイク
ルの動作状態はフリップフロップ１にシフトされ、フリ
ップフロップ１の出力信漫祉 にな）、そのエラーは
間欠障害 であることがわかる。逆に信号ＤＭ］ｉが１Ｈ１１にな
夛放Ｌ ”ｔ’ ＃ｔＬハ、 信号８００”ＴＯＡ、８
００Ｕ７ＯＢとも”Ｈ’になシ固定障害であることが解
る。
じめの起動信号＊Ｗ’ｒＧＯでチェック回路４がエラー
を検出し、信、号ＤＭＩが＠Ｈ”、にな然、ブリッププ
ロップ本をセットし、その出力信号８００ＴＪＴＯＡ
カフ Ｈ”ＫＪ ル。次の起動信号＊ＲＤＧＯでエラー
がでないと、信号ｐ、ｌＪｍｇ７Ｌ”にな）、（第４図
の点線）ブリッププロップ本に七ツ卜され、その出力信
号８００ＵＴＯＡは′″Ｌ”になる。そして前のサイク
ルの動作状態はフリップフロップ１にシフトされ、フリ
ップフロップ１の出力信漫祉 にな）、そのエラーは
間欠障害 であることがわかる。逆に信号ＤＭ］ｉが１Ｈ１１にな
夛放Ｌ ”ｔ’ ＃ｔＬハ、 信号８００”ＴＯＡ、８
００Ｕ７ＯＢとも”Ｈ’になシ固定障害であることが解
る。
また第５図に示すように、エラーが起きたサイクルの次
の起動信号がりフレッシュサイクルであった場合、スキ
ャン・フリップフロップ回路５のクロック＊８ｏＯ〜＊
８０２を止めることにより前にエラーを起こしたサイク
ルの動作状態を保護することができる。
の起動信号がりフレッシュサイクルであった場合、スキ
ャン・フリップフロップ回路５のクロック＊８ｏＯ〜＊
８０２を止めることにより前にエラーを起こしたサイク
ルの動作状態を保護することができる。
チェック回路４でシステム・ダクンにつながるエラーを
中央処理装置１に知らせる信号＊ＤＭＧは中央処理装置
において起動信号を制御することになぁか、第・図に示
すようＫ、中央処理装置１は信号＊ＤＭＧを受けとると
２回目の起動信号は送出するが、それ以降の起動信号は
送出しない。しかし、リフレッシュ・サイクルについて
は信号＊ＤＭＧの制御をうけないので、メモリ・コント
ロール部におけるスキャン・クロックをリフレッシ１・
サイクル時に止めるようにしている。
中央処理装置１に知らせる信号＊ＤＭＧは中央処理装置
において起動信号を制御することになぁか、第・図に示
すようＫ、中央処理装置１は信号＊ＤＭＧを受けとると
２回目の起動信号は送出するが、それ以降の起動信号は
送出しない。しかし、リフレッシュ・サイクルについて
は信号＊ＤＭＧの制御をうけないので、メモリ・コント
ロール部におけるスキャン・クロックをリフレッシ１・
サイクル時に止めるようにしている。
〔７〕発明の効果
以上、詳細に説明したように、本発明のスキャンデータ
保護方式によれば、エラーが間欠障害であるか固定障害
であるか判断することができ、また、メ毫すのり７レツ
シエによってエラーの情報が消えることがない。
保護方式によれば、エラーが間欠障害であるか固定障害
であるか判断することができ、また、メ毫すのり７レツ
シエによってエラーの情報が消えることがない。
Ｎ１図は従来のスキャンデータ保護方式を説明するため
の図、ＩＮ２図はそのタイム・チャート、１８３図は本
発明によるスキャンデータ保護方式を説明するための図
、第４図及びｊｌＩＳ図はそのタイム・チャート、第６
図は中央処理装置での起動信号の制御管説明するための
図である。 １・・・・・・中央処理装置 ２・・・・・・メモリ・コントロール部３・・・・・・
タイ建ング作成回路 ４・・・・・・チェック回路 ５・・・・・・スキャン・７リツプ７μッグ回路轡許出
願人 富士通株式金社 代履人弁場士 京 谷 四 部 ヤ １ 図 オＺ図 ５ｃｏｕ７２８６°０ 千３図 才４図 ｓｃｏυＴＯＢ
の図、ＩＮ２図はそのタイム・チャート、１８３図は本
発明によるスキャンデータ保護方式を説明するための図
、第４図及びｊｌＩＳ図はそのタイム・チャート、第６
図は中央処理装置での起動信号の制御管説明するための
図である。 １・・・・・・中央処理装置 ２・・・・・・メモリ・コントロール部３・・・・・・
タイ建ング作成回路 ４・・・・・・チェック回路 ５・・・・・・スキャン・７リツプ７μッグ回路轡許出
願人 富士通株式金社 代履人弁場士 京 谷 四 部 ヤ １ 図 オＺ図 ５ｃｏｕ７２８６°０ 千３図 才４図 ｓｃｏυＴＯＢ
Claims (1)
- 中央処暑装置と記憶装置とメモリ・コントロール部とか
らなるシステムにおいて、メモリ・コントーール部に起
動信号に対するシステムの各回路の動作状態を記憶する
２段継続接続されたスキャン・７リツプフ■ツブを設け
、異常が発生した場合、メ毫す・リフレッシ為起動信号
以外は３回目以降の起動信号を停止させ、またリフレッ
シェ・サイクル時には動作状態をスキャン・７リツプ７
０ツ７に記憶させるためのクロック信号の発生を止め、
スキャン・７リツプフロツプのデータ保護を行うことを
特徴とするスキャンゲータ保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210685A JPS58117055A (ja) | 1981-12-30 | 1981-12-30 | スキヤン・デ−タ保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210685A JPS58117055A (ja) | 1981-12-30 | 1981-12-30 | スキヤン・デ−タ保護方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58117055A true JPS58117055A (ja) | 1983-07-12 |
| JPH0254582B2 JPH0254582B2 (ja) | 1990-11-22 |
Family
ID=16593406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56210685A Granted JPS58117055A (ja) | 1981-12-30 | 1981-12-30 | スキヤン・デ−タ保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58117055A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495492B2 (en) | 2006-09-12 | 2009-02-24 | International Business Machines Corporation | Dynamic latch state saving device and protocol |
| US7966589B2 (en) | 2006-09-12 | 2011-06-21 | International Business Machines Corporation | Structure for dynamic latch state saving device and protocol |
-
1981
- 1981-12-30 JP JP56210685A patent/JPS58117055A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495492B2 (en) | 2006-09-12 | 2009-02-24 | International Business Machines Corporation | Dynamic latch state saving device and protocol |
| US7966589B2 (en) | 2006-09-12 | 2011-06-21 | International Business Machines Corporation | Structure for dynamic latch state saving device and protocol |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0254582B2 (ja) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0031499A2 (en) | Data processing apparatus adapted for memory readback checking | |
| JPS58117055A (ja) | スキヤン・デ−タ保護方式 | |
| JPH0221619B2 (ja) | ||
| JPS61177564A (ja) | 共有記憶装置 | |
| JP2517914B2 (ja) | 履歴情報記憶装置 | |
| JP2586072B2 (ja) | 記憶装置 | |
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPS5816361A (ja) | 記憶装置 | |
| JPH01112449A (ja) | 速度変換メモリ装置 | |
| JPS61214047A (ja) | メモリデ−タ転送回路 | |
| JPS6153850A (ja) | 受信デ−タ正常異常判断方式 | |
| JPH04293378A (ja) | 画像メモリ装置 | |
| JPS6113845A (ja) | 通信制御装置 | |
| JPH02275513A (ja) | リセット回路 | |
| JPH03166626A (ja) | 情報処理装置 | |
| JPS6353576B2 (ja) | ||
| JPS5839349A (ja) | プログラム制御装置 | |
| JPS6127782B2 (ja) | ||
| JPS63173432A (ja) | クロツク乗り換え回路 | |
| JPH05307489A (ja) | データバス異常検出機能確認方式 | |
| JPH06274276A (ja) | データ収集装置 | |
| JPH0296855A (ja) | メモリコントロール回路における故障検出方式 | |
| JPS61161549A (ja) | マイクロプログラム格納メモリのパリテイチエツク方式 | |
| JPS59116998A (ja) | 主記憶装置の障害検知方式 | |
| JPS6022694A (ja) | 制御棒の位置検出装置 |