KR890702145A - 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치 - Google Patents

다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치

Info

Publication number
KR890702145A
KR890702145A KR1019880701787A KR880701787A KR890702145A KR 890702145 A KR890702145 A KR 890702145A KR 1019880701787 A KR1019880701787 A KR 1019880701787A KR 880701787 A KR880701787 A KR 880701787A KR 890702145 A KR890702145 A KR 890702145A
Authority
KR
South Korea
Prior art keywords
lock
command
state
bus
interlock read
Prior art date
Application number
KR1019880701787A
Other languages
English (en)
Other versions
KR910007750B1 (ko
Inventor
쥬니어 리차드 비.길렛
디.윌리암스 어글라스
Original Assignee
원본미기재
디지탈 이킙먼트 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 디지탈 이킙먼트 코오포레이숀 filed Critical 원본미기재
Publication of KR890702145A publication Critical patent/KR890702145A/ko
Application granted granted Critical
Publication of KR910007750B1 publication Critical patent/KR910007750B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Vehicle Body Suspensions (AREA)
  • Hardware Redundancy (AREA)
  • Control By Computers (AREA)

Abstract

내용 없음

Description

다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명을 사용하는 데이타 처리 시스템의 블록도이다. 제 2 도는 제 1 도 데이타 처리 시스템에서의 노드의 블록도이다. 제 3 도는 제 1 도 데이타 처리 시스템에서 사용된 타이밍 신호들을 도시한 타이밍도이다.

Claims (7)

  1. 펜디드 버스 상의 배타적 판독-수정-기입 동작을 실행하기 위한 장치로서, 상기 동작은 특정 위치에 기억된 정보를 검색하고 후속 인터록 판독 명령에 의해 상기 기억 정보에 대한 액세스를 제한하기 위한 인터록 판독 명령과, 상기 특정 위치에 정보를 기억시키고 상기 기억된 정보에 대한 액세스를 복원시키기 위한 언록 기입명령을 포함하는 상기 펜디드 버스 상의 일련의 상이한 트랜잭션을 갖는데, 명령기 노드로부터 인터록 판독명령을 수신하기 위한 수단과 ; 상기 특정 위치를 포함하는데, 정보를 기억시키기 위한 기억수단과 ; 상기 기억수단과 결합되고 언록 상태와 록 상태 사이에서 동작 가능한데, 언록 상태에서 상기 기억수단에 대한 액세스를 허용하고 록 상태에서 상기 기억수단에 대한 액세스를 부정하기 위한 록 수단과 ; 상기 인터록 판독 명령에 응답하여, 상기 록 수단의 상태를 나타내는 록 상태 지시를 발생시키고, 언록 상태로부터 록 상태로 상기 록 수단을 스위칭하며, 언록 기입 명령에 응답하여, 상기 특정 위치에서 수정된 정보를 기억시키고 록 상태로 부터 언록 상태로 상기 록 수단을 스위칭하기 위한 명령수단과 ; 상기 인터록 판독 명령을 발생시킨 상기 명령기 노드에 상기 인터록 판독 명령의 개시에 뒤이은 비 특정 시간에 상기 록 수단 상태에 대응하는 록 상태 메세지를 전송하기 위한 상태 응답 수단을 구비하는 것을 특징으로 하는 펜디드 버스 상의 배타적 판독-수정-기입 동작 실행장치.
  2. 제 1 항에 있어서, 상기 인터록 판독 명령의 수신을 나타내는 인식 확인 신호를 상기 인터록 판독 명령의 개시에 뒤이은 소정 시간에 상기 명령기 노드에 전송하기 위한 수단을 구비하는 것을 특징으로 하는 장치.
  3. 제 1 항에 있어서, 상기 상태 응답 수단은 제1 및 제 2 형태의 응답 메세지를 선택적으로 발생시키기 위한 수단을 구비하는데, 상기 제 1 형태의 데이타 메세지는 상기 록 수단이 상기 언록 상태에 있을 때 상기 기억된 정보를 포함하고, 제 2 형태의 데이타 메세지는 상기 록 수단이 상기 록 상태에 있을 때 상기 정보의 무용성을 나타내는 것을 특징으로 하는 장치.
  4. 반복되는 버스 사이클 동안 데이타를 전파하는 펜디드 버스상의 프로세서 노드로 부터의 배타적 판독-수정-기입 동작을 실행하기 위한 장치로서, 상기 동작이 메모리 노드내의 특정 위치에 기억된 정보를 검색하고 후속 인터록 판독 명령에 의해 상기 기억된 정보에 대한 액세스를 제한하기 위해 록 상태에서 상기 특정 위치를 설정하기 위한 인터록 판독 명령과, 상기 특정 위치에 정보를 기억시키고 상기 기억된 정보에 대한 액세스를 복원시키기 위해 언록 상태에서 상기 특정 위치를 설정하기 위한 언록 기입 명령을 포함하는 상기 펜디드 버스상의 일련의 상이한 트랜잭션을 가지며, 상기 트랜잭션들은 상기 버스를 통하여 전송된 명령 및 응답 메세지를 통하여 수행되는데, 명령 메세지에 뒤이은 소정 수의 버스 사이클 후 상기 프로세서 노드에 인식 지시 신호를 전송하기 위한 인식 수단과 ; 상기 프로세서 노드로부터 상기 인터록 판독 명령 메세지 및 언록 기입 명령 메세지를 수신하기 위한 입력 큐 수단과 ; 상기 입력 큐 수단으로부터 기억된 명령을 제거하고 상기 명령으로부터 인터록 판독 및 언록 기입 제어 및 어드레스 데이타를 발생시키기 위한 명령 디코더 수단과 ; 상기 특정 위치를 포함하는 복수의 어드레스 위치를 가지며, 상기 디코더 수단으로부터의 제어 및 어드레스 데이타에 응답하여 상기 정보를 기억시키고 검색하기 위한 메모리 어레이와 ; 상기 메모리 어레이 내의 어드레스 위치에 대응하는 메모리 어드레스 값을 기억시키기 위한 위치를 갖는 록 기억 레지스터와 ; 상기 디코더 수단으로부터의 상기 인터록 판독 명령 및 어드레스 데이타에 응답하여, 상기 인터록 판독 어드레스가 상기 록 기억 레지스터에 벌써 나타나지 않을 경우 상기 록 기억 레지스터에 상기 인터록 판독 어드레스 데이타를 위치시키고, 상기 록 기억 레지스터에 기억된 상기 데이타에 대응하는 메모리 어레이 어드레스 위치를 록 상태에서 설정하며, 상기 디코더 수단으로부터의 언록 기입 제어 및 어드레서 데이타에 응답하여, 상기 록 기억 레지스터에 기억된 상기 언록 기입 데이타에 대응하는 메모리 어레이 어드레스 위치를 언록 상태에서 설정하고, 상기 인터록 판독 제어 데이타에 응답하여, 상기 인터록 판독 어드레스 데이타에 의해 특정된 메모리 어레이 어드레스 위치의 상태에 대응하는 록 상태 신호를 발생시키기 위한 록 제어기 수단과 ; 상기 록 상태 신호에 응답하여, 상기 특정 어드레스가 언록 상태에 있을 경우, 상기 입력 큐로부터 검색된 명령의 어드레서 데이타에 의해 특정된 메모리 어드레스의 내용을 포함하는 응답 메세지를 발생시키고, 상기 특정 어드레스가 록 상태에 있을 경우, 록된 응답을 포함하는 응답 메세지를 발생시키시 위한 발생기 수단과 ; 상기 발생기 수단으로부터의 응답 메세지를 기억시키고, 상기 프로세서 노드에 의해 대응 명령의 개시에 뒤이은 비특정 시간에 상기 버스에 대한 액세스를 얻은 후 상기 프로세서 노드에 상기 기억된 응답 메세지를 전송하기 위한 출력 큐 수단을 구비하는 것을 특징으로 하는 반복 버스 사이클동안 데이타를 전파하는 펜디드 버스상의 프로세서 노드로부터의 베타적 판독-수정-기입 동작 실행장치.
  5. 제 4 항에 있어서, 상기 록 제어기 수단은 상기 응답 메세지가 상기 프로세서 노드에 의해 성공적으로 수신되지 않을 경우 언록 상태에서 상기 메모리 어레이 어드레스 위치를 복원시키기 위한 수단을 구비하는 것을 특징으로 하는 장치.
  6. 펜디드 버스상의 배타적 판독-수정-기입 동작에 응답하기 위한 방법으로서, 상기 동작은 특정 위치에 기억된 정보를 검색하고 후속 인터록 판독 명령에 의해 상기 기억된 정보에 대한 액세스를 제한하기 위한 인터록 판독 명령과, 상기 특정 위치에 정보를 기억시키고 상기 기억된 정보에 대한 액세스를 복원시키기 위한 언록 기입명령을 포함하는 상기 펜디드 버스 상의 일련의 상이한 트랜잭션을 갖는데, 명령기 노드로부터 인터록 명령을 수신하는 단계와 ; 록 표시자를 검사하여 상기 록 표시자가 언록 상태에 있을 경우 상기 록 표시자를 언록 상태로부터 록 상태로 스위칭하는 단계와 ; 상기 록 표시자 상태에 대응하는 록 상태 신호를 상기 인터록 판독 명령의 개시에 뒤이은 비특정 시간에 상기 명령기 노드에 전송하는 단계와 ; 수정된 정보를 상기 특정 위치에 기억시키고, 언록 기입 명령의 수신시 록 상태로부터 언록 상태로 상기 록 표시자를 스위칭하는 단계를 포함하는 것을 특징으로 하는 펜디드 버스 상의 배타적 판독-수정-기입 동작에 응답하기 위한 방법.
  7. 제 6 항에 있어서, 상기 인터록 판독 명령의 수신을 나타내는 인식 확인 신호를 상기 명령의 개시에 뒤이은 소정 시간에 상기 명령기 노드에 전송하는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880701787A 1987-05-01 1988-04-25 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치 KR910007750B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US044,466 1987-05-01
US07/044,466 US4949239A (en) 1987-05-01 1987-05-01 System for implementing multiple lock indicators on synchronous pended bus in multiprocessor computer system
PCT/US1988/001299 WO1988008584A1 (en) 1987-05-01 1988-04-25 Method and apparatus for implementing multiple lock indicators in a multiprocessor computer system

Publications (2)

Publication Number Publication Date
KR890702145A true KR890702145A (ko) 1989-12-23
KR910007750B1 KR910007750B1 (ko) 1991-09-30

Family

ID=21932544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880701787A KR910007750B1 (ko) 1987-05-01 1988-04-25 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치

Country Status (8)

Country Link
US (1) US4949239A (ko)
EP (1) EP0344216B1 (ko)
JP (1) JPH0642236B2 (ko)
KR (1) KR910007750B1 (ko)
AU (1) AU600830B2 (ko)
CA (1) CA1304828C (ko)
DE (1) DE3882977T2 (ko)
WO (1) WO1988008584A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1227711B (it) * 1988-11-18 1991-05-06 Caluso Torino Sistema multiprocessore di elaborazione dati a risorse distribuite condivise e prevenzione di stallo.
US5142676A (en) * 1988-12-28 1992-08-25 Gte Laboratories Incorporated Separate content addressable memories for storing locked segment addresses and locking processor identifications for controlling access to shared memory
US5175837A (en) * 1989-02-03 1992-12-29 Digital Equipment Corporation Synchronizing and processing of memory access operations in multiprocessor systems using a directory of lock bits
US5182809A (en) * 1989-05-31 1993-01-26 International Business Machines Corporation Dual bus microcomputer system with programmable control of lock function
JPH0387958A (ja) * 1989-06-30 1991-04-12 Nec Corp バスロツク制御方式
US5101479A (en) * 1989-07-21 1992-03-31 Clearpoint Research Corporation Bus device for generating and responding to slave response codes
US5353416A (en) * 1989-10-25 1994-10-04 Zenith Data Systems Corporation CPU lock logic for corrected operation with a posted write array
US5136714A (en) * 1989-12-04 1992-08-04 International Business Machines Corporation Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system
US5499356A (en) * 1989-12-29 1996-03-12 Cray Research, Inc. Method and apparatus for a multiprocessor resource lockout instruction
US5381536A (en) * 1989-12-29 1995-01-10 Cray Research, Inc. Method and apparatus for separate mark and wait instructions for processors having multiple memory ports
US5168570A (en) * 1989-12-29 1992-12-01 Supercomputer Systems Limited Partnership Method and apparatus for a multiple request toggling priority system
US5276847A (en) * 1990-02-14 1994-01-04 Intel Corporation Method for locking and unlocking a computer address
US5359715A (en) * 1991-09-16 1994-10-25 Ncr Corporation Architectures for computer systems having multiple processors, multiple system buses and multiple I/O buses interfaced via multiple ported interfaces
US5269005A (en) * 1991-09-17 1993-12-07 Ncr Corporation Method and apparatus for transferring data within a computer system
US5430860A (en) * 1991-09-17 1995-07-04 International Business Machines Inc. Mechanism for efficiently releasing memory lock, after allowing completion of current atomic sequence
US5491799A (en) * 1992-01-02 1996-02-13 Amdahl Corporation Communication interface for uniform communication among hardware and software units of a computer system
JP3515142B2 (ja) * 1992-06-11 2004-04-05 セイコーエプソン株式会社 データ転送制御装置
GB2273586A (en) * 1992-12-21 1994-06-22 Hanover Restricting access to shared memory during updates.
US5666515A (en) * 1993-02-18 1997-09-09 Unisys Corporation Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address
US5574862A (en) * 1993-04-14 1996-11-12 Radius Inc. Multiprocessing system with distributed input/output management
JP3360933B2 (ja) * 1994-06-01 2003-01-07 富士通株式会社 情報処理システムにおける記憶制御方法および記憶制御装置
US5594875A (en) * 1994-07-01 1997-01-14 Digital Equipment Corporation Method and apparatus to provide pended transaction on a non-pended system bus
US5701422A (en) * 1995-12-13 1997-12-23 Ncr Corporation Method for ensuring cycle ordering requirements within a hierarchical bus system including split-transaction buses
US5872980A (en) * 1996-01-25 1999-02-16 International Business Machines Corporation Semaphore access control buffer and method for accelerated semaphore operations
EP0887741B1 (en) 1997-06-27 2005-04-13 Bull S.A. Interface bridge between a system bus and a local bus for controlling at least one slave device, such as a ROM memory
US6421751B1 (en) * 1998-11-23 2002-07-16 Advanced Micro Devices, Inc. Detecting a no-tags-free condition in a computer system having multiple outstanding transactions
US6611891B1 (en) 1998-11-23 2003-08-26 Advanced Micro Devices, Inc. Computer resource configuration mechanism across a multi-pipe communication link
US6397225B1 (en) * 1998-12-23 2002-05-28 Advanced Micro Devices, Inc. Messaging system with protocol independent message format
US6529983B1 (en) 1999-11-03 2003-03-04 Cisco Technology, Inc. Group and virtual locking mechanism for inter processor synchronization
US6681341B1 (en) 1999-11-03 2004-01-20 Cisco Technology, Inc. Processor isolation method for integrated multi-processor systems
US6892237B1 (en) 2000-03-28 2005-05-10 Cisco Technology, Inc. Method and apparatus for high-speed parsing of network messages
US6505269B1 (en) 2000-05-16 2003-01-07 Cisco Technology, Inc. Dynamic addressing mapping to eliminate memory resource contention in a symmetric multiprocessor system
US6922745B2 (en) * 2002-05-02 2005-07-26 Intel Corporation Method and apparatus for handling locks
JP4576323B2 (ja) * 2004-12-10 2010-11-04 富士通株式会社 データ転送装置およびデータ転送方法
US7315910B2 (en) * 2005-06-16 2008-01-01 Oracle International Corporation Techniques for handling lock-related inconsistencies
US8994533B2 (en) * 2006-11-30 2015-03-31 Patent Navigation, Inc. Conditional RFID
US8001328B2 (en) * 2008-01-29 2011-08-16 International Business Machines Corporation Method and process for expediting the return of line exclusivity to a given processor through enhanced inter-node communications
US9560134B1 (en) * 2012-06-27 2017-01-31 Netapp, Inc. Storage array side write locking
US20170111286A1 (en) * 2015-10-15 2017-04-20 Kabushiki Kaisha Toshiba Storage system that includes a plurality of routing circuits and a plurality of node modules connected thereto

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398405A (en) * 1965-06-07 1968-08-20 Burroughs Corp Digital computer with memory lock operation
US3528061A (en) * 1968-07-05 1970-09-08 Ibm Interlock arrangement
FR2056894A1 (ko) * 1969-07-31 1971-05-07 Cii
US3761883A (en) * 1972-01-20 1973-09-25 Ibm Storage protect key array for a multiprocessing system
US3997875A (en) * 1973-01-08 1976-12-14 U.S. Philips Corporation Computer configuration with claim cycles
US3916384A (en) * 1973-06-15 1975-10-28 Gte Automatic Electric Lab Inc Communication switching system computer memory control arrangement
JPS5319501B2 (ko) * 1973-11-21 1978-06-21
GB1536853A (en) * 1975-05-01 1978-12-20 Plessey Co Ltd Data processing read and hold facility
US3993981A (en) * 1975-06-30 1976-11-23 Honeywell Information Systems, Inc. Apparatus for processing data transfer requests in a data processing system
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
US4075692A (en) * 1976-01-02 1978-02-21 Data General Corporation Data path configuration for a data processing system
US4055851A (en) * 1976-02-13 1977-10-25 Digital Equipment Corporation Memory module with means for generating a control signal that inhibits a subsequent overlapped memory cycle during a reading operation portion of a reading memory cycle
US4099243A (en) * 1977-01-18 1978-07-04 Honeywell Information Systems Inc. Memory block protection apparatus
JPS53105139A (en) * 1977-02-24 1978-09-13 Nec Corp Dynamic main memory controller
US4115854A (en) * 1977-03-28 1978-09-19 International Business Machines Corporation Channel bus controller
US4161778A (en) * 1977-07-19 1979-07-17 Honeywell Information Systems, Inc. Synchronization control system for firmware access of high data rate transfer bus
JPS596415B2 (ja) * 1977-10-28 1984-02-10 株式会社日立製作所 多重情報処理システム
US4296466A (en) * 1978-01-23 1981-10-20 Data General Corporation Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4384322A (en) * 1978-10-31 1983-05-17 Honeywell Information Systems Inc. Asynchronous multi-communication bus sequence
JPS55134470A (en) * 1979-03-12 1980-10-20 Digital Equipment Corp Data processing system
US4315310A (en) * 1979-09-28 1982-02-09 Intel Corporation Input/output data processing system
US4313161A (en) * 1979-11-13 1982-01-26 International Business Machines Corporation Shared storage for multiple processor systems
US4481573A (en) * 1980-11-17 1984-11-06 Hitachi, Ltd. Shared virtual address translation unit for a multiprocessor system
US4407016A (en) * 1981-02-18 1983-09-27 Intel Corporation Microprocessor providing an interface between a peripheral subsystem and an object-oriented data processor
JPS58107977A (ja) * 1981-12-22 1983-06-27 Toshiba Corp 記憶装置へのアクセス方式
US4480307A (en) * 1982-01-04 1984-10-30 Intel Corporation Interface for use between a memory and components of a module switching apparatus
JPS58140862A (ja) * 1982-02-16 1983-08-20 Toshiba Corp 相互排他方式
US4490785A (en) * 1982-05-07 1984-12-25 Digital Equipment Corporation Dual path bus structure for computer interconnection
US4574350A (en) * 1982-05-19 1986-03-04 At&T Bell Laboratories Shared resource locking apparatus
US4698753A (en) * 1982-11-09 1987-10-06 Texas Instruments Incorporated Multiprocessor interface device
JPS59106021A (ja) * 1982-12-10 1984-06-19 Oki Electric Ind Co Ltd バス構成方式
US4543628A (en) * 1983-01-28 1985-09-24 Digital Equipment Corporation Bus for data processing system with fault cycle operation
US4891749A (en) * 1983-03-28 1990-01-02 International Business Machines Corporation Multiprocessor storage serialization apparatus
JPS6010384A (ja) * 1983-06-29 1985-01-19 Nec Corp デ−タ処理装置
US4587609A (en) * 1983-07-01 1986-05-06 Honeywell Information Systems Inc. Lockout operation among asynchronous accessers of a shared computer system resource
US4660169A (en) * 1983-07-05 1987-04-21 International Business Machines Corporation Access control to a shared resource in an asynchronous system
US4763249A (en) * 1983-09-22 1988-08-09 Digital Equipment Corporation Bus device for use in a computer system having a synchronous bus
US4706190A (en) * 1983-09-22 1987-11-10 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in digital computer system
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
US4626843A (en) * 1983-09-27 1986-12-02 Trw Inc. Multi-master communication bus system with parallel bus request arbitration
JPS60107170A (ja) * 1983-11-15 1985-06-12 Nec Corp マルチプロセッサ制御方式
US4604694A (en) * 1983-12-14 1986-08-05 International Business Machines Corporation Shared and exclusive access control
US4709326A (en) * 1984-06-29 1987-11-24 International Business Machines Corporation General locking/synchronization facility with canonical states and mapping of processors

Also Published As

Publication number Publication date
WO1988008584A1 (en) 1988-11-03
EP0344216A1 (en) 1989-12-06
AU600830B2 (en) 1990-08-23
DE3882977T2 (de) 1994-03-24
EP0344216B1 (en) 1993-08-04
JPH02500783A (ja) 1990-03-15
US4949239A (en) 1990-08-14
DE3882977D1 (de) 1993-09-09
KR910007750B1 (ko) 1991-09-30
AU1716888A (en) 1988-12-02
CA1304828C (en) 1992-07-07
JPH0642236B2 (ja) 1994-06-01

Similar Documents

Publication Publication Date Title
KR890702145A (ko) 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치
KR890702116A (ko) 멀티프로세서 컴퓨터 시스템의 다중록 표시기 운영 방법 및 장치
US4181936A (en) Data exchange processor for distributed computing system
US4332009A (en) Memory protection system
GB1415233A (en) Memory control apparatus adaptive to different access and cycle times
GB1588929A (en) Priority vectored interrupt using direct memory access
EP0432575A2 (en) Data processor having wait state control unit
EP0350929B1 (en) Variable length data processing apparatus
US4040030A (en) Computer instruction control apparatus and method
EP0149900A2 (en) Data storage apparatus
US6829719B2 (en) Method and apparatus for handling nested faults
US3435418A (en) Record retrieval and record hold system
US4956770A (en) Method and device to execute two instruction sequences in an order determined in advance
US3480917A (en) Arrangement for transferring between program sequences in a data processor
US3427592A (en) Data processing system
EP0473311B1 (en) Memory row redrive
GB1164000A (en) Data Processing System with Controls to Deal with Requests from Subsystem for Prohibited Operations
US3693160A (en) Apparatus for controlling the cycle steals required by a chain printer under cpu control
JPS6285343A (ja) メモリ読み出し回路
US5151982A (en) Data processing system
KR900005306A (ko) 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템
JP3169878B2 (ja) メモリ制御回路
JPH06309185A (ja) 情報処理装置
SU1287157A1 (ru) Устройство дл управлени запуском программ
JPS6125168B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee