JPS60107170A - マルチプロセッサ制御方式 - Google Patents

マルチプロセッサ制御方式

Info

Publication number
JPS60107170A
JPS60107170A JP58214534A JP21453483A JPS60107170A JP S60107170 A JPS60107170 A JP S60107170A JP 58214534 A JP58214534 A JP 58214534A JP 21453483 A JP21453483 A JP 21453483A JP S60107170 A JPS60107170 A JP S60107170A
Authority
JP
Japan
Prior art keywords
instruction
lock
operand
bus
unlock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58214534A
Other languages
English (en)
Inventor
Shinji Nanba
難波　信治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58214534A priority Critical patent/JPS60107170A/ja
Priority to DE8484113751T priority patent/DE3481235D1/de
Priority to US06/671,363 priority patent/US4665484A/en
Priority to EP84113751A priority patent/EP0142820B1/en
Publication of JPS60107170A publication Critical patent/JPS60107170A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複数のプロセッサがメインメモリを共有スルマ
ルチブロセッザンステムｌこ関し、特に共有膏源のロッ
ク及びアンロックのための命令によるブロセノザの制御
方式に関する。
従来、マルチプロセッサシステムにおいては、＋１］互
に同期をとりながら平行して実行される複数のプログラ
ムに共有される資源のロックのタメζこテストアンドセ
ット命令（以下ＴＳ命令と記す）が使用されていた。Ｔ
Ｓ命令のオペランドは共有資源がロックさね、ているか
否かを示すデータ（以下Ｇ　Ａ　Ｔ　Ｅと記す）であっ
て、例えばＧＡＴＥ（７）最初のビットが１ならはその
資源はロックされていることを示し、０ならはロックさ
れていないことを示す。１１８　命令ではまずオペラン
ドであるＧＡＴＥを読み出しＧＡＴＥＯ″）最初のビッ
トによってコンディションコード（以下００と記す）を
セットする。例えは、ロックされている場合すなわちＧ
ＡＴＥの最初のビットが１ならはコンディションコード
ＣＣを１に、ロックされてい互い場合すなわちＧＡｉ’
Ｅの最初のビットがＯならは００をＯにセットする。次
いで全ビットが１のデータをＧＡＴＥに書き込みＧＡＴ
Ｅの全ビットを１にセットする。この一連の動作におい
ては他のプロセッサがこのＧ　Ａ　Ｔ　Ｉ”、にアクセ
スできないようにしている。
共有資源を操作する各々のプログラムは、共有資源の操
作の直前に、この共有資源に対応する（）ＡＴＥ＋こ対
してテストアンドセットＴＳ命令ヲ実付する。００＝０
であれは共有資源はロックされていないので共有資源の
操作に入れるが、ＣＣ；１であれは仙のプログラムによ
ってロックされているのでロックか解かれるまでＴＳ命
令をくり返す。ロックが解かれると１゛Ｓ命令の００が
Ｏとなるのでこのとき（ゴじめてＴＳ命令のループから
ぬけたし共有資源の操作に入る８この操作が終ると共有
資源のロックが解かれたことを示すためにＧＡＴＥの全
ビットに０を書き込んで次の処理Ｇこ入る。この時、他
のプログラムが同一のＧＡＴＥＯこ力するＴＳ命令のル
ープを実行していれは、その内の一つのプロクラム（Ｏ
Ａ、ＴＥの全ビットζこ０が書き込まＶ、たＩ剰ここの
ＧＡ　Ｔ　ＥｇこＴＳ命令を実行したプロクラム）かＣ
０＝ｏで１゛Ｓ命令を終了する。（この詩仙のプログラ
ムのＴ　Ｓ　命令＆１ＣＣ＝１で終了する。）そしてこ
のプログラムが次に、この共有資源の操作に入り、操作
が終る♂ＧＡ、ＴＥの全ビットに０を書き込む。
以上のようにして共有資源の排他制御を行うのであるが
この方式ｌこは次のような問題点がある。
あるブロクラムが、共有資源の操作を行っている１）Ｊ
に、共有資源の操作を行おうとしているブロクラムｉｉ
　’］”　Ｓ命令をくり返して実イゴしていることにな
る。ＴＳ命令はそのオペランドである（）ＡＴＥを読み
出し、全ビットζこ１を書き終えるまで他のプロセッサ
の、メインメモリへのアクセスを待にすので、ゴ′Ｓ命
令をくり返す占いうこさくま、他のプロセッサ上のブロ
クラムの実イ〒速Ｉｆを低下さぜることになるはかりで
なく、共有０源の操作を打っているプログラムの実行速
度をも低下さぜることになる。このこさはＧＡＴＥの全
ビットを００を７＋き込む操作をも遅らせることになる
。このよう０こＴＳ命令のループは、システムの実行速
度を１氏下させてしまう。
この対策として、ロックに失敗した時にタイマをかけて
待つという方法と、Ｎ　ＯＰ命令を何回か行っ１こ後Ｔ
Ｓ命令を行うさいうループで侍つという方法占が考えら
２する。しがしｔ゛がら前者はプログラムの切り替えの
オールヘッドが大きすぎるし、後者で（・工ＮＯＰ命令
Ｏ）取り出しのｋめにメインメモリヲ読み出すので、他
のプロセッサのメモリアクセスが待１こさ才］ろことζ
こ１ｓす、結局これらの方法では効果を上けることはで
きη０（１）。
不発明の目的は′ｒＳ命令のループによるシステムの実
行庫１集の低下を小さくするこごにある。
ＴＳ酪令のループの目的を考えてみると二つあることが
わかる。そのｒｒｚ　−ｆ−に共有資源のロックが解除
されるまで待つことであＱつ、８二は口、り／バ解除さ
石ム：ら、ＧＡ　’、１’　Ｅの全ヒ、１・に１を書き
込むことによって共有者源をロックしｆこことを他のプ
ログラムに示すこさである。このこａがらループとして
くり返し実行さＩ９、るＴＳＳ命令ＧＡＴＥの読み出し
は、ロックが解除さイ９るのを検出するために行われて
いることがわかる。才た、ＧＡＴＥヘの書き込みは最後
の１回を除いて無童味である、ＩＳぜ１ｘらロックされ
ているこ占がわかった時のＧＡＴＥの最初のヒツトの値
は、ＴＳ命令による書き込みによって変化するものでは
ない力）らである。以上のことからＧＡＴＥを読み出す
という方法以外の何らかの方法でロックが解除されたこ
とを検出することができれは次のように動作する命令（
以下ロック命令と記す）を設けることによりループの途
中のＴＳ命令に相当するＧＡＴＥの読み書きをＩＳりす
ことかできるようになる。すＩＳわちその命令はＧＡＴ
Ｅをオペランドとしてもち、まずＧＡＴＥを読み出し最
初のビットを調べＯｆ、ｆらばＧ　Ａ　’ｌ’　Ｅの全
ビットに１を書き込んで命令終了となり、１ならばロッ
クの解除が検出されるまで待ち検出されたら命令の最初
にもどって、実行を続ける。（）ＡＴＥの最初のビット
が１の場合ζこにチ１こＧＡＴＥの全ビットに１を書き
込むのでなく命令の最初ζこ６とって、ＯＡ’ｌ’Ｅの
チェックを行うのは他のプロセッサでもロックを要求し
ている場合が考えられるからである。
ロックのＭ除の検出をＧＡＴ’Ｅの読み出しによって行
４［っている理由は以下の辿りである。すなワチ、従来
のマルチプロセッサシステムζこおいては、ロックを解
除する１こめに特別な命令を実行してい１こわけでは１
（＜て、通常の書き込みを行う命令を実行していた。よ
ってロックの解除の検出はＯＡ、ＴＥそわ自身の値５−
読み出すけ外に方法がなかったわけである。
本発明によりはロックを解開するアンロック命令を設け
、アンロック命令でアンロック信号を出力する８上記ロ
ツク命令ではこのアンロック信号を検出することによっ
てロックの解除を知ることができる。ｆ−だしアンロッ
ク命令でロックが解除されたＧＡ、ｌシと、ロック命令
でロックしようとしているＯ　Ａ、　Ｔ　Ｅが同一のＧ
ＡＴＥであるか否か　。
はわからないので、ロック命令では、命令の最初にもど
ってもう一度ＯＡ’Ｊ’Ｅのチェック５−行うのである
。いずれにせよ不発明のロック命令ではＴＳ命令のルー
プにみられるよう７，１：　ＧＡ　Ｔ　Ｅ　（７）　ｆ
ｉみ出し回数が少なくなるはかりでなく、ロック命令実
イ１中のブロモ、、すはロックが解除されるまでの問い
いかえると他のプログラムがロックを得て、共有資源の
操作を行い、アンロック命令によってロックを解除する
までの間メインメモリへのアクセスを行わないので、共
有資源の操作を行っているプロクラムのメインメモリへ
のアクセスは、１゛Ｓ命令のループに比べ、待たされる
回数が減少する。
よってＴＳ命令のループの問題点であるシステムの実行
速度の低下を小さくすることができる。
本発明はこの目的を達成するために、相互ζこ同期をと
りながら平行して実行される複数のプログラムをメイン
メモリを共有する複数のプロセッサ上で実行するマルチ
プロセッサシステムにおいて、上記複数のプログラムの
間で共有される資源をロックする命令として、該ロック
命令のオペランドへのアクセスを他のプロセッサｌこ対
して排他的に制御できるようになるまで待ち排他的に制
御できるようになると、上記オペランドの値を上記メイ
ンメモリから読み出し、得られたオペランドの値と、該
ロック命令にまってあらかじめ定められた第一の値とが
、核ロック命令によってあらかじめ定められた条件を満
しているか否かのチェックを行い、満していなければ、
上記排他制御を解除してどれか１つのプロセッサが出力
したアンロック信号が検出され、るまで待ち、アンロッ
ク信号が検出されると命令動作の最初にもどって実行を
続行し、」正犯メインメモリより得られたオペランドの
値と、上記第一の値とが上記条件を満しているならば該
ロック命令によってあらかじめ定められた第二の値を上
記オペランドに書き込み、書き込みが完了すると上記排
他制御を解除して終了する命令と、上記共有頁源のロッ
クを解除するアンロック命令として、該ロック命令のオ
ペランドへのアクセスを他のプロセッサに対し排他的に
制御できるようになるまで待ち、排他的に制御できるよ
うになると該アンロック命令によってあらかじめ定めら
れ上記第一の値との間で上記条件を満す第三の値を上記
オペランドに−■き込み、あらかじめ定められた期間、
アンロック信号を出力し、書き込みが終了すると、」正
犯排他制御を解除して終了する命令とを有するこ占を特
徴としている。
以下に図面を参照しながら本発明の実施例について説明
する。第１図は、不発明のマルチプロセッサ制御方式を
実現する装置の一実施例の構成を示すブロック図、第２
図は本実施例におけるロック命令のフローチャート、第
３図は、アンロック命令のフローチャートである。Ｐｏ
　、ＰＩ　、Ｐ２はプロセッサ、ＭＭはメインメモリ、
ＡＢはアドレスバス、１）　１１３はデータバス、ＯＢ
は制御信号バスでＡＢ、ＤＢ、Ｃ３Ｂで共有バスを構成
する。プロセッサＰＯ１ＰＩ、Ｐ２はこの共有バスを通
じメインメモｌＪＭ、Ｍを共有している。各プロセッサ
はマイクロプログラムによって制御される。ＭＰＯはマ
イクロプログラムコントローラで、Ｏ８は開側１記憶で
ごイクロプログラムコン１−ローラＭＰＯは制御記憶Ｏ
８＋こ対しアドレスを与え読み出されたマイクロ命令で
もってプロセッサを制御する。Ｕ１ｊ８はマイクロプロ
グラムコントローラｋＩ　Ｐ　Ｏによって制御されるア
ンロック信号である。ＯＴ（、Ｇは論理和をとるＯ　Ｉ
ｔ、ゲートである。ＵＬはＯＲゲートＯＲＧの出力であ
る。どれか１つのプロセッサがアンロック信号Ｕ’ＬＳ
を１ζこするとＯＩ（、ゲートＯＲＧの出力ＵＬはＩに
なる。この出力ＵＬは、各プロセッサのマイクロプログ
ラムコントローラＭＰＯの入力となっており、マイクロ
プログラムにまって適切なタイミングでチェックするこ
とができる。
却下ｌこロック命令及びアンロック命令のフローチャー
トを参照しながら共有資源のロックについて説明する。
まず、共有資源がロックされていない・場合について説
明する。あるプロセッサたとえばＰｏで実行されている
プログラムが共有資源をロックするためζこロック命令
を実行する。ロック命令では、そのオペランドであるＧ
ＡＴＥのアドレスを計算する。次いで図には示していな
いが各プロセッサに接続されており、各プロセッサから
の共有バスの使用要求を調整する排他制御手段（バスア
ービタ）に対して、共有バスの使用要求を出し許可され
るまで待つ。許可されて使用権を得ると、すなわち排他
的にメインメモリへのアクセスができるようニすると、
計算したアドレスをアドレスバスＡＢに出力し、制御信
号バスＯＢ＋こ読み出し信号を出力して（）ＡＴＥの値
を読み出す。次いで読み出されたＧＡＴ　Ｅの値の最初
のビットを調べる。
共有資源はロックされていないのでこのビットは０であ
る。よってプロセッサＰＯは（）ＡＴＥのアドレスをア
ドレスバスＡＢに、データバスＤＢに全ピット力月のデ
ーレを、制御信号バスＯＢＩこ沓き込み信号をそれぞれ
出力してＧＡＴＥの全ビットに１を書き込む。書き込み
が終了するとバスアービタに対して共有バスの使用権を
放棄して命令終了となる。プロセッサＰＯはプログラム
に従って共有資源の操作を実行し、その操作が終了する
とアンロック命令を実行する。アンロック命令のオペラ
ンドは、ロック命令でロックした０Ａ−ｒＥと同じであ
る。アンロック命令ではますＧ　Ａ　ｉ’　Ｅのアドレ
スを計算しバスアービタから共有バスの使用権を得ると
アドレスバスＡＢに計算したアドレスと、データバスＤ
Ｂに全ヒツト０のデータそ制御Ｍ号バスＯＢｉこ書き込
み信号をそ１１ぞれ出力してＧＡＴＥの全ビットにＯを
書き込む。アンロック信号ＵＬＳを出力した後、共有バ
スの使用権を放棄して命令終了となる。以上のようにし
て、共有資源のロック、及びロックの解除を行う。
次に、あるプロセッサたとえばＰｏ上のプログラムが共
有資源をロックしようとした時にその共有資源が他のプ
ログラムに、Ｌって口、りされていた場合の動作につい
て説明する。プロセッサＰ。
が口、り命令の実イテを開始する。上１ホしたように（
）ＡＴＥのアドレスを計算し、共有バスの使用権を得た
後Ｇ４ＴＥを読み出す。共有資源はすでに他のプログラ
ムζ・こよってロックされているのでＯＡ’ＴＥ（７）
最初のビットは１である。プロセッサＰｏＬＪフローチ
ャートに示すように共有バスの使用棺を放棄し、Ｏ几ゲ
ートｏｌＬＧの出力ＵＬをチェックし１＆こなるまでル
ープして侍つ。−万共有資源をロックしていたプログラ
ムは共有資龜の操作を終えてアンロック命令を実行する
。たとえはこのプログラムがプロセッサＰｌ上で実行さ
れていルトスると、プロセッサＰ１はアンロック命令の
実行を開始し、上述したようをこＧＡＴＥの全ビットに
Ｏを書き込んでアンロック信号Ｕ　Ｔ、　Ｓを出力子る
。アンロック信号Ｕ　Ｌ　Ｓが１になる（！：ＯＲゲー
トＯＩ（、Ｇの出力（′ｃ１となり、ロック命令を実行
しているプロセッサＰＯは適切なタイミングで検出しル
ープをぬける。アフロツク命令を実行しているプロでツ
サＰ１げ共有バスの使用権を放棄して命令終了とＩ謀る
。ロック命令を実行しているプロセッサＰＯはバスアー
ビタに対して使用Ｖｊを要求し、使用＝（存を得てＧＡ
ＴＥを読み出す、アンロック命令で全ビットがＯになっ
ているのでプロセッサＰＯ（１フローチヤートに従いＧ
ＡＴＥの全ピッ目こ１を古き込んでロックを得る。次い
で共有バスの使用権を放棄してロック命令終了とｆＳる
。
アンロック命令かアンロック信号ＵＩ、Ｓを出力し共有
バスの使用権を放棄しｆこ時にプロセッサＰＯたけでな
くプロセッサＰ２でもロック命令を実行してＯＲ，ゲー
ト０Ｉ（Ｇの出力ＵＬをチェックしてループしている場
合にはプロセッサＰ２も同様にループからぬけ出し共有
バスの使用権を得ようとする。もしプロセッサＰＯコプ
ロセッサＰ２が同一（７）ＧＡＴＦｉをロックしょ；）
、！ニジているならば、バスアービタζこよって先に共
有バスの使用権を得７ｊ　方０）　７’ロセノサ力５０
ツクに成功してＧ　Ａ　Ｔ　Ｅ　（７）全ピッＨこ１を
杏き込む。次ｌこ共有バスの使用権を得たブロモ、すは
ＧＡＴＥを読み出し最初のビットをチェックする占１ｃ
こ７．ＣっているのでＣのプロセッサはロックを得るこ
とができｆｊ（１）。このように二つ１．Ｊ上のプロセ
ッサによって、いいがえると二つ以上のプログラムによ
って一つの共有資源がロックされるこごはない。
またプロセッサＰ２がプロセッサＰ　Ｏとは別のＧＡＴ
Ｅをロックしようとしている場合にはプロセッサＰ２は
自分のロックしようとしているＧＡＴＥを読み出してみ
るさ最初のビットが１なので再びＯＲゲー１−０Ｒ（）
の出力ＵＬのチェックループに入る。このようす場合は
、プロセッサＰ２の動作は無意味ではあるが同時ζこ別
々のＯＡ、ＴＥをロックするという確率は一般的にいっ
て、非常ｌこ小さいのてこのようにしても本発明の目的
は充分達せられるばかり力）、同一のＯＡ　Ｔ　Ｅか否
かの判断を行う手段を必要上しないのでハードウェアの
量も少なくなっている１゜ 以上の説明においてプロセッサＰＯがロック命令をプロ
セッサＰ！がアンロック命令を実行するとしたがこれら
の動作Ｇゴプロセッサの番号にげ関係がないこと（ばあ
きらかである。
本実施例ζこおいては排他制御手段ｄしてバスアービタ
を用いたが、共有バス方式でないマルチプロセッサシス
テムにおいては、メインメモリのバンク単位に排他制御
を行うようにすわはよいことはあきらかである。ＯＲ，
ゲートＯＲ，Ｇの代りＯこワイヤードオアを使うこさも
可能でテる。また本実施例ｔこおいては、マイクロプロ
グラムでブロモ、。
すを制御したが、ランダムロジ、り、またはＰＬＡ等を
用いることも可能である。
以上述べたように不発明により−ば他のプログラムによ
ってすでにＯＡ　’Ｉ”　Ｅがロックされている時に、
そのＧＡＴＥをロックする際、ＧＡ、ＴＥのロックが解
除されたか否かを知るためにＴｓ命令のループの場合の
ようなＧＡＴＥの読み出しを行うこさかないので、シス
テムの実行速度の低下を小さくすることができる。
【図面の簡単な説明】
第１図は本発明のマルチプロセッサ制御方式を実現する
装置の一実施例の構成を示すブロック図、第２図（ま本
実施例１のロック命令のフローチャート、第３図は本実
施例のアンロック命令のフローチャートである。 ＰＯ〜Ｐ２ハプロセッサ、ＭＭはメインメモリ、ＡＢは
アドレスバス、ＤＢＬＪデータバス、ＯＢは制御信号バ
ス、Ｏ８は制御記憶、ＭＰＯＢまマイクロプログラムコ
ントローラ、Ｕ　Ｌ　Ｓはアンロック信号、ＯＨ，Ｇは
Ｏｆ（、ゲート、ＵＬはオアゲートの出力である。 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. 実行スルマルチプロセッサシステムにおいて、上記重数
    のプロクラムの間で共有される資源をロックする命令と
    して、該ロック命令のオペランドへのアクセスを他のプ
    ロセッサに対して排他的に制御できるようになるまで待
    ち排他的に制御できるようになると、上記オペランドの
    値を上記メインメモリから読み出し、得らイまたオペラ
    ンドの値と、該ロック命令によってあらかじめ定められ
    １こｉ　−の値とが、該ロック命令によってあらかじめ
    定められた条件を満しているか否かのチェックを１１い
    、満していなけれは、排他制御を解除してどわ、か１上
    記メインメモリより得らｔ’＋、ｒ、＝オペランドの値
    と、上記第一の細さが上記条件を満しているならば該ロ
    ック命令によってあらかじめ定められり第二の値を上記
    オペランドに書き込み、書き込みが完了すると上記排他
    制御を解除して終了する命令と、上記共有資源のロック
    を解除するアフロツク命令として、該ロック命令のオペ
    ランドへのアクセスを他のプロセッサに対して排他的に
    制御できるようになるまで待ち、排他的に制御できるよ
    うになるさ該アンロック命令によってあらかじめ定めら
    れ上記第一の値との間で上記φ件を満す第三の値を上記
    オペランドζこ害き込み、あらかじめ定められた期間、
    アンロック信号を出力し、書き込みが終了すると、上記
    排他制御１を解除して終了する命令とを有することを特
    徴とするマルチプロセッサ制御方式・
JP58214534A 1983-11-15 1983-11-15 マルチプロセッサ制御方式 Pending JPS60107170A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58214534A JPS60107170A (ja) 1983-11-15 1983-11-15 マルチプロセッサ制御方式
DE8484113751T DE3481235D1 (de) 1983-11-15 1984-11-14 Methode zum steuern eines simultanverarbeitungssystems und geraetetechnik zur ausfuehrung dieser methode.
US06/671,363 US4665484A (en) 1983-11-15 1984-11-14 Shared memory multiprocessing system & method
EP84113751A EP0142820B1 (en) 1983-11-15 1984-11-14 Method of controlling multiprocessing system and hardware arrangement for accomplishing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58214534A JPS60107170A (ja) 1983-11-15 1983-11-15 マルチプロセッサ制御方式

Publications (1)

Publication Number Publication Date
JPS60107170A true JPS60107170A (ja) 1985-06-12

Family

ID=16657319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58214534A Pending JPS60107170A (ja) 1983-11-15 1983-11-15 マルチプロセッサ制御方式

Country Status (4)

Country Link
US (1) US4665484A (ja)
EP (1) EP0142820B1 (ja)
JP (1) JPS60107170A (ja)
DE (1) DE3481235D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211484A (ja) * 2008-03-05 2009-09-17 Nec Computertechno Ltd 情報処理装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3785958D1 (de) * 1986-04-02 1993-07-01 Siemens Ag Verfahren zum ansteuern eines gemeinsamen speichers eines aus einzelnen mikroprozessorsystemen bestehenden mehrprozessorsystems.
US4937733A (en) * 1987-05-01 1990-06-26 Digital Equipment Corporation Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system
AU596535B2 (en) * 1987-05-01 1990-05-03 Digital Equipment Corporation Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor computer system
US4941083A (en) * 1987-05-01 1990-07-10 Digital Equipment Corporation Method and apparatus for initiating interlock read transactions on a multiprocessor computer system
US5341510A (en) * 1987-05-01 1994-08-23 Digital Equipment Corporation Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor
US4949239A (en) * 1987-05-01 1990-08-14 Digital Equipment Corporation System for implementing multiple lock indicators on synchronous pended bus in multiprocessor computer system
US4858116A (en) * 1987-05-01 1989-08-15 Digital Equipment Corporation Method and apparatus for managing multiple lock indicators in a multiprocessor computer system
JPS6481066A (en) * 1987-09-24 1989-03-27 Nec Corp Connection system for multi-processor
US4965719A (en) * 1988-02-16 1990-10-23 International Business Machines Corporation Method for lock management, page coherency, and asynchronous writing of changed pages to shared external store in a distributed computing system
US5142676A (en) * 1988-12-28 1992-08-25 Gte Laboratories Incorporated Separate content addressable memories for storing locked segment addresses and locking processor identifications for controlling access to shared memory
US5182809A (en) * 1989-05-31 1993-01-26 International Business Machines Corporation Dual bus microcomputer system with programmable control of lock function
US5131085A (en) * 1989-12-04 1992-07-14 International Business Machines Corporation High performance shared main storage interface
EP0433095B1 (en) * 1989-12-15 1997-08-27 Fujitsu Limited Exclusive memory region control system
US5276847A (en) * 1990-02-14 1994-01-04 Intel Corporation Method for locking and unlocking a computer address
US5369764A (en) * 1990-04-25 1994-11-29 Blair; Gary L. Method for sharing access to database elements in a data processing system
JP2511588B2 (ja) * 1990-09-03 1996-06-26 インターナショナル・ビジネス・マシーンズ・コーポレイション デ―タ処理ネットワ―ク、ロックを獲得させる方法及び直列化装置
US5339397A (en) * 1990-10-12 1994-08-16 International Business Machines Corporation Hardware primary directory lock
US5430860A (en) * 1991-09-17 1995-07-04 International Business Machines Inc. Mechanism for efficiently releasing memory lock, after allowing completion of current atomic sequence
US5386525A (en) * 1991-10-29 1995-01-31 Pacific Bell System for providing application programs with direct addressability into a shared dataspace
US5274823A (en) * 1992-03-31 1993-12-28 International Business Machines Corporation Interrupt handling serialization for process level programming
EP0569605A1 (de) * 1992-05-06 1993-11-18 International Business Machines Corporation Verfahren zur Zugriffsverwaltung und -steuerung mehrerer Rechner auf gemeinsame Daten
US5392433A (en) * 1992-09-25 1995-02-21 International Business Machines Corporation Method and apparatus for intraprocess locking of a shared resource in a computer system
US5440746A (en) * 1992-11-06 1995-08-08 Seiko Epson Corporation System and method for synchronizing processors in a parallel processing environment
US5526524A (en) * 1993-12-23 1996-06-11 International Business Machines Corporation Method and system for management of locked objects in a computer supported cooperative work environment
US5893161A (en) * 1996-11-12 1999-04-06 Hewlett-Packard Co. Method for allocating ownership of portions of memory in a coherent memory system
EP0964333A1 (en) 1998-06-10 1999-12-15 Sun Microsystems, Inc. Resource management
TW573254B (en) * 2002-01-07 2004-01-21 Via Tech Inc Message transmission queue and operation method thereof
CN103377086A (zh) * 2012-04-27 2013-10-30 华为技术有限公司 用于异步多核系统操作共享资源的方法、装置及系统
US20140233582A1 (en) * 2012-08-29 2014-08-21 Marvell World Trade Ltd. Semaphore soft and hard hybrid architecture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3896418A (en) * 1971-08-31 1975-07-22 Texas Instruments Inc Synchronous multi-processor system utilizing a single external memory unit
JPS58140862A (ja) * 1982-02-16 1983-08-20 Toshiba Corp 相互排他方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211484A (ja) * 2008-03-05 2009-09-17 Nec Computertechno Ltd 情報処理装置

Also Published As

Publication number Publication date
DE3481235D1 (de) 1990-03-08
EP0142820A3 (en) 1987-11-19
EP0142820A2 (en) 1985-05-29
EP0142820B1 (en) 1990-01-31
US4665484A (en) 1987-05-12

Similar Documents

Publication Publication Date Title
JPS60107170A (ja) マルチプロセッサ制御方式
US7249270B2 (en) Method and apparatus for placing at least one processor into a power saving mode when another processor has access to a shared resource and exiting the power saving mode upon notification that the shared resource is no longer required by the other processor
US5669002A (en) Multi-processor resource locking mechanism with a lock register corresponding to each resource stored in common memory
US5499356A (en) Method and apparatus for a multiprocessor resource lockout instruction
US5442755A (en) Multi-processor system with lock address register in each processor for storing lock address sent to bus by another processor
EP0519599B1 (en) Data processing system and method with lock spaces
KR19980086609A (ko) 동시적인 프로세서 요구에 의한 데이터 자원의 액세싱을 직렬화하기 위한 컴퓨터 시스템내에서의 블로킹 심볼 제어
KR102341933B1 (ko) 트랜잭션 메모리 지원
JP2519798B2 (ja) 多重プロセッサシステムにおけるシリアライズ機能の検証方式
US5522029A (en) Fault tolerant rendezvous and semaphore for multiple parallel processors
US8161250B2 (en) Methods and systems for partially-transacted data concurrency
JP2507071B2 (ja) バスロック制御方式
EP1403766B1 (en) Balanced access to prevent gateword dominance in a multiprocessor write-into-cache environment
JPS6055465A (ja) マルチプロセツサシステム
JPH054710B2 (ja)
JPH0391055A (ja) ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置
JPH0217563A (ja) 共有メモリの初期化方法
JPH0679306B2 (ja) マルチプロセツサの制御方法
JPS59225469A (ja) 共有メモリ排他制御方式
JP2011118688A (ja) 排他制御装置
JPS60132263A (ja) 記憶制御方式
JPH0467226B2 (ja)
JPH06266621A (ja) データアクセス方法
JPS60120462A (ja) メモリアクセスロック方式
JPS60129867A (ja) メモリ装置