JPS58107977A - 記憶装置へのアクセス方式 - Google Patents
記憶装置へのアクセス方式Info
- Publication number
- JPS58107977A JPS58107977A JP20616181A JP20616181A JPS58107977A JP S58107977 A JPS58107977 A JP S58107977A JP 20616181 A JP20616181 A JP 20616181A JP 20616181 A JP20616181 A JP 20616181A JP S58107977 A JPS58107977 A JP S58107977A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- lock
- write
- read
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理システムに於ける記憶装置へのアクセ
ス方式に係り、特に複数の処理装置が１つの記憶装置に
対してアクセス可能に接続されて成るシステムに於て記
憶装置内のデータの読出し修正再書込みという一連の特
定のアクセスを成る１つの処理装置が行っている間は他
の処理装置が同じデータを参照できないようにするよう
なアクセス方式に関する。
ス方式に係り、特に複数の処理装置が１つの記憶装置に
対してアクセス可能に接続されて成るシステムに於て記
憶装置内のデータの読出し修正再書込みという一連の特
定のアクセスを成る１つの処理装置が行っている間は他
の処理装置が同じデータを参照できないようにするよう
なアクセス方式に関する。
前記のようなアクセスを達成する簡単な手段として１つ
の処理装置の特定一連のアクセスの間、記憶装置は他の
処理装置からのアクセスを全く受けつけないという方法
がある。しかしこの方法では前記特定データをアクセス
する可能性のない多くの読出し要求や書込み要求を長い
間待たせておくことになる為にシステムとしての効率低
下が大きい。そこで通常は前記一連のアクセスの間、記
憶装置の側で別の処理装置からの特定のアクセスのみを
禁止するような方式が用いられる。つまり通常の読出し
や書込みの為のメモリコマンドを使わず特別の胱出しコ
マンドと特別の書込みコマンドを用意し、これらの特別
のコマンドを使ったアクセスについてのみ複数処理装置
間のアクセス制御を行うものである。この方式を第１〜
２図によって説明する。処理装置（１）は記憶装置ｔ
（２１との通常のインタフェイス（３）としてアドレス
ゾーンデータを持っているほかキーライン（４）をもっ
ている。このキーライン（４）は通常は論理１１′にな
っている。記憶装＠（メモリ）の状態としてはロック状
態とアンロック状態の２つがあり、アンロック状態が通
常の状態である。なお、前記一連の特定のアクセスを行
う場合、処理装置ハ「リードロック動作」「データ修正
」 ［ライトアンロック動作］の３つの動作をつづけて
行う。第２図に示すように処理装置がリードロック動作
を行うと、キーライン（４）を論理°°０″にして記憶
装置にアクセス要求を行い要求が受付けられるとリード
ロックコマンドを転送する。記憶装置はリードロックコ
マンドヲ受ケると通常の読出し動作を行うとともに自身
をロック状態にする。処理装置は次のアクセス要求を出
すまでにキーライン（４）を論理１”に戻しておく。処
理装置のライトアンロック動作時は記憶装置にライトア
ンロックコマンドを送り、このコマンドの実行によって
、記憶装置は通常の書込み動作とともに自身のロックの
解除（アンロック）を行う。処理装置が最初リードロッ
ク動作を行なおおうとしてキーライン（４）を論理′Ｖ
にして記憶装置への要求を出したとき、記憶装置がロッ
ク状態であれば記憶装置は処理装置の要求を受付けない
。又処理装置が通常の読出し又は書込み動作を行う場合
はキーライン（４）を論理″１”にしたまま記憶装置へ
のアクセス要求を行い記憶装置はキーライン（４）が論
理″ｒであればロック状態でも要求を受付ける。
の処理装置の特定一連のアクセスの間、記憶装置は他の
処理装置からのアクセスを全く受けつけないという方法
がある。しかしこの方法では前記特定データをアクセス
する可能性のない多くの読出し要求や書込み要求を長い
間待たせておくことになる為にシステムとしての効率低
下が大きい。そこで通常は前記一連のアクセスの間、記
憶装置の側で別の処理装置からの特定のアクセスのみを
禁止するような方式が用いられる。つまり通常の読出し
や書込みの為のメモリコマンドを使わず特別の胱出しコ
マンドと特別の書込みコマンドを用意し、これらの特別
のコマンドを使ったアクセスについてのみ複数処理装置
間のアクセス制御を行うものである。この方式を第１〜
２図によって説明する。処理装置（１）は記憶装置ｔ
（２１との通常のインタフェイス（３）としてアドレス
ゾーンデータを持っているほかキーライン（４）をもっ
ている。このキーライン（４）は通常は論理１１′にな
っている。記憶装＠（メモリ）の状態としてはロック状
態とアンロック状態の２つがあり、アンロック状態が通
常の状態である。なお、前記一連の特定のアクセスを行
う場合、処理装置ハ「リードロック動作」「データ修正
」 ［ライトアンロック動作］の３つの動作をつづけて
行う。第２図に示すように処理装置がリードロック動作
を行うと、キーライン（４）を論理°°０″にして記憶
装置にアクセス要求を行い要求が受付けられるとリード
ロックコマンドを転送する。記憶装置はリードロックコ
マンドヲ受ケると通常の読出し動作を行うとともに自身
をロック状態にする。処理装置は次のアクセス要求を出
すまでにキーライン（４）を論理１”に戻しておく。処
理装置のライトアンロック動作時は記憶装置にライトア
ンロックコマンドを送り、このコマンドの実行によって
、記憶装置は通常の書込み動作とともに自身のロックの
解除（アンロック）を行う。処理装置が最初リードロッ
ク動作を行なおおうとしてキーライン（４）を論理′Ｖ
にして記憶装置への要求を出したとき、記憶装置がロッ
ク状態であれば記憶装置は処理装置の要求を受付けない
。又処理装置が通常の読出し又は書込み動作を行う場合
はキーライン（４）を論理″１”にしたまま記憶装置へ
のアクセス要求を行い記憶装置はキーライン（４）が論
理″ｒであればロック状態でも要求を受付ける。
この様にして複数の処理装置が同一データを同時にアク
セスすることがない様にでき、同時に前記の［読出し一
修正一書込み」という一連のアクセス間であっても他の
処理装置からの通常の読出しや書込みは行えるからシス
テムの処理動作の低下も極めて少い。
セスすることがない様にでき、同時に前記の［読出し一
修正一書込み」という一連のアクセス間であっても他の
処理装置からの通常の読出しや書込みは行えるからシス
テムの処理動作の低下も極めて少い。
ところがこの方式では記憶装置ごとに既に述べた様なロ
ック／アンロックの回路が必要となるほか、メモリコマ
ンドとしてリードロックコマンド、ライトアンロックコ
マンドを必要とするなど、）・−ドウエアが複雑になっ
ていた。又この方式では一度記憶装置に要求を出してか
らはじめてロック／アンロックの状態がわかる様に彦っ
ているので記憶装置での要求応答回路が複雑になったり
、又は処理装置側で要求が受入れられ力い場合の処置を
行う為のノ・−ドウエアが増大するなどの欠点もあり、
更に不必要なメモリアクセスの為にシステム効率が低下
するなどの欠点があった。
ック／アンロックの回路が必要となるほか、メモリコマ
ンドとしてリードロックコマンド、ライトアンロックコ
マンドを必要とするなど、）・−ドウエアが複雑になっ
ていた。又この方式では一度記憶装置に要求を出してか
らはじめてロック／アンロックの状態がわかる様に彦っ
ているので記憶装置での要求応答回路が複雑になったり
、又は処理装置側で要求が受入れられ力い場合の処置を
行う為のノ・−ドウエアが増大するなどの欠点もあり、
更に不必要なメモリアクセスの為にシステム効率が低下
するなどの欠点があった。
本発明は以上に鑑みてなされたもので、少ないハードウ
ェア量で記憶装置に対する前記同様々機能が得られるよ
うな制御の可能なアクセス方式を提供することを目的と
する。
ェア量で記憶装置に対する前記同様々機能が得られるよ
うな制御の可能なアクセス方式を提供することを目的と
する。
本発明は従来技術の欠点になっていたロック／アンロッ
ク回路を記憶装置側におくことをやめ、処理装置側にお
くことによってハードウェアの簡単化とメモリコマンド
の簡単化を実現したものである。
ク回路を記憶装置側におくことをやめ、処理装置側にお
くことによってハードウェアの簡単化とメモリコマンド
の簡単化を実現したものである。
以下に実施例により本発明の詳細な説明する。
第３図は本発明の一実施例を示すブロック図で、第４図
はその特定基本動作の動作タイミング図、第５図は総合
動作の動作タイミング図、第６図はロックライン出力回
路とメモリ要求回路例を示すブロック図である。第３図
に於て２つの処理装置（１）は記憶装置（２）とのイン
タフェイス（３）の他に処理装置間を結ぶ共通の信号線
であるロックライン（５）を有ｌ〜ている。各処理装置
（１）のロックライン（５）への出力はロックライン（
５）上で論理和又は論理積を形成している。第４図で第
３図の基本的なタイミングを説明する。処理袋！（１）
が特定の［読出し−修正−書込み」の一連のアクセスを
する場合、従来と同様に処理装置内では「リードロック
」 「データ修正」［ライトアンロック１の３つの動作
が連続して行なわれる。最初のリードロックのとき処理
装置はロックラインの状態が最初から論理″０”である
場合か、最初は論理）”であった場合にはそれが論理″
′０”になるのをまって記憶装置への要求を出す。要求
が受付けられると記憶装置へリードコマンドを出力する
とともにロックラインに論理１”を出力し論理和を形成
する。ライトロックの動作では、記憶装置への要求が受
付けられると、ライトコマンドを出力するとともにロッ
クラインに論理″０″を出力する。ここでリードコマン
ド、ライトコマンドは記憶装置に対して通常の読出し及
び書込みをそれぞれ指示するメモリコマンドである。
はその特定基本動作の動作タイミング図、第５図は総合
動作の動作タイミング図、第６図はロックライン出力回
路とメモリ要求回路例を示すブロック図である。第３図
に於て２つの処理装置（１）は記憶装置（２）とのイン
タフェイス（３）の他に処理装置間を結ぶ共通の信号線
であるロックライン（５）を有ｌ〜ている。各処理装置
（１）のロックライン（５）への出力はロックライン（
５）上で論理和又は論理積を形成している。第４図で第
３図の基本的なタイミングを説明する。処理袋！（１）
が特定の［読出し−修正−書込み」の一連のアクセスを
する場合、従来と同様に処理装置内では「リードロック
」 「データ修正」［ライトアンロック１の３つの動作
が連続して行なわれる。最初のリードロックのとき処理
装置はロックラインの状態が最初から論理″０”である
場合か、最初は論理）”であった場合にはそれが論理″
′０”になるのをまって記憶装置への要求を出す。要求
が受付けられると記憶装置へリードコマンドを出力する
とともにロックラインに論理１”を出力し論理和を形成
する。ライトロックの動作では、記憶装置への要求が受
付けられると、ライトコマンドを出力するとともにロッ
クラインに論理″０″を出力する。ここでリードコマン
ド、ライトコマンドは記憶装置に対して通常の読出し及
び書込みをそれぞれ指示するメモリコマンドである。
以上に対し、処理装置に於ける通常の読出しや書込み動
作ではロックラインの状態に無関係に記憶装置への要求
が可能である。即ち、成る処理装置が一連の特定の［読
出し一修正一書込み」のアクセス中に別の処理装置から
の通常の読出しや書込みを行うことができるのであって
、第５図はそれを達成できる動作例を示したものである
。第１の処理装置はリードロックを実行するに当り最初
ロックラインが論理″’ｆｆ’＆ので配憶装置へリード
コマンドを出力するとともにロックラインに論理”１”
を出力する。その後の修正の間に第２の処理装置がリー
ドを実行する。このリード動作はロックラインの状態に
かかわらず（ロックラインが論理″１ｎであっても）実
行できるので記憶装置へリードコードを出力する。次に
第２の処理装置がリードロックを実行しようとしたとき
ロックラインが論理″１１％であるので記憶装置に要求
を出せない。第１の処理装置はライトアンロックを実行
して記憶装置へライトコマンドを出力しそのときロック
ライン出力を論理″′げにする。第２の処理装置はロッ
クラインが論理″′０”になるとリードロックを実行し
記憶装置へリードコマンドを出力するとともにロックラ
インに論理″１１″を出力する。
作ではロックラインの状態に無関係に記憶装置への要求
が可能である。即ち、成る処理装置が一連の特定の［読
出し一修正一書込み」のアクセス中に別の処理装置から
の通常の読出しや書込みを行うことができるのであって
、第５図はそれを達成できる動作例を示したものである
。第１の処理装置はリードロックを実行するに当り最初
ロックラインが論理″’ｆｆ’＆ので配憶装置へリード
コマンドを出力するとともにロックラインに論理”１”
を出力する。その後の修正の間に第２の処理装置がリー
ドを実行する。このリード動作はロックラインの状態に
かかわらず（ロックラインが論理″１ｎであっても）実
行できるので記憶装置へリードコードを出力する。次に
第２の処理装置がリードロックを実行しようとしたとき
ロックラインが論理″１１％であるので記憶装置に要求
を出せない。第１の処理装置はライトアンロックを実行
して記憶装置へライトコマンドを出力しそのときロック
ライン出力を論理″′げにする。第２の処理装置はロッ
クラインが論理″′０”になるとリードロックを実行し
記憶装置へリードコマンドを出力するとともにロックラ
インに論理″１１″を出力する。
第６図はロックライン出力とメモリ要求を形成する回路
例を示したものである。レジスタ６１）に保持されたメ
モリ動作指示コマンドはデコーダりでデコードされると
リードロックを除き有効な全てのメモリコマンドがメモ
リ要求発生回路−に入力される。リードロックのデコー
ド出力線ｊ７５）はロックライン（７８）とゲート（７
υを介してＡＮＤがとられてメモリ要求発生回路（財）
に入力される。従ってリードロックのときはリードロッ
クライン（７（へ）が″′ＩＩＳレベル（前記論理）”
に対応）になってはじめてメモリ要求が発生してその出
力信号線Ｉ：Ｂ４）が″１１″レベルｌｃ＆る。
例を示したものである。レジスタ６１）に保持されたメ
モリ動作指示コマンドはデコーダりでデコードされると
リードロックを除き有効な全てのメモリコマンドがメモ
リ要求発生回路−に入力される。リードロックのデコー
ド出力線ｊ７５）はロックライン（７８）とゲート（７
υを介してＡＮＤがとられてメモリ要求発生回路（財）
に入力される。従ってリードロックのときはリードロッ
クライン（７（へ）が″′ＩＩＳレベル（前記論理）”
に対応）になってはじめてメモリ要求が発生してその出
力信号線Ｉ：Ｂ４）が″１１″レベルｌｃ＆る。
この信号線（８４１はタイミング回路−の出力端とゲー
ト（７りを介してＡＮＤがとられ、リクエスト発生回路
（６Ｇに入力される。そして信号線（ハ）が″′１ｐル
ベルのときリクエストライン（７（ト）が″′１″レベ
ル（前記に於ケる論理）”に対応）になる。記憶装置か
らのアクノリッジライン団が′１”レベル（前記に於け
る論理呵・に対応）になると、図示されていないコマン
ド出力回路でコマンドを出力するとともにゲート群（６
７〜７０）によってＦＬＯＣＫフラグ（６４ＩをＨレベ
ルにセットする。ＦＬＯＣＫフラグｆ６４）の出力はオ
ープンコレクタドライバσ４を介してロックラインσ〜
に出力され、ロックラインを″′ｒレベル（前記に於け
る論理）”に対応）にする。このオープンコレクタドラ
イバσ→により、この処理装置を他の処理装置と共にロ
ックライン囮に接続し、ライン上で論理和を構成するよ
うになっている。次にライトアンロックのとき信号線（
７６）が１”レベルになると信号線（８優がγレベルに
なりタイミング回路−によってタイミングをとって信号
線（７９）を″１″レベルにする。これに対応して記憶
装置からのアクノリッジライン６０）が″１１″レベル
になるとゲート群（６７〜７０）によってＦＬＯＣＫフ
ラグ（６４）は１”にリセットされる。これによってロ
ックライン囮は再び″１譜レベルになる。
ト（７りを介してＡＮＤがとられ、リクエスト発生回路
（６Ｇに入力される。そして信号線（ハ）が″′１ｐル
ベルのときリクエストライン（７（ト）が″′１″レベ
ル（前記に於ケる論理）”に対応）になる。記憶装置か
らのアクノリッジライン団が′１”レベル（前記に於け
る論理呵・に対応）になると、図示されていないコマン
ド出力回路でコマンドを出力するとともにゲート群（６
７〜７０）によってＦＬＯＣＫフラグ（６４ＩをＨレベ
ルにセットする。ＦＬＯＣＫフラグｆ６４）の出力はオ
ープンコレクタドライバσ４を介してロックラインσ〜
に出力され、ロックラインを″′ｒレベル（前記に於け
る論理）”に対応）にする。このオープンコレクタドラ
イバσ→により、この処理装置を他の処理装置と共にロ
ックライン囮に接続し、ライン上で論理和を構成するよ
うになっている。次にライトアンロックのとき信号線（
７６）が１”レベルになると信号線（８優がγレベルに
なりタイミング回路−によってタイミングをとって信号
線（７９）を″１″レベルにする。これに対応して記憶
装置からのアクノリッジライン６０）が″１１″レベル
になるとゲート群（６７〜７０）によってＦＬＯＣＫフ
ラグ（６４）は１”にリセットされる。これによってロ
ックライン囮は再び″１譜レベルになる。
又、このとき図示されていないコマンド出力回路でライ
トコマンドを出力している。
トコマンドを出力している。
以上では処理装置が２つで記憶装置が１つの例について
述べたが、本発明はこれに限るものではなく、さらに多
くの処理装置或はそれらに対する複数の記憶装置に対し
ても適用できるものであり、その際はロックラインは複
数本用意して記憶装置とと戟いはいくつかの記憶装置群
ごとに１本を割当てる等の方法がとられる。
述べたが、本発明はこれに限るものではなく、さらに多
くの処理装置或はそれらに対する複数の記憶装置に対し
ても適用できるものであり、その際はロックラインは複
数本用意して記憶装置とと戟いはいくつかの記憶装置群
ごとに１本を割当てる等の方法がとられる。
本発明は以上のようになる本のであって、メモリコマン
ドの種類が減るから記憶装置と処理装置とのインタフェ
イスが簡単に々る。ロック／アンロック回路とともに通
常は次のリードロック要求を受付けないロック時間を計
る時計が必要であるが処理装置ではもともと他の用途の
時計をいくつか持っていることが多いので新らしくロッ
ク時間計をつける際のハードウェア上の負担が記憶装置
に付ける場合より少なくて済む。要求を出す前にロック
／アンロックの状態を検査しているので従来の様に記憶
装置側の要求応答回路の複雑さをまねいたり、又処理装
置側で要求が受入れられない場合の処置をする必要がな
くなりハードウェアが簡単になる。等の効果が得られる
。
ドの種類が減るから記憶装置と処理装置とのインタフェ
イスが簡単に々る。ロック／アンロック回路とともに通
常は次のリードロック要求を受付けないロック時間を計
る時計が必要であるが処理装置ではもともと他の用途の
時計をいくつか持っていることが多いので新らしくロッ
ク時間計をつける際のハードウェア上の負担が記憶装置
に付ける場合より少なくて済む。要求を出す前にロック
／アンロックの状態を検査しているので従来の様に記憶
装置側の要求応答回路の複雑さをまねいたり、又処理装
置側で要求が受入れられない場合の処置をする必要がな
くなりハードウェアが簡単になる。等の効果が得られる
。
第１図は従来のアクセス方式を示すブロック図、第２図
は第１図の動作タイミング図、第３図は本発明の一実施
例を示すブロック図、第４図は第３図の動作タイミング
図、第５図は２つの処理装置に於ける動作タイミング図
、第６図は信号形成回路図である。 １・・・・処理装置 ２・・・・署ｅ憶装曾５・
・・・通報手段（ロックライン） 代理人 弁理士 井 上 −男 第 １ 図 第２図 メ【しソｄミカＬ二Ｚシこ＝−乙乙士性と１ｍ−て；；
［ンコｉ（畳ｉづ７−−−−−−−−ｌ−−−第 ３
図 第４図
は第１図の動作タイミング図、第３図は本発明の一実施
例を示すブロック図、第４図は第３図の動作タイミング
図、第５図は２つの処理装置に於ける動作タイミング図
、第６図は信号形成回路図である。 １・・・・処理装置 ２・・・・署ｅ憶装曾５・
・・・通報手段（ロックライン） 代理人 弁理士 井 上 −男 第 １ 図 第２図 メ【しソｄミカＬ二Ｚシこ＝−乙乙士性と１ｍ−て；；
［ンコｉ（畳ｉづ７−−−−−−−−ｌ−−−第 ３
図 第４図
Claims (2)
- （１）複数の処理装置が１つの記憶装置に対してアクセ
ス可能に接続されて成るシステムに於て、各処理装置が
特定の［読出し一修正一書込み］動作を行なっている時
はその動作を実行中であることを他の処理装置に知らせ
る通報手段と、各処理装置が特定の［読出し一修正一書
込み］動作を開始しようとする時は前記通報手段により
他の処理装置の動作状態を検査し他の処理装置が特定の
「読出し一修正一書込み」動作を行なっていなければす
ぐに、また前記特定の動作を実行中であればその動作の
終了を待って記憶装置への要求を出し、又缶処理装置が
特定の［読出し一修正一書込み］動作以外の記憶装置に
対する動作を開始する時は前記通報手段の内容とは無関
係に記憶装置に要求を出すような動作をするアクセス要
求手段とを具備し、特定の「読出し一修正一書込み」動
作を複数の処理装置が同−記憶装置に対して同時に行な
い得ないようにしたことを特徴とする記憶装置へのアク
セス方式。 - （２）複数の処理装置の信号用力が共通の信号線に出力
され各処理装置からの出力信号の論理和又は論理積が前
記共通の信号線上に形成される様な信号系を通報手段と
したことを特徴とする特許請求の範囲第１項記載の記憶
装置へのアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20616181A JPS58107977A (ja) | 1981-12-22 | 1981-12-22 | 記憶装置へのアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20616181A JPS58107977A (ja) | 1981-12-22 | 1981-12-22 | 記憶装置へのアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107977A true JPS58107977A (ja) | 1983-06-27 |
Family
ID=16518806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20616181A Pending JPS58107977A (ja) | 1981-12-22 | 1981-12-22 | 記憶装置へのアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107977A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210469A (ja) * | 1985-03-15 | 1986-09-18 | Nec Corp | 共通メモリ制御方式 |
| JPH01502628A (ja) * | 1987-05-01 | 1989-09-07 | ディジタル イクイプメント コーポレーション | 多重ロック指示を使用した多重プロセッサコンピュータシステムにおけるトランザクションを開始する方法及び装置 |
| JPH02500550A (ja) * | 1987-05-01 | 1990-02-22 | ディジタル イクイプメント コーポレーション | マルチプロセッサコンピュータシステムにおいて多数のロックインジケータを管理する方法及び装置 |
| JPH02500783A (ja) * | 1987-05-01 | 1990-03-15 | ディジタル イクイプメント コーポレーション | コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置 |
| EP2237158A1 (en) | 2009-03-31 | 2010-10-06 | Fujitsu Limited | System controller, information processing system, and access processing method |
-
1981
- 1981-12-22 JP JP20616181A patent/JPS58107977A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210469A (ja) * | 1985-03-15 | 1986-09-18 | Nec Corp | 共通メモリ制御方式 |
| JPH01502628A (ja) * | 1987-05-01 | 1989-09-07 | ディジタル イクイプメント コーポレーション | 多重ロック指示を使用した多重プロセッサコンピュータシステムにおけるトランザクションを開始する方法及び装置 |
| JPH02500550A (ja) * | 1987-05-01 | 1990-02-22 | ディジタル イクイプメント コーポレーション | マルチプロセッサコンピュータシステムにおいて多数のロックインジケータを管理する方法及び装置 |
| JPH02500783A (ja) * | 1987-05-01 | 1990-03-15 | ディジタル イクイプメント コーポレーション | コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置 |
| JPH0587855B2 (ja) * | 1987-05-01 | 1993-12-20 | Digital Equipment Corp | |
| EP2237158A1 (en) | 2009-03-31 | 2010-10-06 | Fujitsu Limited | System controller, information processing system, and access processing method |
| US8719512B2 (en) | 2009-03-31 | 2014-05-06 | Fujitsu Limited | System controller, information processing system, and access processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119062B2 (ja) | ||
| JPS58107977A (ja) | 記憶装置へのアクセス方式 | |
| US3480917A (en) | Arrangement for transferring between program sequences in a data processor | |
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| IE61306B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPS6319058A (ja) | メモリ装置 | |
| JP3078000B2 (ja) | 情報処理装置 | |
| JP2735246B2 (ja) | テストアンドセット方式 | |
| JPS6367702B2 (ja) | ||
| JP2785855B2 (ja) | 情報処理装置 | |
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JP2883091B2 (ja) | マルチプロセッサーシステム | |
| JPS5864534A (ja) | コンピユ−タ装置におけるデ−タ転送方式 | |
| JPS60142450A (ja) | 記憶システム | |
| JPH0934726A (ja) | 割り込み制御方法 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPS59172029A (ja) | 非同期共通バスにおけるｌｏｃｋ制御方式 | |
| JPS6238743B2 (ja) | ||
| JPH0375909B2 (ja) | ||
| JPS61294556A (ja) | プログラム誤動作検出方式 | |
| JPS6261982B2 (ja) | ||
| JPS6337419B2 (ja) | ||
| JPS6146545A (ja) | 入出力命令制御方法 |