JPH0587855B2 - - Google Patents

Description

先行技術 本発明はコンピユータシステムに係り、より詳
細には、保留バスによつて相互接続された多数の
プロセツサを有するコンピユータシステムに係
る。

近代的なコンピユータシステムは、高い全計算
能力を得るために共通のバスによつて相互接続さ
れた多数のプロセツサ、メモリリソース及び入
力／出力（Ｉ／Ｏ）装置を有している。このよう
な構造では、１秒当り数百万の命令を実行するこ
とのできる非常に強力なシステムを形成すること
ができる。しかしながら、多数のプロセツサを相
互接続することにより、読み取り−変更−書き込
み（RMW）動作として知られている命令シーケ
ンスを実行することが必要なときに問題が生じ
る。RMW動作において、一方のプロセツサはメ
モリ位置からデータを検索し、そのデータに基づ
いて動作を実行しそしてその変更したデータを元
のメモリ位置に書き込む。１つのプロセツサが１
つのメモリ位置に対してRMW動作を開発してい
て第２のプロセツサがその第１のプロセツサの
RMW動作の“読み取り”動作とそのRMW動作
の“書き込み”部分との間の時間中にその同じメ
モリ位置に対してRMW動作を試みた場合には、
データの完全性に影響を及ぼす予測できない結果
を招くことがある。

多数のプロセツサが同じメモリ位置に対して
RMW動作を実行しないようにする１つの方法
は、“インターロツク読み取り”機能を与えるこ
とである。これは、ロツクビツトとして知られて
いる“ロツク”インジケータを使用することであ
り、このビツトは、RMW動作の“読み取り”部
分が実行されているときにセツトされそして
RMW動作の“書き込み”部分が完了した後にリ
セツトされる。このロツクビツトがセツトされて
いるときにメモリ内の位置にRMW動作を開始し
ようと試みる第２のプロセツサは、この第２のプ
ロセツサがインターロツク読み取りコマンドを発
生した所定数のバスサイクルの後にそのメモリが
“ビジー”又は“リエントリー”確認によつてロ
ツク状態情報を返送するようにさせる。このビジ
ー確認は、第２のインターロツク読み取りコマン
ドがメモリによつて受け入れられないことをプロ
セツサに指示するものである。

このインターロツク読み取り動作は、RMW動
作を実行しようと各々試みている多数のプロセツ
サによつて生じる問題を軽減する。プロセツサ
は、例えば、ラウンドロビンアルゴリズムを用い
た仲裁プロセスによりこのようなインターロツク
読み取り動作に対してバスへの均等なアクセスが
許可される。しかしながら、それでも性能上のネ
ツクが生じる。例えば、あるバストラフヒツク状
態のもとでは、特定のプロセツサがロツクされた
メモリ位置に繰り返し遭遇し、メモリリソースに
対して必要とされるアクセスを適時に得ることが
できない。このような問題は、メモリノードに対
して多数のロツクビツトを与えることによつて減
少することができ、各々のロツクビツトは全メモ
リノードではなくてメモリノードの一部分に関連
したものである。このような多数のロツクビツト
は、メモリノードにおけるインターロツク読み取
り動作の微細な“粒度”を与え、これはインター
ロツク読み取り動作の後にメモリの小さな部分を
結び付けるものである。このようなやり方では、
RMW動作のより高いアクセス速度が得られ、シ
ステムのスループツトを改善することができる。
しかしながら、公知の保留バス式マルチプロセツ
サシステムにおいて多数のロツクビツトを実施す
る場合には、ロツク状態情報を検出して送信する
ための精度の低い複雑な回路となる。

上記説明では、プロセツサノード、メモリノー
ド及びＩ／Ｏノードを用いたコンピユータシステ
ムの動作について強調したが、コマンダノード、
即ちバス上のトランザクシヨンを開始するノード
と、レスポンダノード、即ちコマンダノードによ
つて開始されたトランザクシヨンに応答するノー
ドとについてこのようなシステムをより詳細に説
明する。種々の時間に、１つの装置は、コマンダ
ノード又はレスポンダノードのいずれかとして機
能することができる。

各々が異なつた特性を有する多数のバスを介し
て装置が相互接続されているようなコンピユータ
システムを提供することが望まれる。しかしなが
ら、これは、ロツク状態情報が最初のインターロ
ツクされた読み取りコマンドに対して固定時間関
係で送信されるようなインターロツク読み取り動
作を用いた公知の保留バスシステムで実行するこ
とが著しく困難である。

発明の要旨 そこで、本発明の目的は、多数のロツクビツト
を有すると共に、状態ロツク情報を送信するため
の簡単な回路を有するマルチプロセツサシステム
を提供することである。

本発明の更に別の目的は、ロツク状態情報の最
初のインターロツク読み取りコマンドに対して固
定時間関係で送信されないようなインターロツク
読み取り動作を有するマルチプロセツサ保留バス
コンピユータシステムを提供することである。

本発明の更に別の目的及び効果は、その一部分
が以下の説明で述べられそしてその一部分が以下
の説明から明らかであり、或いは本発明を実施す
ることによつて学び取ることができよう。本発明
の目的及び効果は、請求の範囲に特に指摘された
手段及びその組み合わせによつて実現及び達成す
ることができる。

本発明は、インターロツク読み取りコマンドの
所定時間後にアクノーリツジ確認信号を発生する
と共に、インターロツク読み取りメツセージの後
の不定の時間にロツク状態情報を発生することに
より、公知の問題及び欠点を克服するものであ
る。

本発明の原理によれば、保留バス上の排他的な
読み取り−変更−書き取り動作を実行するための
システムであつて、これらの動作は保留バス上の
１組の別々のトランザクシヨンを有し、そしてこ
れは、指定の位置に記憶された情報を検索すると
共に次のインターロツク読み取りコマンドによる
記憶情報へのアクセスを制限するためのインター
ロツク読み取りコマンドと、指定の位置に情報を
記憶すると共にその記憶された情報へのアクセス
を復帰するためのアンロツク書き込みコマンドと
を含むものであるようなシステムが提供される。
このシステムは、バスと、バスに接続された複数
の第１ノードとを具備し、各ノードは、インター
ロツク読み取り及びアンロツク書き込みコマンド
を開始するためのコマンダノードとして働く。第
１ノードは、インターロツク読み取りコマンドの
開始に続く不定の時間に、インターロツク読み取
りコマンドが実行されたかどうかを指示するロツ
ク状態メツセージを受け取るための手段を備えて
いる。更に、システムは、レスポンダノードとし
て働くようにバスに接続された第２ノードも具備
している。この第２ノードは、第１ノードからの
インターロツク読み取りコマンドを受け取るため
の手段と、情報を記憶するための指定の位置を含
む記憶手段と、この記憶手段に関連されそしてア
ンロツク状態とロツク状態との間で動作して、ア
ンロツク状態においては記憶手段へのアクセスを
許すと共に、ロツク状態においては記憶手段への
アクセスを拒絶するようなロツク手段と、第１ノ
ードの１つからのインターロツク読み取りコマン
ドに応答して、ロツク手段がアンロツク状態にあ
る場合には指定の位置からの情報を第１ノードの
１つに供給しそしてロツク手段をアンロツク状態
からロツク状態に切り替えるためのコマンド手段
と、変更された情報を指定の位置に記憶すると共
にロツク手段をロツク状態からアンロツク状態に
切り替えるためのアンロツク書き込みコマンド手
段と、インターロツク読み取りコマンドの開始に
続く不定の時間に、インターロツク読み取りコマ
ンドを発生した第１ノードにロツク手段の状態に
対応するロツク状態メツセージを送信するための
状態応答手段とを備えている。

別の特徴において、本発明は、保留バスによつ
て接続されたコマンダノード及びレスポンダノー
ドを含むシステムにおいて排他的な読み取り−変
更−書き込み動作を実行するための方法であつ
て、これらの動作が保留バス上での１組の別々の
トランザクシヨンを有し、そしてこれが、指定の
位置に記憶された情報を検索してその次のインタ
ーロツク読み取りコマンドによる記憶情報へのア
クセスを制限するためのインターロツク読み取り
コマンドと、指定の位置に情報を記憶しそしてそ
の記憶された情報へのアクセスを復帰するための
アンロツク書き込みコマンドとを含むものである
ような方法を提供する。この方法は、コマンダノ
ードからレスポンダノードへインターロツク読み
取りコマンドを開始し、コマンドの開始に続く所
定の時間にレスポンダノードからコマンダノード
へのインターロツク読み取りコマンドの受信を指
示するアクノーリツジ確認を送信し、ロツクイン
ジケータを検査し、ロツクインジケータがアンロ
ツク状態にある場合にはロツクインジケータをア
ンロツク状態からロツク状態に切り換え、インタ
ーロツク読み取りコマンドの開始に続く不定の時
間に、ロツクインジケータの状態に対応するロツ
ク状態メツセージをコマンダノードへ送信し、そ
して変更された情報を指定の位置に記憶し、レス
ポンダノードによるアンロツク書き込みコマンド
の受信の際にロツクインジケータをロツク状態か
らアンロツク状態に切り換えるという段階を具備
している。

本明細書の一部分を構成する添付図面には本発
明の１実施例が示されており、これを参照して本
発明の原理を説明する。

【図面の簡単な説明】

第１図は、本発明によるデータ処理システムの
ブロツク図、 第２図は、第１図のデータ処理システムのノー
ドを示すブロツク図、 第３図は、第１図のデータ処理システムに用い
られるタイミング信号を示すタイミング図、 第４図は、第２図のノードにおけるデータイン
ターフエイス６１を示すブロツク図、 第５図は、第１図のデータ処理システムにおけ
るアービタを示すブロツク図、 第６図は、インターロツク読み取りトランザク
シヨン中に第１図のシステムバスに現われる信号
を示すタイミング図、 第７図は、第１図のデータ処理システムにおけ
るプロセツサノードを示すブロツク図、 第８図は、第１図のデータ処理システムにおけ
るメモリノードを示すブロツク図、そして 第９図は、第８図のメモリノードにおけるロツ
ク制御器を示すブロツク図である。

好ましい実施例の説明 Ａ システム全体の説明 第１図は、本発明によるデータ処理システム２
０の一例を示している。システム２０の中心部は
システムバス２５であり、これは、多数のプロセ
ツサと、メモリサブシステムと、Ｉ／Ｏシステム
との間で通信を行なうことのできる同期バスであ
る。システムバス２５を介しての通信は、周期的
なバスサイクルを用いて同期的に行なわれる。シ
ステムバス２５に対する典型的なバスサイクルタ
イムは、64nSである。

第１図において、システムバス２５は、２つの
プロセツサ３１及び３５と、メモリ３９と、１つ
のＩ／Ｏインターフエイス４１と、１つのＩ／Ｏ
ユニツト５１とに接続される。Ｉ／Ｏユニツト５
３は、Ｉ／Ｏバス４５及びＩ／Ｏユニツトインタ
ーフエイス４１によりシステムバス２５に接続さ
れる。

データ処理システム２０の好ましい実施例で
は、中央アービタ（仲裁回路）２８もシステムバ
ス２５に接続されている。アービタ２８は、幾つ
かのタイミング及びバス仲裁信号をシステムバス
２５上の他の装置へ直接供給し、ある信号をこれ
らの装置とで共有する。

第１図に示されたものは、現在好ましいと考え
られるものであり、必ずしも本発明をこれに限定
するものではない。例えば、Ｉ／Ｏユニツト５３
はシステムバス２５に直接接続することができる
し、アービタ２８は、本発明について述べるよう
に動作しなくてもよい。

本発明を説明する上で使用する用語として、プ
ロセツサ３１及び３３、メモリ３９、Ｉ／Ｏイン
ターフエイス４１、及びＩ／Ｏ装置５１は、全て
「ノード」と称する。「ノード」とは、システムバ
ス２５に接続されるハードウエア装置と定義す
る。

本発明を説明するのに用いる用語によれば、
「信号」又は「ライン」は、物理的な配線の名称
を指すものとして交換可能に用いられる。「デー
タ」又は「レベル」という用語は、信号又はライ
ンがとることのできる値を指すものとして用いら
れる。

ノードは、システムバス２５を介して他のノー
ドとの転送を実行する。「転送」は、共通の送信
器及び共通のアービタを分担する１つ以上の連続
サイクルである。例えば、あるノードがシステム
バス２５上の別のノードから情報を得るために開
始する読み取り動作においては、第１のノードか
ら第２のノードへコマンドを転送した後に、ある
程度の時間が経つてから、第２のノードから第１
のノードへ１つ以上の戻りデータを転送すること
が必要である。

「トランザクシヨン」は、システムバス２５に
おいて実行される完全な論理的タスクとして定め
られ、２つ以上の転送を含むことができる。例え
ば、コマンド転送に続いて１つ以上の戻りデータ
転送を行なう読み取り動作は１つのトランザクシ
ヨンである。システムバス２５の好ましい実施例
では、許容できるトランザクシヨンが種々のデー
タ長さの転送をサポートし、これは、読み取り、
書き込み（マスクされた）、インターロツク読み
取り、ロツク解除書き込み及び割り込み動作を含
む。インターロツク読み取りと、通常の即ち非イ
ンターロツク読み取りとの相違は、特定位置に対
するインターロツク読み取りの場合にその位置に
記憶された情報を検索しそしてその後のインター
ロツク読み取りコマンドによつてアクセスをその
記憶された情報に制限することである。アクセス
の制限は、ロツク機構をセツトすることによつて
行なわれる。その後のロツク解除書き込みコマン
ドは、その指定の位置に情報を記憶し、そしてそ
の位置においてロツク機構をリセツトすることに
よりその記憶された情報へのアクセスを復帰す
る。従つて、インターロツク読み取り／ロツク解
除書き込み動作は、ある種の読み取り−変更−書
き込み動作である。

システムバス２５は「保留された」バスである
から、他のノードが応答を待機して浪費してしま
うバスサイクルを使用できるようにすることによ
り、バスリソースを効率良く使用するよう促す。
保留されたバスにおいては、１つのノードがトラ
ンザクシヨンを開始した後に、そのトランザクシ
ヨンが完了する前に他のノードがバスにアクセス
することができる。従つて、そのトランザクシヨ
ンを開始するノードは、全トランザクシヨン時間
中バスを束縛するのではない。これに対し、非保
留バスの場合には、全トランザクシヨン中バスが
拘束される。例えば、システムバス２５において
は、ノードが読み取りトランザクシヨンを開始し
そしてコマンドの転送を行なつた後に、そのコマ
ンド転送が向けられるノードは、その要求された
データを直ちに返送することができない。従つ
て、コマンド転送と、読み取りトランザクシヨン
の戻りデータ転送との間にバス２５のサイクルを
使用することができる。システムバス２５は他の
ノードがこれらのサイクルを使用できるようにす
る。

システムバス２５を使用する場合に、各ノード
は、情報の転送を行なうために異なつた役割を果
たすことができる。これらの役割の１つが「コマ
ンダ」であり、これは現在処理中のトランザクシ
ヨンを開始したノードとして定義される。例え
ば、書き込み又は読み取り動作においては、コマ
ンダは、書き込み又は読み取り動作を要求したノ
ードであり、これは、必ずしもデータを送信もし
くは受信するノードでなくてもよい。システムバ
ス２５の好ましいプロトコルにおいては、ノード
は、たとえ別のノードがトランザクシヨンのある
サイクル中にシステムバス２５の所有権をもつた
としても全トランザクシヨンを通じてコマンダと
して保持される。例えば、あるノードは、読み取
りトランザクシヨンのコマンド転送に応答してデ
ータ転送中にシステムバス２５の制御権をもつ
が、このノードはバスのコマンダとはならない。
むしろ、このノードは「レスポンダ」と称する。

レスポンダはコマンダに応答する。例えば、コ
マンダがノードＡからノードＢにデータを書き込
むための書き込み動作を開始した場合には、ノー
ドＢがレスポンダとなる。更に、データ処理シス
テム２０においては、ノードが同時にコマンダ及
びレスポンダとなることがある。

送信器及び受信器は、個々の転送中にノードが
とる役割を果たす。「送信器」は、転送中にシス
テムバス２５に出される情報のソースであるノー
ドとして定義される。「受信器」は、送信器の相
補的なものであり、転送中にシステムバス２５に
出された情報を受信するノードとして定義され
る。例えば、読み取りトランザクシヨン中に、コ
マンダは、最初、コマンドの転送中に送信器とな
りそして戻りデータの転送中に受信器となる。

システムバス２５に接続されたノードがシステ
ムバス２５上で送信器になろうとする場合には、
そのノードが中央のアービタ２８とその特定ノー
ドとの間に接続された２本の要求ラインCMD
REQ（コマンド要求）及びRES REQ（レスポンダ
要求）の一方を肯定する。一般に、ノードは、そ
のCMD REQラインを用いてコマンダとなるこ
とを要求しそしてシステムバス２５を介してトラ
ンザクシヨンを開始し、そしてノードは、その
RES REQラインを用いてレスポンダとなつてデ
ータ又はメツセージをコマンダへ返送する。一般
に、中央アービタ２８は、どのノードがバスへの
アクセスを要求しているか（即ち、どの要求ライ
ンが肯定されたか）を検出する。次いで、アービ
タは、肯定された要求ラインの１つに応答して、
優先順位アルゴリズムに基づいてバス２５への対
応するノードアクセスを許可する。好ましい実施
例では、アービタ２８は、２つの独立した円形の
待ち行列を維持し、即ち、その一方の待ち行列は
コマンダ要求に対するものでありそしてもう一方
はレスポンダ要求に対するものである。好ましく
は、レスポンダ要求はコマンダ要求よりも優先順
位が高く、コマンダ要求の前に処理される。

コマンダ要求ライン及びレスポンダ要求ライン
は仲裁信号であると考えられる。第１図に示すよ
うに、仲裁信号は、中央アービタ２８から各ノー
ドへ送られるポイント−ポイントの条件に応じた
許可信号と、マルチバスサイクル転送を実行する
システムバス拡張信号と、例えば、メモリのよう
なノードがシステムバス上のトラヒツクを瞬間的
に維持できなくなつたときに新たなバストランザ
クシヨンの開始を制御するシステムバス抑制信号
とを含む。

システムバス２５を構成することのできる他の
形式の信号は、情報転送信号、応答信号、制御信
号、コンソール／フロントパネル信号、及び幾つ
かの種々の信号を含む。情報転送信号は、データ
信号、現在サイクル中にシステムバスで行なわれ
るフアンクシヨンを表わすフアンクシヨン信号、
コマンダを識別する識別子信号、及びパリテイ信
号を含む。応答信号は、一般に、データ転送の状
態を送信器に通知するための受信器からの確認信
号を含む。

制御信号は、クロツク信号と、低いライン電圧
又は低いDC電圧を示す信号のような警報信号と、
初期化中に使用されるリセツト信号と、ノード欠
陥信号と、バスのアイドリングサイクル中に用い
られる欠陥信号と、エラー欠陥信号とを含む。コ
ンソール／フロントパネル信号は、直列データを
システムコンソールに送信したりそこから受信し
たりするための信号と、始動時にブートプロセツ
サの特性を制御するためのブート信号と、システ
ムバス２５上のプロセツサの消去可能なPROM
を変更できるようにする信号と、フロントパネル
のRUN LIGHTを制御する信号と、あるノード
のクロツク論理回路にバツテリ電力を供給する信
号とを含む。その他の信号としては、スペア信号
に加えて、各ノードがその識別コードを定めるこ
とができるようにする識別信号を含む。

第２図は、システムバス２５に接続されたノー
ド６０の一例を示している。ノード６０は、プロ
セツサであつてもよいし、メモリであつてもよい
し、Ｉ／Ｏユニツトであつてもよいし、Ｉ／Ｏイ
ンターフエイスであつてもよい。第２図に示す例
では、ノード６０は、ノードに特定の論理回路６
５と、ノードバス６７と、データインターフエイ
ス６１及びクロツクデコーダ６３を含むシステム
バスインターフエイス６４とを備えている。デー
タインターフエイス６１、クロツクデコーダ６３
及びノードバス６７は、システムバス２５に接続
されたノードのための標準的な要素であるのが好
ましい。ノードに特定の論理回路６５は、システ
ムバスインターフエイス６４とは異なつた集積回
路を用いており、好ましくは、ノードの特定の機
能を実行するようにユーザによつて指定された回
路に加えて、ノードバス６７にインターフエイス
する標準的な回路を含んでいる。一般に、データ
インターフエイス６１は、ノード６０とシステム
バス２５との間の主たる論理的及び電気的なイン
ターフエイスであり、クロツクデコーダ６３は中
央で発生されるクロツク信号に基づいてノード６
０へタイミング信号を供給し、ノードバス６７は
データインターフエイス６１とノードに特定の論
理回路６５との間の高速インターフエイスをな
す。

第２図に示されたノード６０及びシステムバス
インターフエイス６４の好ましい実施例では、ク
ロツクデコーダ６３は、システムバス２５を経て
送られるべき信号を形成するための制御回路を含
んでおり、中央アービタ２８から受け取つたクロ
ツク信号を処理して、ノードに特定な論理回路６
５及びデータインターフエイス６１のためのタイ
ミング信号を得るようにする。クロツクデコーダ
６３によつて得られたタイミング信号は中央で発
生されたクロツク信号を用いているので、ノード
６０は、システムバス２５と同期して作動する。

第３図は、１つのバスサイクル、クロツクデコ
ーダ６３によつて受け取つたクロツク信号、及び
クロツクデコーダ６３によつて発生される幾つか
のタイミング信号を示すタイミング図である。ク
ロツクデコーダ６３によつて受け取られるクロツ
ク信号は、第３図に示すように、Time Ｈ信号、
Time Ｌ信号及びPhase信号を含む。Time Ｈ及
びTime Ｌは、基本的なクロツク信号の逆数で
あり、そしてPhase信号は、基本的なクロツク信
号を３で分割することによつて得られる。クロツ
クデコーダ６３によつて発生されたタイミング信
号は、Ｃ１２，Ｃ２３，Ｃ３４，Ｃ４５，Ｃ５６
及びＣ６１を含み、これらは全て第３図に示され
ている。データインターフエイス６１によつて要
求されバスサイクル当たり一度生じるこれらのタ
イミング信号は、データインターフエイス６１に
送られ、そしてデータインターフエイス６１に送
られたタイミング信号と等価なものを含む１組の
タイミング信号がバツフアされて、ノードに特定
の論理回路６５に送られる。バツフア動作の目的
は、ノードに特定の論理回路６５がタイミング信
号を不適切にロードすることによつてシステムバ
スインターフエイス６４の動作に悪影響を及ぼさ
ないようにすることである。クロツク６３は、ク
ロツク信号を使用して、各バスサイクルごとに６
つのサブサイクルを形成し、そしてこれらのサブ
サイクルを使用して、９つのタイミング信号
CXYを形成する。但し、Ｘ及びＹは、１つのタ
イミング信号を形成するように合成される２つの
隣接するサブサイクルを表わしている。

システムバスの各ノードは、そのクロツクデコ
ーダ６３によつて発生されたそれ自身の対応する
１組のタイミング信号を有している。通常、対応
する信号は、システム全体を通じて各ノードごと
に全く同じ時間に生じるが、クロツクデコーダ６
３と多数のノードの他の回路との間の変動により
対応する信号間にタイミング変動を招く。これら
のタイミング変動は、一般に「クロツクスキユ
ー」として知られている。

第４図は、データインターフエイス６１の好ま
しい実施例を示している。データインターフエイ
ス６１は、ノードバス６７の各ラインとシステム
バス２５の各ラインとの間に両方向性の高速イン
ターフエイスを与えるための一時的な記憶回路及
びバス駆動回路の両方を含んでいる。第４図に示
すように、データインターフエイス６１は、ノー
ドバス６７からシステムバス２５への通信路を形
成するために記憶要素７０及び７２とシステムバ
スドライバ７４とを備えているのが好ましい。
又、データインターフエイス６１は、システムバ
ス２５からノードバス６７への通信路を形成する
ために記憶要素８０及びノードバスドライバ８２
も備えている。データインターフエイス６１の説
明で用いたように、「記憶要素」という用語は、
一般に、透過ラツチやマスター／スレーブ記憶要
素のような双安定性の記憶装置を指すものであつ
て、特定の手段を指すものではない。当業者であ
れば、どの形式の記憶要素が適当であるか明らか
であろう。

第４図に示すように、記憶要素７０は、その入
力がノードバス６７からデータを受け取るように
接続されそしてその出力が記憶要素７２の入力に
接続される。記憶要素７２の出力は、システムバ
スドライバ７４の入力に接続され、そしてその出
力はシステムバス２５に接続される。記憶要素７
０及び７２は、クロツクデコーダ６３によつて発
生されたタイミング信号から導出されるノードバ
ス制御信号７６及び７８によつて各々制御され
る。記憶要素７０及び７２は、ノードバス６７か
らシステムバス２５へデータをパイプライン動作
するための２段の一時的な記憶手段を形成する。
種々の個数の記憶段を使用することもできる。

システムバスドライバ７４は、システムバスド
ライバイネーブル信号７９によつて制御される。
システムバスドライバイネーブル信号７９の状態
により、システムバスドライバ７４の入力は、そ
の出力に接続されて記憶要素７２の出力のデータ
をシステムバス２５に転送するか、又はその出力
からデカツプルされる。システムバスドライブイ
ネーブル信号７９がシステムバスドライバ７４の
入力と出力をデカツプルするときには、システム
バスドライバ７４がシステムバス２５に高インピ
ーダンスを与える。又、システムバスドライブイ
ネーブル７９は、システムバス２５から受け取つ
たクロツク信号と、ノードに特定の論理回路６５
から受け取つた制御信号とに基づいてクロツクデ
コーダ６３によつて発生される。

記憶要素８０は、その入力端子がシステムバス
２５に接続されそしてその出力端子がノードバス
ドライバ８２の入力に接続される。ノードバスド
ライバ８２の出力はノードバス６７に接続されて
戻される。好ましくは、透過ラツチである記憶要
素８０は、クロツクデコーダ６３によつて発生さ
れたタイミング信号から導出されるシステムバス
制御信号８５によつて制御される。ノードバスド
ライブ信号８７は、システムバスドライブ信号７
９がシステムバスドライバ７４を制御するのと同
様にノードバスドライバ８２を制御する。従つ
て、ノードバスドライバ信号８７に応答して、ノ
ードバスドライバ８２はその入力をその出力に接
続するかその入力をその出力からデカツプルし、
ノードバス６７に高インピーダンスを与える。

システムバス２５を経ていかにデータが転送さ
れるかを説明するために、システムバスドライブ
イネーブル信号７９と制御信号８５との間の関係
を理解することが重要である。ここに示す実施例
では、この関係が第３図に示されている。システ
ムバスドライブイネーブル信号７９は、通常、バ
スサイクルの始めから終りまで導出される。新た
なデータは、バスサイクルにおいてドライバ伝播
及びバス安定時間が経過した後のある時間にシス
テムバス２５から受け取られるようになる。好ま
しい実施例においては、記憶要素８０は透過ラツ
チである。制御信号８５は、クロツクＣ４５と論
理的に透過される。バスのタイミングは、制御信
号８５が否定される若干前にシステムバス２５の
データが受け取られるように確保する。記憶要素
８０は、制御信号８５を否定する前の少なくとも
設定時間に安定していて且つ制御信号８５を否定
した後の保持時間中安定したまゝであるバスデー
タを記憶する。

ノードバス６７は、ノードに特定の論理回路６
５とシステムバス２５との間でデータインターフ
エイス６１により両方向性のデータ転送を行なう
ことのできる非常に高速度のデータバスであるの
が好ましい。第２図に示されたノード６０の好ま
しい実施例では、ノードバス６７は、システムバ
スインターフエイス６４とノードに特定の論理回
路６５との間の点／点接続を形成する相互接続手
段である。然し乍ら、本発明によれば、このよう
な点／点相互接続は必要とされない。

第５図は、システムバス２５に接続された中央
アービタ２８の好ましい実施例を示している。中
央アービタ２８は、システムバス２５のためのク
ロツク信号を発生すると共に、システムバス２５
上のノードに対するバスの所有者関係を許可す
る。中央アービタ２８は、仲裁回路９０と、クロ
ツク回路９５と、発振器９７とを備えているのが
好ましい。発振器９７は、基本的なクロツク信号
を発生する。クロツク９５は、仲裁回路７１のタ
イミング信号と、システムバス２５上でタイミン
グをとるための基本的なTime Ｈ、Time Ｌ及
びPhaseクロツク信号とを発生する。仲裁回路７
１は、コマンダ及びレスポンダの要求信号を受け
取り、システムバス２５にアクセスしようとして
いるノード間の競合の仲裁を果たし、そしてコマ
ンダ及びレスポンダの要求に対する上記待ち行列
を維持する。又、仲裁回路７１は、幾つかの制御
信号をクロツク９５へ供給する。

Ｂ インターロツクベースの説明 上記で簡単に述べたように、多数の種々の形式
のトランザクシヨンをバス２５において行なうこ
とができる。各々の場合に、トランザクシヨンは
あるノードから別のノードへの１つ以上の別々の
転送で構成される。レスポンダが１つ以上のバス
サイクル中にコマンド転送を首尾良く受け取つた
ときには、各転送サイクル後の第２のバスサイク
ルの始めにアクノーリツジ確認信号を発生する。
このようなアクノーリツジ信号は、元の転送に含
まれるコマンドを首尾良く実行したことを指示す
るものではなく、所望のレスポンダノードの入力
待ち行列にその転送が首尾良く入れられたことを
示すに過ぎない。本発明に関連したトランザクシ
ヨンを以下に述べる。

読み取りトランザクシヨンは、アドレススペー
スの領域を管理しているレスポンダノードの特定
の位置からコマンダノードへ、４バイト、８バイ
ト、16バイト又は32バイトブロツクでデータを移
動するのに用いられる。好ましい実施例におい
て、メモリ及びＩ／Ｏ動作は共通のアドレススペ
ースを参照するものである。レスポンダノード
は、メモリノード、プロセツサノード又はＩ／Ｏ
ノードの何れかとなり得る。

インターロツク読み取りトランザクシヨンは読
み取りトランザクシヨンに類似している。しかし
ながら、インターロツク読み取りトランザクシヨ
ンの厳密な作用は、以下で詳細に述べるようにレ
スポンダノードにおけるロツクタグの状態に基づ
くものである。ロツクタグは、アドレススペース
内の位置又は位置のグループへのアクセスを防止
する。ロツクタグの作用は、金属性の“ブラツク
ボード”にまたがつて現われるシステム２０のア
ドレススペースを目に見えるようにすることによ
り理解できる。インターロツク読み取りトランザ
クシヨンで指定されたアドレススペースの位置が
ロツクタグで既にカバーされている場合、即ち指
定のアドレススペースが“ロツク”されている場
合は、レスポンダノードは“ロツクされた“応答
メツセージでインターロツク読み取り要求に応答
し、データは返送されない。これは、インターロ
ツク読み取りコマンドで指定されたアドレススペ
ース内の位置がアクセスできないことをコマンダ
に知らせる。このロツクされた応答メツセージ
は、レスポンダノードがインターロツク読み取り
コマンドを処理した後であつて且つレスポンダノ
ードがバスへのアクセス権を得ることができるよ
うになつた後にコマンダへ送信される。従つて、
コマンダは、インターロツク読み取りトランザク
シヨンのコマンド転送後の不定の時間にロツクさ
れた応答メツセージを受け取る。

指定の位置がロツクされない場合、即ちロツク
タグに関連していない場合には、インターロツク
読み取りコマンドで指定されたアドレスに記憶さ
れた情報が、応答メツセージにおいて、インター
ロツク読み取りコマンドを発生したコマンダノー
ドに返送される。又、レスポンダノードは、イン
ターロツク読み取りコマンドで指定されたアドレ
ススペース内の位置へロツクタグを取り付け、従
つて、その後のインターロツク読み取りコマンド
に対しアドレススペース内の指定の位置へのアク
セスを拒絶する。

アンロツク書き込みトランザクシヨンは、イン
ターロツク読み取りトランザクシヨンに対して相
補的なものである。コマンダノードが読み取り−
変更−書き込み動作において読み取り及び変更を
首尾良く完了しないと、インターロツク読み取り
コマンドによつて一時的にロツクされているアド
レススペース内の位置をアンロツクしなければな
らない。コマンダは、アドレススペース内の指定
の位置へのアンロツク書き込みトランザクシヨン
を実行して、適当に変更されたデータを指定の位
置へ書き込むことによりこの動作を実行する。レ
スポンダノードは、アドレススペースをアンロツ
クしそして要求されたデータを書き込むことによ
りアンロツク書き込みコマンドを処理する。次い
で、ロツクタグは、以下で詳細に述べるようにク
リアされる。

インターロツク読み取りコマンド転送中にバス
２５を経て送信されるメツセージは、64本のデー
タライン上にデータを含んでいる。このデータ
は、４ビツトコマンドフイールドと、例えば、メ
モリ３９からプロセツサノード３１へ転送される
べきワード数を指定する２ビツト長さのフイール
ドと、データを読み取ろうとするメモリ３９内の
アドレス位置を指定する30ビツトのアドレスフイ
ールドとを含んでいる。インターロツク読み取り
コマンド中に情報を搬送するシステムバス２５の
他のラインは、コマンド転送を指示する４ビツト
フアンクシヨンコードを搬送する４つのフアンク
シヨンラインと、インターロツク読み取りコマン
ドを開始したコマンダノードを識別する６ビツト
コードを搬送する６本のIDラインと３本のパリ
テイラインとを含んでいる。

上記で簡単に述べたように、システムバス２５
は、送信器によつてバスに出された情報が首尾良
く受け取られたことを指示するために受信器によ
つて使用される応答信号を含んでいる。好ましい
実施例において、応答信号は、３つの同じワイヤ
ドオア確認（CNF）ラインを含んでいる。３本
のラインが設けられている理由は、特に、インタ
ーロツクコマンド又はＩ／Ｏレジスタへの書き込
みの場合に、レスポンダが各コマンドに応答して
何を行なうかをコマンダが厳密に知ることがバス
トランザクシヨンの完全性にとつて著しく重要だ
からである。それ故、受信器は、３段のCNFラ
イン全部をアサートすることによつてアクノーリ
ツジ（ACK）確認信号を送信するか、又は３本
のCNFライン全部をアサートしないことによつ
てノーアクノリツジ（NACK）確認信号を送信
するかの何れかである。受信器にはエラー修正論
理回路が設けられていて、３つのCNFライン全
部が同じ論理レベルで受信器によつて受信されな
いか動かについて真のCNF状態を決定する。

ACK確認信号は、レスポンダがコマンド転送
の１つのサイクルからの情報を受け入れたこと、
又はコマンダが応答メツセージの１つのサイクル
からの情報を受け入れたことを指示する。ACK
確認指示を生じる読み取りコマンド転送サイクル
は、レスポンダがある時間の後に読み取り応答メ
ツセージを返送することを指示する。

CNFライン上に返送されるNACK確認信号は
コマンド転送のそのバスサイクルからの情報を受
け入れる受信器がないことを指示する。これは次
の３つの理由がある。即ち、(1)システムバスにパ
リテイエラーが生じている。(2)例えば、受信器の
入力待ち行列がいつぱいであるときに、受信器が
一時的にコマンドを受け入れることができない。
或いは(3)指定のアドレスに対応するレスポンダノ
ードがない。

バスサイクルに対応する確認指示は、バスサイ
クルの後の第２のサイクルの始めに受信器ノード
によつてCNFラインに出される。

インターロツク読み取りトランザクシヨンの一
例を第６図について説明する。第６図の上部の水
平軸は、バス２５上の次々のバスサイクルを示し
ている。第６図の左側に沿つて垂直に現われる表
示は、バス２５に含まれるラインのグループ、即
ちフアンクシヨンライン、データライン、IDラ
イン、確認ライン及び仲裁ラインを示している。
第６図の水平及び垂直軸によつて形成されるマト
リツクス内の入力は、指定のバスサイクル中に指
定のバスラインに現われるデータの形式を示して
いる。

バスサイクル０において、第１のコマンダノー
ド、例えば第１図のノード３１は、アービタ２８
へ至るCMD REQ仲裁要求ライン（第１図に示
されてアービタ２８に接続されたポイント／ポイ
ントラインの１つ）をアサートする。従つて、第
６図は、サイクル１にシステムバス２５の仲裁ラ
イン上に存在する“cmdr ＃１”要求を指示す
る。それより優先順位の高い他のノードがバスへ
のアクセスを同時に要求していないと仮定すれ
ば、プロセツサ３１がサイクル１にバスアクセス
権を得そしてシステムバス２５にメツセージを送
信する。

サイクル１の間にバス２５のフアンクシヨンラ
インになされる情報は、バス上の情報がコマンド
（cmd）情報であることを指示している。バス２
５のデータラインに出されるデータは現在のトラ
ンザクシヨンをインターロツク読み取りトランザ
クシヨンとして識別すると共にデータをプロセツ
サ３１へ返送すべきメモリ３９内のアドレスを指
定するコマンド及びアドレス（ｃ／ａ）データで
構成される。バスサイクル１中のIDラインは、
バス２５上に現在送信しているプロセツサ（コマ
ンダ／cmdr）ノード３１の識別コードを含んで
いる。

バスサイクル２において、本発明のインターロ
ツク読み取りトランザクシヨンについてはバス２
５に何の情報も出されない。

インターロツク読み取りトランザクシヨンが開
始された２サイクル（即ち所定時間）後であるバ
スサイクル３の始めに、メモリノード３９は、該
メモリ３９がバスサイクル１の間に送られたコマ
ンド転送を首尾良く受け取つている場合に、バス
２５の確認ラインにACK確認信号を送信する。
次いで、メモリ３９は、メモリ３９の入力待ち行
列にコマンドメツセージをいれる。

バスサイクル３の終了は、インターロツク読み
取りトランザクシヨンにおける第１転送の終了を
構成する。バス１５におけるトランザクシヨンは
その特性が保留性であるため、要求された情報が
メモリ３９からプロセツサ３１へ返送される時間
を正確に定めることができない。応答時間は、要
求を処理するためにメモリ３９によつて必要とさ
れる時間と、他のノードによつて発生されたバス
２５上の更に別のトラフイツクを処理するために
システムバス２５に必要とされる時間とに基づ
く。インターロツク読み取りトランザクシヨンの
２つの転送間の時間を特定できないことが、バス
サイクル３と４との間で第６図の点線によつて示
されている。従つて、その後の情報は第６図にお
いてバスサイクル４ないし７に生じるように示さ
れているが、これはインターロツク読み取りトラ
ンザクシヨンに含まれるタイミングの特定例に過
ぎず、このようなトランザクシヨンの第２の転送
をバス２５のその後のサイクルにおいて行なえる
ことを理解されたい。

メモリ３９は、その入力待ち行列からインター
ロツク読み取り転送メツセージを順次に取り出し
そして転送に含まれたアドレス情報を検討するこ
とによりインターロツク読み取りコマンドを処理
する。情報は、以下で詳細に述べるロツクタグに
記憶されたアドレス位置と比較される。記憶され
たアドレス値とインターロツク読み取り転送のア
ドレス情報との間に一致がある場合には、所望の
アドレス位置が手前のインターロツク読み取りコ
マンドによつてロツクされていることを指示す
る。次いで、メモリ３９は、“ロツクされた”フ
アンクシヨンコードを含むロツクされた応答メツ
セージを、応答メツセージに対して必要とされる
他の情報と共に、メモリノード３９の出力待ち行
列に発生する。

ロツクタグに記憶されたアドレス値と、インタ
ーロツク読み取り転送アドレス情報との比較が
“ヒツト”を生じない場合、即ち転送されたアド
レスが記憶されたアドレスに一致しない場合に
は、メモリノード３９は、フアンクシヨンライン
に対する“良好読み取りデータ”（grd0）コード
のような有効読み取り応答ノード、データライン
に対する指定のアドレス位置の内容、及びIDラ
インに対してインターロツク読み取りコマンドを
開始したコマンダノードのコマンダ識別コードよ
り成る応答メツセージを構成する。この応答メツ
セージは、メモリノード３９の出力待ち行列にロ
ードされる。

メモリ３９がインターロツク読み取りトランザ
クシヨンを処理しそして以下で詳細に述べるよう
にその出力待ち行列内に応答メツセージを発生す
ると、メモリ３９はアービタ２８に至るその
RES REQ要求ライン（第１図に示された別のポ
イント／ポイントライン）をアサートする。従つ
て、仲裁ラインは、バスサイクル４において第６
図に示すようにレスポンダ要求（resp）指示を搬
送する。このときにこれより優先順位の高い他の
ノードがないとすれば、アービタ２８はバスサイ
クル５の間にバス２５へのメモリ３９のアクセス
を許可する。メモリ３９は、“良好読み取りデー
タ”（grd0）信号を含む応答メツセージをシステ
ムバス２５のフアンクシヨンラインに送信し、プ
ロセツサ３１からメモリ３９への初期転送のアド
レスフイールドによつて指定されたメモリ位置か
らシステムバス２５のデータラインを経て８バイ
ト（即ち、64ビツト）のデータを送信し、そして
プロセツサ３１のIDのバス２５のIDラインに送
信して、インターロツク読み取り要求を最初に発
生したコマンダ（即ち、プロセツサ３１）と返送
データとを関連させる。

バスサイクル６の間に、このインターロツク読
み取りトランザクシヨンに関連したトラヒツクは
システムバス２５に現われない。更に、インター
ロツク読み取りトランザクシヨンは、バスサイク
ル７において、プロセツサ３１がACK確認信号
をバス２５の確認ラインに送信したときに終了す
る。

メモリ内の同じ指定の位置に対する第２のイン
ターロツク読み取りトランザクシヨンにより、第
６図のサイクル８−１５で示すようにバス２５に
データが現われる。サイクル８において、第２の
コマンダ（cmdr ＃２）はアービタ２８へのコ
マンダ要求を開始する。バスサイクル９−１２
は、サイクル１−４と同様のトラヒツクをバス２
５に生じさせる。しかしながら、メモリ３９は、
受け取つたインターロツク読み取りコマンドを処
理する際に、ロツクタグに記憶されたアドレス値
と、インターロツク読み取りコマンドと共に送信
されたアドレスとの間の一致を見い出している。
従つて、LOC応答は、例えば、サイクル１３に
おいてバス２５のフアンクシヨンラインに与えら
れる。バスサイクル１４及び１５はサイクル６及
び７と同じである。

Ｃ プロセツサ３１の説明 第７図には、プロセツサ３１内のノードに特別
な論理回路６５の幾つかの素子が詳細なブロツク
図で示されている。プロセツサノード３１は、全
てのノードと同様に、バスインターフエイス回路
６４を備えている。又、プロセツサノード３１
は、プロセツサ論理回路２０２を備えている。第
７図に示すように、プロセツサ論理回路２０２
は、当業者に良く知られたようにソフトウエアを
実行するために必要とされる中央処理ユニツト
（CPU）回路を備えている。又、プロセツサ論理
回路２０２は、必要なアプリケーシヨンフアンク
シヨンを実行すると共にシステムバス２５を介し
ての転送を制御するためにシステム２０によつて
要求されるコマンド及びアドレス情報も発生す
る。

又、プロセツサノード３１は、パリテイエラー
チエツク回路２０４も備えており、この回路は、
バスインターフエイス回路６４からシステムバス
２５のフアンクシヨンライン、データライン、
IDライン及びパリテイラインを経て受け取つた
情報を監視して、良く知られたようにこれら信号
に対するパリテイチエツクを行なう。パリテイエ
ラーが検出されると、信号ライン２０６にパリテ
イエラー指示が発生される。

IDライン上の信号は比較回路２０８によつて
監視され、この比較回路には、取り付けキヤビネ
ツトにおけるプロセツサ３１の位置によつて決定
されるバツクプレーン上の固定布線接続部２１０
からプロセツサ３１の識別コードも送られる。比
較器２０７からの比較結果は、パリテイエラー信
号ライン２０６上の情報と共に、ACK確認発生
器２０８へ送られる。パリテイエラーが検出され
ずそして応答メツセージに対してバス２５を経て
受け取つたIDコードがプロセツサ３１のIDコー
ドに一致しない場合には、プロセツサ３１へ送ら
れる各々の応答サイクルの後の第２のバスサイク
ルの始めにACK確認発生器２０８によつてバス
２５のCNFラインにACK確認信号が送られる。

バス２５のフアンクシヨン及びデータライン上
の情報は、バスインターフエイス６４を経て応答
デコーダ２１２へ送られる。デコーダ２１２は、
バス２５上のメツセージがプロセツサ３１に意図
されたものであるときに比較器２０７によつてイ
ネーブルされる。これは、比較器２０７からの肯
定比較結果によつて決定される。デコーダ２１２
が比較器２０７によつてイネーブルされると、デ
コーダ２１２はシステムバス２５のフアンクシヨ
ンラインからフアンクシヨンコードを引き出し、
幾つかのフアンクシヨンコードに対し、バス２５
のデータラインからプロセツサ論理回路２０２へ
コマンド及びデータ情報を供給し、適当な動作を
行なわせる。

本発明によれば、インターロツク読み取りコマ
ンド及びアンロツク書き込みコマンドを含むコマ
ンドメツセージを送信するための手段が設けられ
ている。ここに実施するように、送信手段はコマ
ンド発生器２１４を含む。プロセツサ３１がバス
２５上のトランザクシヨンを開始しようとすると
きには、コマンド、アドレス及びデータ情報が、
接続部２１０から送られるこのノードのIDと共
に、コマンド発生器２１４へ送られる。コマンド
発生器２１４は、コマンド転送メツセージを形成
し、ノードCMD REQ仲裁ライン２１６をアサ
ートして、プロセツサ３１がコマンダメツセージ
を送信するためにバス２５へのアクセスを所望し
ていることをアービタ２８（第７図には示さず）
へ指示する。アービタ２８は、仲裁システムを使
用して、もとのインターロツク読み取り転送の後
の不定の時間にプロセツサ３１へのアクセスを許
可する。

アクセスが許可されると、コマンド発生器２１
４は、バスインターフエイス６４がコマンド発生
器２１４からシステムバス２５へコマンドメツセ
ージを送信するようにさせる。

インターロツク読み取りコマンドが送られるレ
スポンダノードは、インターロツク読み取りコマ
ンド転送の２サイクル後にACK確認信号を発生
する。第７図に特に示すように、コマンド発生器
２１２は、CNFラインを監視し、プロセツサ３
１によりシステムバス２５を経て送られた各コマ
ンド転送サイクルの２つのバスサイクル後に
CNFバスライン上にACK確認信号が存在するこ
とを検出する。ACK確認信号の存在が検出され
ないと、適当な修正動作が取られ、これは好まし
い実施例ではその前のコマンドを再送信すること
より成る。転送が完了すると、レスポンダノード
はインターロツク読み取りコマンドを処理し、応
答メツセージをシステムバス２５に転送する。シ
ステムバス２５上のトラヒツク及び待ち行列の長
さによつて確実でないために、レスポンダノード
は、コマンド転送後の不定の時間に応答メツセー
ジを発生する。

本発明によれば、コマンダノードは、インター
ロツク読み取りコマンドの開始に続く所定の時間
に、プロセツサノードによつて開始されたインタ
ーロツク読み取りコマンドの受信を指示する
ACK確認指示を受け取ると共に、インターロツ
ク読み取りコマンドの開始に続く不定の時間に、
インターロツク読み取りコマンドが実行されたか
どうかを指示するロツク状態情報を受け取るため
の手段を備えている。第７図に示すシステムで実
施されるように、バスインターフエイス６４、プ
ロセツサ論理回路２０２、バスインターフエイス
６４とプロセツサ論理回路２０２を接続する
CNFライン、及び応答デコーダ２１２がこのよ
うな手段を構成する。

Ｄ メモリ３９の説明 第８図は、レスポンダノードとして働くメモリ
３９のブロツク図である。第８図に示すように、
メモリ３９は、コマンドデコード／アドレス／パ
リテイチエツク回路３００を備えている。回路３
００は、バスのフアンクシヨン、アドレス及び
IDラインに接続され、良く知られたようにパリ
テイチエツクを実行する。又、回路３００は、バ
スアドレスライン上の情報を、レジスタ３０２か
ら送られるメモリ３９によつて作用されるアドレ
ススペースの限界と比較し、この比較結果をアド
レス一致ライン３０１に供給する。バス２５を経
て送られたアドレス情報がメモリ３９によつて作
用されるアドレススペースの範囲内にある場合及
びパリテイエラーが生じていない場合には、回路
３００に接続されたACK確認発生器３０４が、
メモリ３９を行き先とする転送の送信サイクル後
の第２サイクルの始めに３本のCNFライン全部
をアサートすることによつてACK確認信号を発
生する。

本発明によれば、メモリは、プロセツサノード
からのインターロツク読み取りコマンドを受け取
る手段を備えている。ここに実施するように、こ
のような手段は、バス２５を経そしてバスインタ
ーフエイスユニツト６４を経て行なわれる転送か
ら受け取つたメツセージ（コマンド、アドレス及
びデータ情報よりなる）を記憶するための入力待
ち行列３０６を含む。この入力待ち行列３０６は
バス２５を経て高い速度で受け取つたこのような
メツセージを、メモリ３９の相対的に速度の低い
論理回路がこれに作用できるようになるまで、記
憶することができる。入力待ち行列３０６は、バ
ス２５上のメツセージに現われるアドレス情報が
アドレス一致信号３０１によつて決定されるメモ
リ３９に対するアドレススペースの範囲内に入る
ときに、バス２５からのメツセージを記憶するよ
うにイネーブルされる。

本発明によれば、レスポンダノードは、コマン
ダノードからのインターロツク読み取りコマンド
を受け取ると共にインターロツク読み取りコマン
ドの開始に続く所定の時間にACK確認信号をコ
マンダノードへ送信するための手段を備えてい
る。第８図に示すように、バスインターフエイス
６４、入力待ち行列３０６、回路３００、アドレ
スレジスタ回路３０２、ACK確認発生器３０４、
及びメモリ３９の内部のCNFラインがこのよう
な手段を構成する。

本発明によれば、メモリは、入力待ち行列から
の記憶されたメツセージを取り出すと共にこのメ
ツセージからインターロツク読み取り／アンロツ
ク書き込みコマンドとアドレスデータとを発生す
るためのコマンドデコーダ手段を備えている。こ
こに実施するように、このような手段はデコーダ
３０８を含む。入力待ち行列３０６の出力はデコ
ーダ３０８に送られ、このデコーダは、入力待ち
行列３０６に記憶されたメツセージからアドレス
及びコマンド情報を取り出す。デコーダ３０８
は、種々のコマンドをデコードするために多数の
指示を供給しそして１組の並列な信号ラインにア
ドレス情報を供給するが、デコーダ３０６のアド
レス及びコマンド出力は、図示明瞭化のために束
ねられたライン３０９及び３１１として第８図に
各々示されている。

本発明によれば、メモリ３９は、情報を記憶す
るための記憶手段を含む。ここに実施するよう
に、この記憶手段はメモリアレイ３１２を含む。
良く知られているように、情報は、メモリアレイ
３１２へ供給される読み取り及び書き込みコマン
ドによつて指定されたアドレスで識別されるメモ
リアレイ３１２内の複数の別々の位置に記憶され
る。

本発明によれば、メモリ３９は、記憶手段に関
連されてアンロツク状態とロツク状態との間で作
動するロツク手段であつて、アンロツク状態にお
いては記憶手段へのアクセスを許可しそしてロツ
ク状態においては記憶手段へのアクセスを拒絶す
るためのロツク手段を備えている。ここに実施す
るように、このロツク手段はロツク制御器３１０
より成る。

本発明によれば、メモリは、プロセツサノード
の１つからのインターロツク読み取りコマンドに
応答してロツク手段の状態を指示するロツク状態
指示を発生すると共にロツク手段をアンロツク状
態からロツク状態へ切り換えるためのコマンド手
段であつて、更に、アンロツク書き込みコマンド
に応答して変更された情報を指定の位置に記憶す
ると共にロツク手段をロツク状態からアンロツク
状態に切り換えるためのコマンド手段も備えてい
る。こきに実施するように、このコマンド手段は
ロツク制御器３１０及びメモリアレイ３１２を含
む。

アドレス及びコマンド情報はロツク制御器３１
０へ送られ、この制御器は以下で詳細に述べるロ
ツク機構を含んでいる。デコーダ３０８からのア
ドレス及びコマンド情報はメモリアレイ３１２へ
も送られる。メモリアレイ３１２は読み取り及び
書き込みコマンドに応答して、デコーダ３０８か
ら受け取つたアドレス情報で指定されるアレイ３
１２内の位置へデータを書き込んだりそこからデ
ータを読み取つたりする。

本発明によれば、メモリ３９は、インターロツ
ク読み取りコマンドの開始に続く不定の時間に、
インターロツク読み取りコマンドを発生したプロ
セツサノードへ、ロツク状態指示を含むロツク状
態メツセージを送信するための状態応答手段を備
えている。好ましくは、応答発生器は、ロツク手
段がアンロツク状態にあるときには指定の位置の
内容を含む第１メツセージ形式を発生するととも
に、ロツク手段がロツク状態にあるときには指定
の位置が使用できないことを指示する第２メツセ
ージ形式を発生するための応答手段を備えてい
る。ここに実施するように、この状態応答手段
は、応答発生器３１６及び出力待ち行列３１８を
含む。

制御器３１０からのロツク状態信号３１４及び
メモリアレイ３１２からのメモリデータは、応答
発生器３１６へ送られ、この発生器は以下で詳細
に述べる出力応答メツセージを発生する。発生器
３１２からの応答メツセージは、出力待ち行列３
１８へ送られ、メモリ３９は前記の仲裁プロセス
によつてバスへのアクセスを得るまでそこに記憶
される。

応答発生器３１６は、メモリ３１２から受け取
つたデータ、制御器３１０から受け取つたロツク
状態信号３１４、及びデコーダ３０８から受け取
つたコマンド及びID情報に基づいて応答メツセ
ージを形成する。発生器３１６によつて形成され
た応答メツセージは、メモリ３９が要求されたデ
ータを供給できるかどうかによつて２つの形式の
何れかとなる。応答されるコマンドがインターロ
ツク読み取りコマンドでない場合、又はコマンド
がインターロツク読み取りコマンドであつて且つ
ロツク状態信号３１４がアサートされない場合に
は、応答発生器３１６は、メモリ３１２内の指定
の位置の要求された内容を含む第１形式のメツセ
ージを形成する。しかしながら、コマンドがイン
ターロツク読み取りコマンドであり且つロツク状
態ライン３１４がアサートされた場合には、応答
発生器３１６は第２形式のメツセージを形成し、
フアンクシヨンライン上の“ロツクされた”コー
ドは、インターロツク読み取りコマンドの指定の
アドレスがロツク状態にありそして要求されたメ
ツセージが受信したインターロツク読み取りコマ
ンドに応答してメモリ３９により送信される応答
メツセージに与えられないことを指示する。

本発明によれば、メモリ３９は、応答発生器３
１６からの応答メツセージを記憶すると共にプロ
セツサ３１による対応するコマンドの開始に続く
不定の時間にバス２５へのアクセスを得た後にプ
ロセツサノード３１は記憶された応答メツセージ
を送信するための出力待ち行列手段を備えてい
る。ここに実施するように、このような手段は出
力待ち行列３１８を含む。発生器３１６は、応答
メツセージをコンパイルすると、これを出力待ち
行列３１８に供給する。出力待ち行列３１８は、
メモリ３９がバス２５へのアクセスを希望してい
ることをバスインターフエイス６４に知らせる。
応答メツセージは、このようなアクセスが得られ
るまで不定の時間中出力待ち行列３１８に記憶さ
れる。

メモリ３９がバス２５へのアクセスを許可され
ると、出力待ち行列３１８に含まれた応答メツセ
ージがシステムバス２５に出され、そのコマンド
を最初に発生したコマンダノードへ送られる。メ
モリ３９がコマンダノードによつて最初に送られ
たコマンドの実行をいつ完了するかは分からず、
そしてメモリ３９が要求されたデータ又はロツク
状態情報の何れかを供給するためにバス２５への
アクセスをいつ得るかも分からないので、インタ
ーロツク読み取りコマンドに対応するロツク状態
情報は、もとのインターロツク読み取りコマンド
の開始に続く不定の時間にコマンダノードにおい
てバス２５のフアンクシヨンラインに現われる。

コマンダノードが首尾良いインターロツク読み
取りコマンドの後にレスポンダノードによつて発
生された応答メツセージを受け取らなかつた場合
には、コマンダノードはACK確認指示を発生し
ない。レスポンダノードがその応答メツセージか
らACK確認信号を受け取らなかつたときには、
そのインターロツク読み取りコマンドによつてセ
ツトされたロツクビツトをクリアする。

本発明によれば、メモリ３９は、ロツク手段が
アンロツク状態にあるときに指定の位置の内容を
含む第１メツセージ形式を発生すると共に、ロツ
ク手段がロツク状態にあるときに指定の位置が利
用できないことを指示する第２メツセージ形式を
発生するための手段を備えている。ここに実施す
るように、このような手段は、ロツク状態ライン
３１４、応答発生器３１６、デコーダ３０８及び
ロツク制御器３１０を含む。

Ｅ ロツク制御器３１０の説明 第９図は、ロツク制御器３１０の詳細な図であ
る。本発明によれば、ロツク手段は、インターロ
ツク読み取りコマンドを阻止すべきメモリアレイ
３９内のアドレスに対応する選択されたアドレス
を受け取るためのロツクタグ手段を備えている。
ここで実施するように、このロツクタグ手段は、
４つのロツクタグ３５２ａ，３５２ｂ，３５２ｃ
及び３５２ｄを備えており、これらは論理制御器
３５ｏと共にロツク制御器３１２を構成する。特
定の用途に基づいてこれより多くの又はこれより
少数のロツクタグを設けられることを理解された
い。ロツクタグ３５Ｂ２−ｄは構造及び作用が同
じである。明瞭化のために、ロツクタグ３５２ａ
に対する詳細な回路しか示されていない。

各々のロツクタグ３５２ａ−ｄは、システム２
０のアドレススペース内の位置に対応する値を記
憶するための記憶レジスタ３５４を備えている。
レジスタ３５４は、該レジスタに記憶された値が
現われるところの出力端子３５６を備えている。
レジスタ３５４は、イネーブル端子３５８と、ア
ドレスライン３０９に接続された入力端子３６０
とを備えている。イネーブル端子３５８を作用さ
せることにより、レジスタ３５４はアドレスライ
ン３０９に現われる信号をロードする。

レジスタの出力端子３５６は、比較器３６８の
１つの入力端子３６６に接続される。比較器３６
６の別の入力端子３７０はアドレスライン３０９
に接続される。比較器３６６の出力端子３７２は
“一致”信号を構成し、これは入力アンドゲート
３７４の一方の入力端子に送られる。アンドゲー
ト３７４の他方の入力端子はコマンドライン３１
１のアンド書き込みライン３８０に接続される。
アンドゲート３７４の出力端子はラツチ３８２の
リセツト端子に接続される。ラツチ３８２の出力
端子はLOCK信号を構成し、これは入力アンドゲ
ート３８６の一方の入力端子３８７に送られる。
アンドゲート３８６の他方の入力端子は比較器３
６８の一致信号出力に接続される。アンドゲート
３８６の出力は、アドレスラインに現われるアド
レスがロツクタグ３５２ａによつて“ロツク”さ
れたことを指示する“ヒツト”信号を構成する。

ロツクタグ３５２ａの最終の部品は４入力アン
ドゲート３８８である。アンドゲート３８８の一
方の入力は、メモリノード３９によつて現在処理
されているコマンドがインターロツク読み取りコ
マンドであることを指示するコマンドライン３１
１のライン３９０に接続される。アンドゲート３
８８の第２入力はクロツク信号３８９に接続さ
れ、ロツクタグ３５２ａの動作を適当にゲートす
ると共に競合状態を防止する。アンドゲート３８
８の第３入力は、以下で述べる論理制御器３５０
の“割当て”端子に接続される。アンドゲート３
８８の第４の入力端子は反転ロツク状態信号３１
４に接続される。アンドゲート３８０の出力端子
は、レジスタ３５４のイネーブル入力３５８及び
ラツチ３８２のセツト端子に接続される。

論理制御器３５０は、アイドルロツクタグを選
択するための選択エンコーダとして働くロツクタ
グ割当て回路３９２を備えている。この割当て回
路３９２は、ロツクタグ３５２ａ−ｄからのロツ
クビツトの状態によりどのロツクタグがフリーで
あるかを判断し、そしてその選択されたロツクタ
グに対する“割当て”信号を立ち上げることによ
りロツク機能を与えるように使用可能なロツクタ
グの１つを指定する。全てのロツクタグが現在指
定されている場合には、“全てビジー”の出力信
号が５入力オアゲート３９４の１つの入力に送ら
れる。オアゲート３９４の他の入力は、ロツクタ
グ３５２ａ−ｄの各“ヒツト”信号が供給され
る。

ロツク制御器３１０がインターロツク読み取り
コマンドを処理する動作について以下に説明す
る。アドレスライン３０９上のアドレス位置は、
レジスタ３５４内に記憶されたアドレス値と常に
比較される。レジスタ３５４内に記憶されたアド
レス値が何れもアドレスライン３０９に現われる
アドレス位置に等しくない場合には、一致信号が
アサートされず、“ヒツト”信号もアサートされ
ない。回路３９２の“全てビジー”信号もアサー
トされないとすれば、オアゲート３９４の入力は
アクテイブではなく、ロツク状態ライン３１４は
セツトされない。メモリアレイ３１２（第８図）
は指定位置の内容を応答発生器３１６へ供給す
る。ロツク状態ライン３１４がアサートされない
と、応答発生器３１６は第１形式の応答メツセー
ジを発生し、応答メツセージのビツトにおいて
“良好な読み取りデータ”コードがセツトされ、
これはバス２５のフアンクシヨンラインを経て、
それを要求したコマンダノードへ最終的に送信さ
れる。

ロツク状態ライン３１４の反転値は、ここでア
ンドゲート３８８に送られる。回路９３２はロツ
クタグ３５２ａ−ｄの割当て信号の１つを供給す
る。インターロツク読み取りは処理されているの
で、インターロツク読み取りライン３９０はデコ
ーダ３０８（第８図）によつてセツトされる。従
つて、ロツク信号３８９がアクテイベートされる
と、ロツクタグ３５２ａのアンドゲート３８８が
アクテイベートされ、レジスタ３５４をイネーブ
ルする。アドレスライン３０９に現われるアドレ
ス値は、ロツクタグ３５２ａのレジスタ３５４に
記憶される。又、アンドゲート３８８がアクテイ
ベートされてラツチ３８２がセツトされ、ロツク
タグ３５２ａの３８４のロツクビツトがアサート
される。ここで、ロツクタグ３５２のレジスタ３
５４に含まれた指定位置へのアクセスが次のイン
ターロツク読み取りコマンドに対して拒絶され
る。

ロツクされた位置への次のインターロツク読み
取りコマンドにより、次のような動作が生じる。
アドレスライン３０９に現われるアドレス値は、
ロツクタグ３５２ａのレジスタ３５４に記憶され
た値に等しくなる。従つて、ロツクタグ３５２ａ
の端子３７２の一致信号がセツトされる。ロツク
タグ３５２ａに対する端子３８４のロツクビツト
はその手前のインターロツク読み取り動作によつ
てセツトされているので、アンドゲート３８６の
両方の入力がここでアクテイブと成り、ロツクタ
グ３５２ａのヒツト信号をアサートさせる。これ
により、オアゲート３９４がアクテイベートさ
れ、ロツク状態ライン３１４がアクテイベートさ
れる。ロツク状態ライン３１４がアクテイベート
されると、応答発生器３１６（第８図）が第２形
式の応答メツセージを発生し、LOCKED応答コ
ードがメツセージのフアンクシヨンビツトにセツ
トされる。

ロツクビツトをクリアするためのアンロツク書
き込みコマンドの動作について以下に説明する。
既にロツクされている位置に対するアンロツク書
き込みコマンドは、アドレスライン３０９に現わ
れる値がロツクタグのレジスタ３５４に記憶され
た値に等しくなるようにする。例えば、アンロツ
ク書き込みコマンドがロツクタグ３５２ａによつ
てロツクされた位置をアンロツクするために送信
されたと仮定する。アドレスライン３０９にアド
レス値が現われると、比較器３６８の出力により
一致信号がセツトされる。このとき、アンロツク
書き込みライン３９１は高レベルであるので、ア
ンドゲート３７４がアクテイベートされ、ラツチ
３８２は出力端子３８４のロツクビツト信号をリ
セツトする。アンドゲート３８６がデアクテイベ
ートされ、ロツクタグ３５２ａに対するアクテイ
ブなヒツト信号をオアゲート３９４の入力端子か
ら取り去る。アンロツク書き込みコマンドと共に
送信されたデータは、メモリ内の指定の位置に書
き込まれる。

インターロツク読み取りコマンド後の不定の時
間にシステムバスを経て送られるデータ転送とし
てプロセツサに送られるロツク状態メツセージを
与えることにより、本発明では、ACK確認の転
送とロツク状態の送信との機能を別々に行なうこ
とができ、これにより、ロツク状態情報が所定の
時間に又は専用のロツク状態ラインを経て送信さ
れる必要がある場合に要求される経費及び複雑さ
を伴うことなく、多数のロツクビツトを使用する
ことが可能となる。又、これにより、システムバ
スとは別々のバス及びアダプタを経てシステムに
接続されたノードからロツク状態情報を得ること
ができる。

前記の説明全体にわたり、ロツクされたメモリ
又はアドレススペースは“位置”によつて指定さ
れると言えた。各々のアドレス記憶レジスタはあ
る範囲のアドレスを構成し、単一のインターロツ
ク読み取りコマンド又はアンロツク書き込みコマ
ンドは、端に単一位置ではなくてある範囲のアド
レス位置を各々ロツクしたりアンロツクしたりす
ることができることを理解されたい。

本発明の精神又は範囲から逸脱することなく、
本発明のバスインターフエイス回路及びインター
フエイスにおいて種々の変更や修正がなされ得る
ことが当業者に明らかであろう。本発明は、請求
の範囲内及びその等効物においてこのような修正
や変更を全て網羅するものとする。

Claims (1)

1. 【特許請求の範囲】 １請求の範囲 保留バス、 上記保留バスに接続されて、各々コマンダノー
   ドとして働き、インターロツク読み取りコマンド
   及びアンロツク書き込みコマンドを開始するため
   の複数の第１ノードであり、これらの第１ノード
   は、上記インターロツク読み取りコマンドの開始
   に続いて所定の時間経過した時に上記第１ノード
   によつて開始された上記インターロツク読み取り
   コマンドの受信を指示するアクノーリツジ確認信
   号を受け取ると共に、上記インターロツク読み取
   りコマンドの開始に続いて不定の時間経過した時
   に上記インターロツク読み取りコマンドが実行さ
   れたかどうかを指示するロツク状態応答メツセー
   ジを受け取り、且つ上記インターロツク読み取り
   コマンドの開始に続く上記不定の時間経過中に上
   記第１ノード以外のノードが上記保留バスにアク
   セスすることを可能とするための手段を備えてい
   る上記複数の第１ノード、及び 上記保留バスに接続されてレスポンダノードと
   して働く第２ノードであり、 上記第１ノードから上記インターロツク読み取
   りコマンドを受け取ると共に、上記インターロツ
   ク読み取りコマンドの開始に続いて上記所定の時
   間経過した時に上記アクノーリツジ確認信号を上
   記第１ノードへ送信するための手段と、 情報を記憶するための指定の位置を含む記憶手
   段と、 上記記憶手段に関連されて、アンロツク状態と
   ロツク状態との間で作動し、アンロツク状態にお
   いては上記記憶手段へのアクセスを許しそしてロ
   ツク状態においては上記記憶手段へのアクセスを
   拒絶するためのロツク手段と、 上記第１ノードの一つからのインターロツク読
   み取りコマンドに応答して、上記ロツク手段の情
   報を指示するロツク状態信号を発生すると共に、
   上記ロツク手段の状態が上記アンロツク状態にあ
   ることを上記ロツク状態信号が示す時上記ロツク
   手段をアンロツク状態からロツク状態へ切り換
   え、そして更にアンロツク書き込みコマンドに応
   答して、上記指定の位置に変更された情報を記憶
   すると共に、上記ロツク手段をロツク状態からア
   ンロツク状態へと切り換えるためのコマンド手段
   と、 上記インターロツク読み取りコマンドの開始に
   続いて不定の時間経過した時に、インターロツク
   読み取りコマンドを発生した第１ノードに、上記
   ロツク状態信号を含む上記ロツク状態応答メツセ
   ージを送信するための状態応答手段とを備えた上
   記第２ノードから成ることを特徴とするシステ
   ム。 ２ 上記状態応答手段は、上記ロツク手段が上記
   アンロツク状態にあるときの上記指定の位置の内
   容を含む第１メツセージ形式と、上記ロツク手段
   が上記ロツク状態にあるときに上記指定の位置が
   使用できないことを指示する第２メツセージ形式
   とを発生するための手段を含んでいる請求項１に
   記載のシステム。 ３ 上記記憶手段はメモリアレイから成る請求項
   １に記載のシステム。 ４ 上記ロツク手段は、インターロツク読み取り
   コマンドを防止すべきところの上記記憶手段のア
   ドレスに対応する選択されたアドレスを受け取る
   ためのロツクタグ手段を備えている請求項１に記
   載のシステム。 ５ 上記ロツク手段は、選択されたアドレスを
   各々受け取る複数の上記ロツクタグ手段を備え、
   これにより、上記記憶手段の複数のアドレス位置
   に対してインターロツク読み取りコマンドを選択
   的に防止できるようにした請求項４に記載のシス
   テム。 ６ 上記ロツクタグ手段は、上記記憶手段の複数
   のアドレス位置に対応する選択されたアドレスを
   受け取る請求項４に記載のシステム。 ７ 保留バス、 上記保留バスに接続されて、コマンダノードと
   して働き、上記インターロツク読み取りコマンド
   及びアンロツク書き込みコマンドを開始するため
   の複数の第１ノードであり、これらの第１ノード
   は、上記インターロツク読み取りコマンドの開始
   に続いて不定の時間経過した時に上記インターロ
   ツク読み取りコマンドが実行されたかどうかを指
   示するロツク状態メツセージを受け取り、且つ上
   記不定の時間経過中に上記インターロツク読み取
   りコマンドを開始した上記第１ノード以外のノー
   ドが上記保留バスにアクセスすることを許す手段
   からなる上記複数の第１ノード、及び 上記バスに接続されて、レスポンダノードとし
   て働く第２ノードであり、 上記第１ノードから上記インターロツク読み取
   りコマンドを受け取るための手段と、 情報を記憶するための指定の位置を含む記憶手
   段と、 上記記憶手段に関連されて、アンロツク状態と
   ロツク状態との間で作動でき、アンロツク状態に
   あるときは上記記憶手段へのアクセスを許しそし
   てロツク状態にあるときは上記記憶手段へのアク
   セスを拒絶するためのロツク手段と、 上記第１ノードの一つからのインターロツク読
   み取りコマンドに応答して、上記ロツク手段の状
   態を示すロツク状態信号を発生すると共に上記ロ
   ツク手段の状態が上記アンロツク状態にあること
   を上記ロツク状態が示す時上記ロツク手段をアン
   ロツク状態からロツク状態へと切り換え、そして
   アンロツク書き込みコマンドに応答して、上記指
   定の位置に変更された情報を記憶すると共に上記
   ロツク手段をロツク状態からアンロツク状態に切
   り換えるためのコマンド手段と、 上記インターロツク読み取りコマンドの開始に
   続いて不定の時間経過した時に、インターロツク
   読み取りコマンドを発生した第１ノードに、上記
   ロツク状態信号を含むロツク状態メツセージを送
   信するための状態応答手段とを備える上記第２ノ
   ードから成ることを特徴とするシステム。 ８ 保留バス、 上記保留バスに接続されて、インターロツク読
   み取りコマンドを各々開始することのできる複数
   のプロセツサノードであり、これらのプロセツサ
   ノードは、上記インターロツク読み取りコマンド
   及びアンロツク書き込みコマンドを含むコマンド
   メツセージを送信する手段、及び上記インターロ
   ツク読み取りコマンドの開始に続いて所定数のバ
   スサイクルが経過した時にアクノーリツジ確認信
   号を受け、且つ上記インターロツク読み取りコマ
   ンの開始に続いて不定の時間経過した時に応答メ
   ツセージを受け取る手段とを備え、上記アクノー
   リツジ確認信号は、上記プロセツサノードによつ
   て開始された上記インターロツク読み取りコマン
   ドの受信を指示するものであり、上記応答メツセ
   ージは、指定の位置がアンロツク状態にあるとき
   に上記指定の位置の情報を含むと共に、上記指定
   の位置がロツク状態にあるときロツク応答を含む
   ものである、上記複数のプロセツサノード、 及び 上記バスに接続されたメモリノードであり、 上記インターロツク読み取りコマンドの開始に
   続いて上記所定数のバスサイクルが経過した時に
   上記アクノーリツジ確認信号を上記プロセツサノ
   ードへ送信するための確認手段と、 上記インターロツク読み取りコマンドとアンロ
   ツク書き込みコマンドを上記プロセツサノードか
   ら受け取るための入力待ち行列手段と、 上記入力待ち行列手段から記憶されたコマンド
   を取り出すと共に、上記コマンドからインターロ
   ツク読み取り及びアンロツク書き込み制御及びア
   ドレス情報を発生するためのコマンドデコーダ手
   段と、 指定の位置を含む複数のアドレス位置を有して
   いて、上記コマンドデコーダ手段からの制御及び
   アドレス情報に応答して記憶された情報を記憶及
   び検索するためのメモリアレイと、 上記メモリアレイ内のアドレス位置に対応する
   メモリアドレス値を記憶するためのロツク記憶レ
   ジスタと、 上記コマンドデコーダ手段からの上記インター
   ロツク読み取り制御及びアドレス情報に応答し、
   上記インターロツク読み取りアドレスが上記ロツ
   ク記憶レジスタに現在記憶されていない場合には
   上記インターロツク読み取りアドレスデータを上
   記ロツク記憶レジスタに入れ、そして上記ロツク
   記憶レジスタに置かれた上記インターロツク読み
   取りアドレスデータに対応するメモリアレイアド
   レス位置をロツク状態に置くためのロツク制御手
   段であり、このロツク制御手段は、上記デコーダ
   手段からのアンロツク書き込みコマンド及びアド
   レスデータに応答して、上記ロツク記憶レジスタ
   に記憶された上記アンロツク書き込み状態に対応
   するメモリアレイアドレス位置をアンロツク状態
   に置き、更に上記ロツク制御手段は、上記インタ
   ーロツク読み取りコマンドデータに応答して、上
   記インターロツク読み取りアドレスデータで指定
   されたメモリアドレス位置の状態に対応するロツ
   ク状態信号を発生する、上記ロツク制御手段と、 上記ロツク状態信号に応答して、上記指定のア
   ドレスがアンロツク状態にある場合は上記入力待
   ち行列から受け取つたコマンドのアドレスデータ
   によつて指定されたメモリアドレスの内容を含む
   応答メツセージを発生すると共に、上記指定のア
   ドレスがロツク状態にある場合はロツク応答を含
   む応答メツセージを発生するための発生手段と、 上記発生手段からの応答メツセージを記憶する
   と共に、上記プロセツサノードによる対応コマン
   ドの開始に続いて不定の時間経過した時に上記バ
   スへのアクセスを得た後に上記プロセツサノード
   へ上記記憶された応答メツセージを送信するため
   の出力待ち行列とを備えた上記メモリノードから
   成ることを特徴とするシステム。 ９ 上記ロツク制御手段は、上記応答メツセージ
   が上記プロセツサノードによつて首尾良く受け取
   られない場合に上記メモリアレイのアドレス位置
   をアンロツク状態に復帰する請求項８に記載のシ
   ステム。 １０ システム上で排他的な読み取り−変更−書
   き込み動作を実行するための方法であつて、この
   方法は、 コマンダノードからレスポンダノードへのイン
   ターロツク読み取りコマンドを開始し、 コマンドの開始に続いて所定の時間経過した時
   に上記レスポンダノードから上記コマンダノード
   への上記インターロツク読み取りコマンドの受信
   を指示するアクノーリツジ確認信号を送信し、 ロツクインジケータを検査し、このロツクイン
   ジケータがアンロツク状態にある場合に、上記ロ
   ツクインジケータをアンロツク状態からロツク状
   態へと切り換え、 上記インターロツク読み取りコマンド開始に続
   いて不定の時間経過した時に、上記ロツクインジ
   ケータの状態に対応するロツク状態メツセージを
   上記コマンダノードへ送信し、そして 上記レスポンダノードによるアンロツク書き込
   みコマンドの受信の際に、変更された情報を指定
   の位置に記憶すると共に、上記ロツクインジケー
   タをロツク状態からアンロツク状態に切り換える
   という段階を具備することを特徴とする方法。 １１ 保留バス上で排他的な読み取り−変更−書
   き込み動作を実行する方法であつて、この方法
   は、 位置を指定するアドレスを含むインターロツク
   読み取りコマンドをコマンダノードからレスポン
   ダノードへ開始し、 上記インターロツク読み取りコマンドに続いて
   所定数のサイクルが経過した時に上記レスポンダ
   ノードから上記コマンダノードへの上記インター
   ロツク読み取りコマンドの受信を指示するアクノ
   ーリツジ確認信号を送信し、 上記プロツセノードからのインターロツク読み
   取りコマンド及びアンロツク書き込みコマンドを
   入力待ち行列に受け、 上記入力待ち行列からの記憶されたコマンドを
   取り出しそしてそれらのコマンドからインターロ
   ツク読み取り及びアンロツク書き込み制御及びア
   ドレス情報を発生し、 上記インターロツク読み取り制御情報に応答し
   て、上記インターロツク読み取りアドレス情報を
   ロツク記憶レジスタにいれ、ロツクビツトをセツ
   トし、そして上記インターロツク読み取りアドレ
   ス情報が上記ロツク記憶レジスタに予め記憶され
   ていない場合に、上記インターロツク読み取りア
   ドレス情報に対応するメモリアレイ位置の内容を
   第１形式の応答メツセージとして出力待ち行列に
   記憶し、 上記インターロツク読み取り制御情報に応答し
   て、上記インターロツク読み取りアドレス情報が
   上記ロツク記憶レジスタに予め記憶されている場
   合に、ロツクされたコードを第２形式の応答メツ
   セージとして上記出力待ち行列に入れ、 上記アンロツク書き込み制御情報に応答して、
   上記メモリアレイにデータを書き込み、そして上
   記アンロツク書き込みアドレス情報が上記ロツク
   記憶レジスタに予め記憶されている場合に、上記
   ロツクビツトをリセツトし、そして 上記インターロツク読み取りコマンドの開始に
   続いて不定の時間経過した時に、上記出力待ち行
   列に記憶された上記第１及び第２形式のメツセー
   ジを上記コマンダノードへ送信するという段階を
   具備することを特徴とする方法。