KR890702116A - 멀티프로세서 컴퓨터 시스템의 다중록 표시기 운영 방법 및 장치 - Google Patents

멀티프로세서 컴퓨터 시스템의 다중록 표시기 운영 방법 및 장치

Info

Publication number
KR890702116A
KR890702116A KR1019880701742A KR880701742A KR890702116A KR 890702116 A KR890702116 A KR 890702116A KR 1019880701742 A KR1019880701742 A KR 1019880701742A KR 880701742 A KR880701742 A KR 880701742A KR 890702116 A KR890702116 A KR 890702116A
Authority
KR
South Korea
Prior art keywords
lock
interlock read
command
information
node
Prior art date
Application number
KR1019880701742A
Other languages
English (en)
Other versions
KR920010915B1 (ko
Inventor
쥬니어 리차드 비.길렛
디.윌리암스 더글라스
Original Assignee
원본미기재
디지탈 이큅먼트 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 디지탈 이큅먼트 코오포레이숀 filed Critical 원본미기재
Publication of KR890702116A publication Critical patent/KR890702116A/ko
Application granted granted Critical
Publication of KR920010915B1 publication Critical patent/KR920010915B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Hardware Redundancy (AREA)

Abstract

내용 없음

Description

멀티프로세서 컴퓨터 시스템의 다중록 표시기 운영 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 사용하는 데이타 처리 시스템의 블록도이다. 제2도는 데이타 처리 시스템의 모드의 블록도이다. 제3도는 제1도 데이타 처리 시스템에 사용된 타이밍 신호를 보여주는 타이밍도이다.

Claims (11)

  1. 펜디드 버스에 지정 영역에 기억된 정보를 검색하고 후속 인터록 판독 명령에 의해 기억된 정보에 대한 억세스를 제한하는 인터록 판독 명령과, 지정 영역에 정보를 기억하고 상기 기억된 정보에 대한 억세스를 회복하는 언록크 기입 명령을 포함하는 일 세트의 상이한 트랜즈액션을 갖는 전용 판독-수정-기입 동작을 상기 펜디드 버스에서 수행하기 위한 시스템에 있어서, 버스 ; 상기 버스에 접속되어 각각 상기 인터록 판독 및 언록크 기입 명령을 개시하는 명령자 노드로서 기능을 하며, 상기 인터록 판독 명령의 개시후에 소정 회수로 상기 인터록 판독 명령의 수신을 표시하는 긍정 응답 확인을 수신하고, 상기 인터록 판독 명령의 개시후 불특정 회수로 상기 인터록 판독 명령이 실행했었는지를 표시하는 록크 상태 메시지를 수신사기 위한 수단으로 구성되는 다수의 제1노드 : 및 상기 버스에 접속되며, 응답자 노드로서 기능을 하는 제2노드로 구성되며, 상기 제2노드는 : 상기 제1노드로부터 상기 인터록 판독 명령을 수신하고 상기 인터록 판독 명령의 개시후 상기 소정 회수로 상기 제1노드에 상기 공접 응답 확인을 송신하기 위한 수단 : 정보를 기억하기위해 상기 특정 영역을 포함하는 기역 수단 : 상기 기억 수단과 연상되어 록크 해제상태와 록크상태사이에서 동작 가능하며, 록크해제 상태일 때 상기 기억 수단에 대한 억세스를 허용하고 록크상태일 때 상기 기억 수단에 대한 억세스를 거부하기 위한 록크수단 : 상기 제1노드중 하나로부터 인터록 판독 명령에 응답하여 상기 록크 수단의 상태를 표시하는 록크상태 표시를 발생하고 록크 해제상태로부터 록크상태로 상기 록크 수단을 스위칭하며, 언록크 기입 명령에 응답하여 상기 특정 영역에 수정 정보를 기억하고 록크상태로부터 록크 해제 상태로 상기 록크 수단을 스위칭하기 위한 명령 수단 : 및 인터록 판독 명령을 발생한 제1노드에 상기 인터록 판독 명령의 개시후 불특정 시간에 상기 록크상태 표시를 포함하는 상기 록크상태 메시지를 송신하기위한 상태 응답 수단으로 구성되는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서, 상기 상태 응답 수단은 상기 록크 수단이 상기 록크 해제상태일때 상기 특정 영역의 내용을 포함하는제1메시지 종류와 상기 록크 수단이 상기 록크상태일 때 상기 특정 영역의 사용 불능을 표시하는 제2메시지 종류를 발생하기 위한 수단으로 구성되는 것을 특징으로 하는 시스템.
  3. 제1항에 있어서, 상기 기억 수단은 메모리 어레이로 구성되는 것을 특징으로 하는 시스템.
  4. 제1항에 있어서, 상기 록크 수단은 인터록 판독명령이 예방되는 상기 메모리 모듈에 어드레스에 대응하는 선택 어드레스를 수신하기 위한 록크 태그 수단으로 구성되는 것을 특징으로 하는 시스템.
  5. 제4항에 있어서, 상기 록크 수단은 각각이 선택 어드레스를 수신하기 위한 다수의 상기 록크 태그 수단으로 구성되며, 이에 의해 인터록 판독 명령이 상기 메모리 모듈내의 다수의 어드레스 영역에 대해 분리적으로 예방될 수 있는 것을 특징으로 하는 시스템.
  6. 제4항에 있어서, 상기 록크 태그 수단은 상기 메모리 모듈내의 다수의 어드레스 영역에 대응하는 선택 어드레스를 수신하는 것을 특징으로 하는 시스템.
  7. 펜디드 버스에 특정 영역에 기억된 정보를 검색하고 후속 인터록 판독 명령에 의해 기억된 정보에 대한 억세스를 제한하는 인터록 판독 명령과, 특정 영역에 정보를 기억하고 상기 기억된 정보에 대한 억세스를 회복하는 언록크 기업 명령을 포함하는 일세트의 상이한 트랜즈 액션을 갖는 전용 판독-수정-기입동작을 상기 펜디드 버스에서 수행하기 위한 시스템에 있어서 : 버스 : 상기 버스에 접속되어 상기 인터록 판독 및 언록크 기입명령 개시하는 명령자 노드로서 기능을 하며, 상기 인터록 판독 명령의 개시후에 불특정 회수로 상기 인터록 판독 명령이 실행되었는지를 표시하는 록크 상태 메시지를 수신하기 위한 수단으로 구성되는 다수의 제1노드; 및 상기 버스에 접속되며, 응답자 노드로서 기능을 하는 제2노드로 구성되며, 상기 제2노드는; 상기 제1노드로 부터 상기 인터록 판독 명령을 수신하기 위한 수단 : 정보를 기억하기 위해 상기 특정영역을 포함하는 기억 수단 : 상기 기억 수단과 연상되어 록크 해제상태와 록크상태사이에서 동작 가능하며, 록크 해제상태일 때 기억 수단에 대한 억세스를 허용하고 록크상태일 때 상기 기억 수단에 대한 억세스를 거부하기 위한 록크 수단 : 상기 제 1노드 중 하나로부터 인터록 판독 명령에 응답하여 상기 록크 수단의 상태를 표시하는 록크상태 표시를 발생하고 록크 해제상태로부터 록크상태로 상기 록크 수단을 스위칭하며 언록크 기입 명령에 응답하여 상기 특정 영역에 수정 정보를 기억하고 록크상태로부터 록크 해제상태로 상기록크 수단을 스위칭하기 위한 명령 수단 : 및 인터록 판독 명령을 발생한 제1노드에 상기 인터록 판독 명령의 개시후 불특정 시간에 상기 록크상태 표시를 포함하는 상기 록크상태 메시지를 송신하기 위한 상태 응답 수단으로 구성되는 것을 특징으로 하는 시스템.
  8. 펜디드 버스에 메모리 노드의 특정 영역에 기억된 정보를 검색하고 후속 인터록 판독 명령에 의해 상기 기억된 정보에 대한 억세스를 제한하도록 록크상태로 상기 특정 영역을 배열하는 인터록 판독 명령과, 상기 특정 영역에 정보를 기억하고 상기 기억된 버정보에 대한 억세스를 회복하도록 록크 해제상태로 상기 특정 영역을 배열하는 언록크 기입 명령을 포함하는 일세트의 상이한 트랜즈액션을 갖는 전용 판독-수정-기입동작을 반복 버스 사이클 동안 데이타를 전하는 펜디드 버스에서 수행하기 위한 시스템에 있어서, 버스 : 상기 버스에 접속되어 각각 상기 인터록 판독 명령을 개시시킬수 있으며, 상기 인터록 판독 및 언록크 기입 명령을 포함하는 명령 메시지를 송신하기 위한 수단, 및 상기 인터록 판독 명령의 개신후에 소정수의 버스 사이클에서 상기 인터록 판독 명령의 수신을 표시하는 긍정 응답 확인을 수신하고 명령 메시지에 후속하여 불특정 회수로 상기 특정 영역이 록크 해제상태에 있을 때 상기 정보를 포함하고 상기 특정 영역이 록크상태에 있을 때 록크 정보를 포함하는 응답 메시지를 수신하기 위한 수단으로 구성되는 다수의 프로세서 노드 : 및 상기 버스에 접속되는 메모리 노드로 구성되며, 상기 메모리 노드는 : 상기 수신된 명령의 개시 다음에 상기 소정수의 버스 사이클후 상기 긍정 응답 표시를 상기 프로세서 노드에 송신하기 위한 긍정 응답 수단 : 상기 인터록 판독 및 언록크 기입 명령을 상기 프로세서 노드로부터 수신하기 위한 입력 대기 행렬 수단 : 상기 입력 대기 행렬 수단으로부터 기억된 명령을 제거하고 상기 명령으로부터 인터록 판독 및 언록크 기입 제어 및 어드레스 정보를 방생하기 위한 명령 디코더 수단 : 상기 특정 영역을 포함하는 다수의 어드레스 영역을 구비하며 상기 디코더 수단으로부터 제어 및 어드레스 정보에 응답하여 상기 기억된 정보를 기억하고 검색하기 위한 메모리 어레이 : 상기 메모리 어레이 내에 어드레스 영역에 대응하는 메모리 어드레스치를 기억하기 위한 록크 기억 레지스터 : 상기 디코더 수단으로 부터의 상기 인터록 판독 제어 및 어드레스 정보에 응답하여 만약 상기 인터록 판독 어드레스가 상기 록크 기억 레지스터에 이미 나타나 있지 않은 경우는 상기 록크 기억 레지스터에 상기 인터록 판독 어드레스 데이타를 배치하고, 상기 록크 기억 레시스터에 기억된 상기 어드레스 데이타에 대응하는 메모리 어레이 어드레스 영역의 록크상태로 배치하며, 상기 디코더 수단으로부터 언록크 기입 명령 및 어드레스 데이타에 응답하여 상기 록크 기억 레지스터에 기억된 상기 언록크 기입데이타에 대응하는 메모리 어레이 어드레스 영역을 록크 해제상태로 배치하고, 상기 인터록 판독 명령 데이타에 응답하여 상기 인터록 판독 어드레스 데이타에 의해 지정된 메모리 어레이 어드레스 영역의 상태에 대응하는 록크상태 신호를 발생하는 록크 콘트롤러 수단 : 상기 록크상태 신호에 응답하여 만약 특정 어드레스가 록크 해제상태에 있을 경우 상기 입력 대기행렬로부터 검색된 명령의 어드레스 데이타에 의해 지정된 메모리 어드레스의 내용을 포함하는 응답 메시지를 발생하고 상기 지정 어드레스가 록크상태에 있을 경우 록크 응답을 포함하는 응답 메시지를 발생하기 위한 발생기 수단 : 및 상기 발생기 수단으로부터 응답 메시지를 기억하고 상기 프로세서 노드에 의해 대응하는 명령의 개시후에 불지정 회수로 상기 버스에 대한 억세스를 얻은 후 상기 프로세서 노드에 상기 기억된 응답 메시지를 송신하기 위한 출력 대기행렬 수단으로 구성되는 것을 특징으로 하는 시스템.
  9. 제8항에 있어서, 상기 록크 콘트롤러 수단은 상기 응답 메시지가 상기 프로세서 노드에 의해 성공적으로 수신되지 않을 경우 록크 해제상태로 상기 메모리 어레이 어드레스 영역을 회복하는 것을 특징으로 하는 시스템.
  10. 펜디드 버스에 지정 영역에 기억된 정보를 검색하고 후속 인터록 판독 명령에 의해 상기 기억된 정보에 대한 억세스를 제한하는 인터록 판독 명령과, 상기 지정 영역에 정보를 기억하고 상기 기억된 정보에 대한 억세스를 회복하는 언록크 기입 명령을 갖는 일세트의 상이한 트랜즈액션을 갖는 전용 판독-수정-기입 동작을 상기 펜디드 버스에 의해 접속되는 명령자 노드와 응답자 노드를 포함하는 시스템에서 수행하기 위한 방법에 있어서, 명령자 노드로부터 응답자 노드로 인터록 판독 명령을 개시하는 단계 : 명령의 개시후 소정 시간에 상기 응답자 노드로부터 상기 명령자 노드로 상기 인터록 판독 명령의 수신을 나타내는 긍정 응답 확인을 송신하는 단계 : 록크 표시시를 검사하여 만약 상기 록크 표시기가 언록크상태에 있으면 언록크상태로부터 록크상태로 상기 록크 표시기를 스위칭하는 단계 : 상기 인터록 만독 명려으이 개시후 지정하지 않는 시간에 상기 록크 표시기상태에 대응하는 폭크상태 메시지를 상기 명령자 노드에 송신하는 단계 : 및 상기 지정된 영역에 수정된 정보를 기억하고 상기 응답자 노드에 의해 언록크 기입 명령을 수신할 때 록크상태로부터 언록크상태로 상기 록크 표시기를 스위칭하는 단계로 구성되는 것을 특징으로 하는 방법.
  11. 펜디드 버스에 메모리 노드의 지정 영역에 기억된 정보를 검색하고 후속 인터록 판독 명령에 의해 상기 기억된 정보에 대한 억세스를 제한하도록 록크상태로 상기 지정 영역을 배열하는 인터록 판독 명령과, 상기 지정 영역에 정보를 기억하고 상기 기억된 정보에 대한 억세스를 회복하도록 록크 해제상태로 상기 지정 영역을 배열하는 언록크 기깁 명령을 포함하는 일세트의 상이한 트랜즈 액션을 갖는 전용 판독-수정-기입 동작을 반복 버스 상이클 동안 데이타를 전하는 펜디드 버스에서 수행하기 위한 방법에 있어서, 명령자 노드로부터 응답자 노드로 상기 영역을 지정하는 어드레스를 포함하는 인터록 판독 명령을 개시하는 단계 ; 상기 인터록 판독 명령후에 소정수의 사이클 동안 상기 응답자 노드로부터 상기 명령자 노두로 상기 인터록 판독 명령의 수신을 표시하는 긍정 응답 확인을 송신하는 단계 ; 상기 프로세서 노드로부터 입력 대기 행렬로 인터록 판독 명령과 언록크 기입 명령을 수신하는 단계 : 상기 입력 대기행렬로부터 기억된 명령을 제거하고 명령으로부터 인터록 판독 및 언록크 기입 제어 및 어드레스 정보를 발생하는 단계 : 상기 인터록 판독 어드레스 정보를 록크 기억 레지스터에 배치하고, 록크 비트를 설정하며, 만약 상기 인터록 판독 어드레스 정보가 상기 록크 기억 레지스터에 미리 기억되어 있었던 경우 출력 대기 행렬에 제 1종류의 응답 메시지로 상기 인로콕 판독 어드레스 정보에 대응하는 메모리 어레이 영역의 내용을 기억함에 의해 상기 인터록 판독 제어 정보에 응답하는 단계 : 상기 인터록 판독 어드레스 정보가 상기 록크 기억 레지스터에 미리 기억되어 있었던 경우 상기 출력 대기 행렬에 제2종류의 응답 메시지로 록크 코드를 배치함에 의해 상기 인터록 판독 제어 정보에 응답하는 단계, 상기 메모리 어레이에 데이타를 기입하고 만약 상기 언록크 기입 어드레스 정보가 상기 록크 기억 레지스터에 미리 기억되어 있는 경우 상기 록크 비트를 리세트함에 의해 언록크 기입 제어 정보에 응답하는 단계 : 및 상기 인터록 판독 명령의 개시후 지정되지 않은 시간에 상기 출력 대기행렬에 기억된 상기 제1 및 제2종류의 메시지를 상기 명령자 노드에 송신하는 단계로 구성되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880701742A 1987-05-01 1988-04-27 멀티 프로세서 컴퓨터 시스템의 다중록 표시기 운영방법 및 장치 KR920010915B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/044,954 US4858116A (en) 1987-05-01 1987-05-01 Method and apparatus for managing multiple lock indicators in a multiprocessor computer system
US044,954 1987-05-01
US44954 1987-05-01
PCT/US1988/001297 WO1988008569A1 (en) 1987-05-01 1988-04-27 Method and apparatus for managing multiple lock indicators in a multiprocessor computer system

Publications (2)

Publication Number Publication Date
KR890702116A true KR890702116A (ko) 1989-12-22
KR920010915B1 KR920010915B1 (ko) 1992-12-24

Family

ID=21935220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880701742A KR920010915B1 (ko) 1987-05-01 1988-04-27 멀티 프로세서 컴퓨터 시스템의 다중록 표시기 운영방법 및 장치

Country Status (8)

Country Link
US (2) US4858116A (ko)
EP (1) EP0358703B1 (ko)
JP (1) JPH02500550A (ko)
KR (1) KR920010915B1 (ko)
AU (1) AU601590B2 (ko)
CA (1) CA1304167C (ko)
DE (1) DE3882989T2 (ko)
WO (1) WO1988008569A1 (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202971A (en) * 1987-02-13 1993-04-13 International Business Machines Corporation System for file and record locking between nodes in a distributed data processing environment maintaining one copy of each file lock
US5006982A (en) * 1988-10-21 1991-04-09 Siemens Ak. Method of increasing the bandwidth of a packet bus by reordering reply packets
US5081572A (en) * 1988-10-28 1992-01-14 Arnold Michael E Manipulation of time-ordered lists and instructions therefor
IT1227711B (it) * 1988-11-18 1991-05-06 Caluso Torino Sistema multiprocessore di elaborazione dati a risorse distribuite condivise e prevenzione di stallo.
US5142676A (en) * 1988-12-28 1992-08-25 Gte Laboratories Incorporated Separate content addressable memories for storing locked segment addresses and locking processor identifications for controlling access to shared memory
JP3038781B2 (ja) * 1989-04-21 2000-05-08 日本電気株式会社 メモリアクセス制御回路
US5276847A (en) * 1990-02-14 1994-01-04 Intel Corporation Method for locking and unlocking a computer address
US5669002A (en) * 1990-06-28 1997-09-16 Digital Equipment Corp. Multi-processor resource locking mechanism with a lock register corresponding to each resource stored in common memory
US5404483A (en) * 1990-06-29 1995-04-04 Digital Equipment Corporation Processor and method for delaying the processing of cache coherency transactions during outstanding cache fills
US5404482A (en) * 1990-06-29 1995-04-04 Digital Equipment Corporation Processor and method for preventing access to a locked memory block by recording a lock in a content addressable memory with outstanding cache fills
AU633724B2 (en) * 1990-06-29 1993-02-04 Digital Equipment Corporation Interlock queueing
US5471591A (en) * 1990-06-29 1995-11-28 Digital Equipment Corporation Combined write-operand queue and read-after-write dependency scoreboard
GB9019023D0 (en) * 1990-08-31 1990-10-17 Ncr Co Work station having multiplexing and burst mode capabilities
US5493687A (en) 1991-07-08 1996-02-20 Seiko Epson Corporation RISC microprocessor architecture implementing multiple typed register sets
US5539911A (en) 1991-07-08 1996-07-23 Seiko Epson Corporation High-performance, superscalar-based computer system with out-of-order instruction execution
US5269005A (en) * 1991-09-17 1993-12-07 Ncr Corporation Method and apparatus for transferring data within a computer system
US5359715A (en) * 1991-09-16 1994-10-25 Ncr Corporation Architectures for computer systems having multiple processors, multiple system buses and multiple I/O buses interfaced via multiple ported interfaces
US5430860A (en) * 1991-09-17 1995-07-04 International Business Machines Inc. Mechanism for efficiently releasing memory lock, after allowing completion of current atomic sequence
JPH05210640A (ja) * 1992-01-31 1993-08-20 Hitachi Ltd マルチプロセッサシステム
CA2086691C (en) * 1992-03-30 1997-04-08 David A. Elko Communicating messages between processors and a coupling facility
DE69311330T2 (de) 1992-03-31 1997-09-25 Seiko Epson Corp., Tokio/Tokyo Befehlsablauffolgeplanung von einem risc-superskalarprozessor
US5412788A (en) * 1992-04-16 1995-05-02 Digital Equipment Corporation Memory bank management and arbitration in multiprocessor computer system
WO1993022722A1 (en) 1992-05-01 1993-11-11 Seiko Epson Corporation A system and method for retiring instructions in a superscalar microprocessor
JPH05324544A (ja) 1992-05-15 1993-12-07 Hitachi Ltd バス制御方法
US5485594A (en) * 1992-07-17 1996-01-16 International Business Machines Corporation Apparatus and method using an atomic fetch and add for establishing temporary ownership of a common system resource in a multiprocessor data processing system
US5469575A (en) * 1992-10-16 1995-11-21 International Business Machines Corporation Determining a winner of a race in a data processing system
US5301332A (en) * 1992-12-23 1994-04-05 Ncr Corporation Method and apparatus for a dynamic, timed-loop arbitration
US5506968A (en) * 1992-12-28 1996-04-09 At&T Global Information Solutions Company Terminating access of an agent to a shared resource when a timer, started after a low latency agent requests access, reaches a predetermined value
US5628021A (en) 1992-12-31 1997-05-06 Seiko Epson Corporation System and method for assigning tags to control instruction processing in a superscalar processor
JP3531166B2 (ja) 1992-12-31 2004-05-24 セイコーエプソン株式会社 レジスタ・リネーミングのシステム及び方法
US5666515A (en) * 1993-02-18 1997-09-09 Unisys Corporation Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address
US5574862A (en) * 1993-04-14 1996-11-12 Radius Inc. Multiprocessing system with distributed input/output management
CA2140685A1 (en) * 1994-01-28 1995-07-29 Randy M. Bonella Bus master arbitration circuitry having improved prioritization
US5471590A (en) * 1994-01-28 1995-11-28 Compaq Computer Corp. Bus master arbitration circuitry having improved prioritization
US5550988A (en) * 1994-03-01 1996-08-27 Intel Corporation Apparatus and method for performing error correction in a multi-processor system
JPH07262140A (ja) * 1994-03-16 1995-10-13 Nec Corp 排他制御装置
US5764995A (en) * 1994-03-25 1998-06-09 Packard Bell Nec Write once read only registers
DE19510068A1 (de) * 1995-03-20 1996-10-02 Siemens Ag Flüssigmetall-Gleitlager
US5860137A (en) * 1995-07-21 1999-01-12 Emc Corporation Dynamic load balancing
US6173306B1 (en) 1995-07-21 2001-01-09 Emc Corporation Dynamic load balancing
US5701422A (en) * 1995-12-13 1997-12-23 Ncr Corporation Method for ensuring cycle ordering requirements within a hierarchical bus system including split-transaction buses
US5780828A (en) * 1996-02-15 1998-07-14 Dh Technology, Inc. Interactive video systems
US5732226A (en) * 1996-04-08 1998-03-24 Vlsi Technology, Inc. Apparatus for granting either a CPU data bus or a memory data bus or a memory data bus access to a PCI bus
US5894562A (en) * 1996-10-28 1999-04-13 Motorola, Inc. Method and apparatus for controlling bus arbitration in a data processing system
JPH10134008A (ja) * 1996-11-05 1998-05-22 Mitsubishi Electric Corp 半導体装置およびコンピュータシステム
US5735219A (en) * 1996-11-27 1998-04-07 Odawara Automation, Inc. Open base adjustable pallet for supporting work pieces
US5968157A (en) 1997-01-23 1999-10-19 Sun Microsystems, Inc. Locking of computer resources
DE69733011T2 (de) * 1997-06-27 2005-09-29 Bull S.A. Schnittstellenbrücke zwischen einem Systembus und einem lokalen Bus zur Steuerung wenigstens eines Slave-Gerätes, wie ein ROM-Speicher
US6209073B1 (en) 1998-04-27 2001-03-27 International Business Machines Corp. System and method for interlocking barrier operations in load and store queues
US6374285B1 (en) * 1998-05-15 2002-04-16 Compaq Computer Corporation Method for mutual exclusion of locks in a remote-write globally ordered network of processors
US7013305B2 (en) 2001-10-01 2006-03-14 International Business Machines Corporation Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange
US6611891B1 (en) 1998-11-23 2003-08-26 Advanced Micro Devices, Inc. Computer resource configuration mechanism across a multi-pipe communication link
US6421751B1 (en) * 1998-11-23 2002-07-16 Advanced Micro Devices, Inc. Detecting a no-tags-free condition in a computer system having multiple outstanding transactions
US6230230B1 (en) * 1998-12-03 2001-05-08 Sun Microsystems, Inc. Elimination of traps and atomics in thread synchronization
US6745273B1 (en) * 2001-01-12 2004-06-01 Lsi Logic Corporation Automatic deadlock prevention via arbitration switching
US8219762B1 (en) 2004-08-13 2012-07-10 Oracle America, Inc. Computer system and method for leasing memory location to allow predictable access to memory location
US7412572B1 (en) * 2004-03-17 2008-08-12 Sun Microsystems, Inc. Multiple-location read, single-location write operations using transient blocking synchronization support
US8412763B2 (en) * 2006-06-21 2013-04-02 Apple Inc. Podcast organization and usage at a computing device
US8516035B2 (en) * 2006-06-21 2013-08-20 Apple Inc. Browsing and searching of podcasts
JP4336613B2 (ja) * 2004-04-28 2009-09-30 キヤノン株式会社 画像形成装置およびデータ処理方法およびコンピュータが読み取り可能なプログラムを格納した記憶媒体およびプログラム
US7496726B1 (en) * 2005-04-18 2009-02-24 Sun Microsystems, Inc. Controlling contention via transactional timers among conflicting transactions issued by processors operating in insistent or polite mode
US8285784B2 (en) * 2005-11-08 2012-10-09 Alcatel Lucent Service creation via presence messaging
US7966362B2 (en) * 2006-06-21 2011-06-21 Apple Inc. Management of podcasts
US7836372B2 (en) * 2007-06-08 2010-11-16 Apple Inc. Memory controller with loopback test interface
US8001328B2 (en) * 2008-01-29 2011-08-16 International Business Machines Corporation Method and process for expediting the return of line exclusivity to a given processor through enhanced inter-node communications
US8479166B2 (en) * 2008-08-25 2013-07-02 International Business Machines Corporation Detecting locking discipline violations on shared resources
US8589603B2 (en) * 2010-08-30 2013-11-19 International Business Machines Corporation Delaying acknowledgment of an operation until operation completion confirmed by local adapter read operation
US9032163B2 (en) * 2010-09-22 2015-05-12 Novell, Inc. Data access management
US9560134B1 (en) * 2012-06-27 2017-01-31 Netapp, Inc. Storage array side write locking

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398405A (en) * 1965-06-07 1968-08-20 Burroughs Corp Digital computer with memory lock operation
US3528061A (en) * 1968-07-05 1970-09-08 Ibm Interlock arrangement
GB1273794A (en) * 1969-07-30 1972-05-10 Int Computers Ltd Improvements in or relating to magnetic recording systems
FR2056894A1 (ko) * 1969-07-31 1971-05-07 Cii
US3761883A (en) * 1972-01-20 1973-09-25 Ibm Storage protect key array for a multiprocessing system
US3997875A (en) * 1973-01-08 1976-12-14 U.S. Philips Corporation Computer configuration with claim cycles
US3916384A (en) * 1973-06-15 1975-10-28 Gte Automatic Electric Lab Inc Communication switching system computer memory control arrangement
JPS5319501B2 (ko) * 1973-11-21 1978-06-21
GB1536853A (en) * 1975-05-01 1978-12-20 Plessey Co Ltd Data processing read and hold facility
US3993981A (en) * 1975-06-30 1976-11-23 Honeywell Information Systems, Inc. Apparatus for processing data transfer requests in a data processing system
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
US4075692A (en) * 1976-01-02 1978-02-21 Data General Corporation Data path configuration for a data processing system
US4055851A (en) * 1976-02-13 1977-10-25 Digital Equipment Corporation Memory module with means for generating a control signal that inhibits a subsequent overlapped memory cycle during a reading operation portion of a reading memory cycle
US4099243A (en) * 1977-01-18 1978-07-04 Honeywell Information Systems Inc. Memory block protection apparatus
JPS53105139A (en) * 1977-02-24 1978-09-13 Nec Corp Dynamic main memory controller
US4115854A (en) * 1977-03-28 1978-09-19 International Business Machines Corporation Channel bus controller
US4161778A (en) * 1977-07-19 1979-07-17 Honeywell Information Systems, Inc. Synchronization control system for firmware access of high data rate transfer bus
JPS596415B2 (ja) * 1977-10-28 1984-02-10 株式会社日立製作所 多重情報処理システム
US4296466A (en) * 1978-01-23 1981-10-20 Data General Corporation Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4384322A (en) * 1978-10-31 1983-05-17 Honeywell Information Systems Inc. Asynchronous multi-communication bus sequence
CA1143854A (en) * 1979-03-12 1983-03-29 Paul Binder Apparatus for interconnecting the units of a data processing system
US4315310A (en) * 1979-09-28 1982-02-09 Intel Corporation Input/output data processing system
US4313161A (en) * 1979-11-13 1982-01-26 International Business Machines Corporation Shared storage for multiple processor systems
US4481573A (en) * 1980-11-17 1984-11-06 Hitachi, Ltd. Shared virtual address translation unit for a multiprocessor system
US4407016A (en) * 1981-02-18 1983-09-27 Intel Corporation Microprocessor providing an interface between a peripheral subsystem and an object-oriented data processor
JPS58107977A (ja) * 1981-12-22 1983-06-27 Toshiba Corp 記憶装置へのアクセス方式
US4480307A (en) * 1982-01-04 1984-10-30 Intel Corporation Interface for use between a memory and components of a module switching apparatus
JPS58140862A (ja) * 1982-02-16 1983-08-20 Toshiba Corp 相互排他方式
US4490785A (en) * 1982-05-07 1984-12-25 Digital Equipment Corporation Dual path bus structure for computer interconnection
US4574350A (en) * 1982-05-19 1986-03-04 At&T Bell Laboratories Shared resource locking apparatus
US4698753A (en) * 1982-11-09 1987-10-06 Texas Instruments Incorporated Multiprocessor interface device
JPS59106021A (ja) * 1982-12-10 1984-06-19 Oki Electric Ind Co Ltd バス構成方式
US4543628A (en) * 1983-01-28 1985-09-24 Digital Equipment Corporation Bus for data processing system with fault cycle operation
US4891749A (en) * 1983-03-28 1990-01-02 International Business Machines Corporation Multiprocessor storage serialization apparatus
JPS6010384A (ja) * 1983-06-29 1985-01-19 Nec Corp デ−タ処理装置
US4587609A (en) * 1983-07-01 1986-05-06 Honeywell Information Systems Inc. Lockout operation among asynchronous accessers of a shared computer system resource
US4706190A (en) * 1983-09-22 1987-11-10 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in digital computer system
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
JPS60107170A (ja) * 1983-11-15 1985-06-12 Nec Corp マルチプロセッサ制御方式
US4709326A (en) * 1984-06-29 1987-11-24 International Business Machines Corporation General locking/synchronization facility with canonical states and mapping of processors

Also Published As

Publication number Publication date
US5068781A (en) 1991-11-26
JPH0587855B2 (ko) 1993-12-20
AU601590B2 (en) 1990-09-13
EP0358703A1 (en) 1990-03-21
WO1988008569A1 (en) 1988-11-03
US4858116A (en) 1989-08-15
JPH02500550A (ja) 1990-02-22
KR920010915B1 (ko) 1992-12-24
EP0358703B1 (en) 1993-08-04
CA1304167C (en) 1992-06-23
DE3882989T2 (de) 1994-01-13
AU1728588A (en) 1988-12-02
DE3882989D1 (de) 1993-09-09

Similar Documents

Publication Publication Date Title
KR890702116A (ko) 멀티프로세서 컴퓨터 시스템의 다중록 표시기 운영 방법 및 장치
KR890702145A (ko) 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치
US4181936A (en) Data exchange processor for distributed computing system
US4130865A (en) Multiprocessor computer apparatus employing distributed communications paths and a passive task register
US4332009A (en) Memory protection system
US3398405A (en) Digital computer with memory lock operation
KR840001730A (ko) 하드웨어 모니터링 인터페이스 유니트에 사용되는 프로그래머블 매트릭스
JPS61502846A (ja) デ−タベ−スのバックアップの方法
GB1568312A (en) Memory access control apparatus
US4099243A (en) Memory block protection apparatus
EP0149900B1 (en) Data storage apparatus
US4187538A (en) Read request selection system for redundant storage
RU1792540C (ru) Многопроцессорна вычислительна система
US3435418A (en) Record retrieval and record hold system
US4956770A (en) Method and device to execute two instruction sequences in an order determined in advance
JPH0340417B2 (ko)
SU1569843A1 (ru) Многопроцессорна вычислительна система
US5455914A (en) Tie-breaking control circuit for bus modules which share command execution
JPH0395653A (ja) データ記憶装置のアドレス誤り検出方法
SU1091226A1 (ru) Оперативное запоминающее устройство
RU1803919C (ru) Устройство дл обработки сообщений
SU1711229A1 (ru) Запоминающее устройство
JPS6043764A (ja) 情報処理システム
USRE27791E (en) Operation
SU1372330A1 (ru) Устройство дл св зи микропроцессора с внешними устройствами

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee