JPS6010384A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6010384A JPS6010384A JP11921883A JP11921883A JPS6010384A JP S6010384 A JPS6010384 A JP S6010384A JP 11921883 A JP11921883 A JP 11921883A JP 11921883 A JP11921883 A JP 11921883A JP S6010384 A JPS6010384 A JP S6010384A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- read
- data
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、上記装置に対する読出・修飾・書込型のデー
タ転送を行なうデータ処理装置に関する。
タ転送を行なうデータ処理装置に関する。
従来主記憶装置と拶数のデータ処理装置が、共通のバス
を介して読出・修飾・書込リード・モディファイ・ライ
ト（以下ＢＭＷ）型のデータ転送を行う場合には、他の
装置によってＢＭＷ動作を乱さねないように、ＲＭＷ型
のデータ転送が終了するまで、バスを占有し、他のデー
タ処理装置に主記憶装置とのデータ転送を実行させない
方式が用いら引ている。
を介して読出・修飾・書込リード・モディファイ・ライ
ト（以下ＢＭＷ）型のデータ転送を行う場合には、他の
装置によってＢＭＷ動作を乱さねないように、ＲＭＷ型
のデータ転送が終了するまで、バスを占有し、他のデー
タ処理装置に主記憶装置とのデータ転送を実行させない
方式が用いら引ている。
第１図を参照すると、データ処理システムの１例では、
共迎のバス■を介してデータ処理装置Ｐ１〜Ｐｎが、主
記憶装置ＭＭとのデータ転送を行う。
共迎のバス■を介してデータ処理装置Ｐ１〜Ｐｎが、主
記憶装置ＭＭとのデータ転送を行う。
ＢＣは、パス制御装置でデータ処理装置からのバス使用
要求に対し優先順位全判定しパお上の唯１ヶの装置にバ
ス使用Ｆ債ヲ与えるものである。
要求に対し優先順位全判定しパお上の唯１ヶの装置にバ
ス使用Ｆ債ヲ与えるものである。
第２図（ａＪは、バスを占有してＲＭＷｍのデータ転送
を行う場合のバスの転送状態金示す図である。
を行う場合のバスの転送状態金示す図である。
第２図において、■は読出サイクルで、データ処理装置
は、主記憶装置からデータの読出しを行い■の修飾サイ
クルで読出したデータの処理を行い■の書込サイクルで
■で処理したデータを主記憶装置に書き込む。
は、主記憶装置からデータの読出しを行い■の修飾サイ
クルで読出したデータの処理を行い■の書込サイクルで
■で処理したデータを主記憶装置に書き込む。
従来は、第２図（ａ）（ｂ）のサイクル■〜■の間に亘
ってＢＭＷ動作を行うデータ処理装置はバスを占有し、
この間他のデータ処理装置は、主記憶装置を使用できな
い。第２図（ａ）（ｂ）のサイクル■〜■の間に亘って
バスを占有することをやめサイクル■でバスの占有を解
除してサイクル■のバス転送を独立に行なおうとする。
ってＢＭＷ動作を行うデータ処理装置はバスを占有し、
この間他のデータ処理装置は、主記憶装置を使用できな
い。第２図（ａ）（ｂ）のサイクル■〜■の間に亘って
バスを占有することをやめサイクル■でバスの占有を解
除してサイクル■のバス転送を独立に行なおうとする。
この結果サイクル■の後に他のデータ処理装置がサイク
ル■で読み出した位置にＲＭＷ動作を行うとサイクル■
で行う処理以前のデータを読み出す。こねは、データの
不一致が生じ誤った処理を行うことになる。また第２図
のメモリサイクル■は、データ処理装置が読み出したデ
ータの処理を行っている時間でバスは、使用されておら
ずＲＭＷ動作を行なわないデータ処理装置から見ればバ
スの使用効率の低下である。
ル■で読み出した位置にＲＭＷ動作を行うとサイクル■
で行う処理以前のデータを読み出す。こねは、データの
不一致が生じ誤った処理を行うことになる。また第２図
のメモリサイクル■は、データ処理装置が読み出したデ
ータの処理を行っている時間でバスは、使用されておら
ずＲＭＷ動作を行なわないデータ処理装置から見ればバ
スの使用効率の低下である。
従来技術でＢＭＷ動作を行うもう一つの方法は、スプリ
ット−サイクルでデータ転送を行う方式のバスを有して
いる場合である。スゲリット・サイクルのバス転送にお
いては、ＲｆｖｌＩＷ型の転送は第２図の（ｂ）に示す
ように３回のバス転送からなる。
ット−サイクルでデータ転送を行う方式のバスを有して
いる場合である。スゲリット・サイクルのバス転送にお
いては、ＲｆｖｌＩＷ型の転送は第２図の（ｂ）に示す
ように３回のバス転送からなる。
することができる。しかしこの場合には、主記憶装置が
ＲｉＶＩＷ動作の転送を受け付けたこと全記憶していて
、ＲＭＷ型転送であることを通知しできた主記憶装置要
求に対して転送全拒絶し拒絶されたデータ処理装腎は、
最初に主記憶装置に受け付けられたＢＭＷ動作の転送が
終了するまで、再転送を試みる方式である。この方式は
、ＲＭＷ動作の要求を行い転送全拒絶された装置が再試
行のため、無意味なバス転送を試みバスの有効なトラフ
のバスおよび主記憶装置の占有を解消しＲＭＷ型の転送
を行わない一般のデータ処理装置が、バスおよび主記憶
装置を効率良く使用できるようにしたデータ処理装置を
提供することにある。
ＲｉＶＩＷ動作の転送を受け付けたこと全記憶していて
、ＲＭＷ型転送であることを通知しできた主記憶装置要
求に対して転送全拒絶し拒絶されたデータ処理装腎は、
最初に主記憶装置に受け付けられたＢＭＷ動作の転送が
終了するまで、再転送を試みる方式である。この方式は
、ＲＭＷ動作の要求を行い転送全拒絶された装置が再試
行のため、無意味なバス転送を試みバスの有効なトラフ
のバスおよび主記憶装置の占有を解消しＲＭＷ型の転送
を行わない一般のデータ処理装置が、バスおよび主記憶
装置を効率良く使用できるようにしたデータ処理装置を
提供することにある。
本発明の装置は、主記憶装置と複数のデータ処理装置が
共通のバスを介してデータの転送を行うデータ処理シス
テムにおいて前記複数のデータ処理装置のそわぞｈには
、主記憶部と読出・修飾・書込型のデータ転送を行う複
数のデータ処理部とを含み、前記読出・修飾・書込型の
データ転送を行うデータ処理部は、読出・修飾侮書込型
のデータ転送を実行中であることをバス上の他のデータ
処理装置に通知する信号を駆動する手段を有し、前記信
号が、読出・修飾・書込型のデータ転送の実行中の表示
をしている期間は、前記信号全駆動しているデータ処理
装置以外のデータ処理装置は、読出９修飾―書込動作金
含むバス使用要求を抑止することを特徴とする。
共通のバスを介してデータの転送を行うデータ処理シス
テムにおいて前記複数のデータ処理装置のそわぞｈには
、主記憶部と読出・修飾・書込型のデータ転送を行う複
数のデータ処理部とを含み、前記読出・修飾・書込型の
データ転送を行うデータ処理部は、読出・修飾侮書込型
のデータ転送を実行中であることをバス上の他のデータ
処理装置に通知する信号を駆動する手段を有し、前記信
号が、読出・修飾・書込型のデータ転送の実行中の表示
をしている期間は、前記信号全駆動しているデータ処理
装置以外のデータ処理装置は、読出９修飾―書込動作金
含むバス使用要求を抑止することを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第３図および第４図は、本発明の一実施例を示すバス優
インタフェース回路とその動作を示すタイムｌチャート
である。システムの構成は、第１図と同じである。第４
図のタイム・チャートにおいて００部分は、ＢＭＷ動作
の読出サイクル、のの部分は、書込サイクルをそわぞれ
示している。
インタフェース回路とその動作を示すタイムｌチャート
である。システムの構成は、第１図と同じである。第４
図のタイム・チャートにおいて００部分は、ＢＭＷ動作
の読出サイクル、のの部分は、書込サイクルをそわぞれ
示している。
Ｂ８ＢＵ８Ｙ−信号は、ノクスの占有表示信号、Ｂ８Ｒ
ＥＱＴ−は、ハス使用ｉ求ｔｓ号、ＢＳＤＶＬＤ−は、
バスデータ転送中であること金示す信号、ＢＳＡＣＥＰ
−１ｄ、バスデータの転送の受け数カ装置がデータの転
送を受け付けたことをノ（ス・データ送出装置に通知す
る確認信号でＢＳＤＶＬＤ−ＢＳＡＣＥＰ−信号で非同
期会話製の転送を行っている。ここでＳｌ、 ｌ＋’の
符号は、信号が論理値下（有意の値）の時低レベルにな
るものを−′、信号が論理値′１′（有意の値）の時高
レベルにあることを示す。なお、第３図において、ノ（
スの会話型転送およびバスの使用罹の割当回路は、本発
明と直接の関係はないので省略する。
ＥＱＴ−は、ハス使用ｉ求ｔｓ号、ＢＳＤＶＬＤ−は、
バスデータ転送中であること金示す信号、ＢＳＡＣＥＰ
−１ｄ、バスデータの転送の受け数カ装置がデータの転
送を受け付けたことをノ（ス・データ送出装置に通知す
る確認信号でＢＳＤＶＬＤ−ＢＳＡＣＥＰ−信号で非同
期会話製の転送を行っている。ここでＳｌ、 ｌ＋’の
符号は、信号が論理値下（有意の値）の時低レベルにな
るものを−′、信号が論理値′１′（有意の値）の時高
レベルにあることを示す。なお、第３図において、ノ（
スの会話型転送およびバスの使用罹の割当回路は、本発
明と直接の関係はないので省略する。
第４図において、今時側のでデータ処理装置がＲＭＷ型
のデータの転送を行うために）（ス使用要求を発生し、
バス制御装置からバスの使用権を得てＢＳＢＵＳＹ−信
号を低レベルにしてバスの占有を表示する（第４図の■
）。次に、主記憶装置に読出サイクルを要求するためＭ
ＹＤＶＬＤ＋００をセットしＢＳＤＶＬＤ−ｉ起動して
アドレスおよび読出要求全転送し、読出要求を受け付け
た主記憶装置は、ＢＳＡＣＥＰ−信号を駆動して応答す
る。ＢＳＡＣＥＰ−信号を受け取ったデータ処理装置は
、ＭＹＲＭＷ＋００ｔ：セットしバスに本発明によるＢ
ＭＷ動作実行中を示す信号ＢＥＲＭＷ−信号を低レベル
にして自装置がＢＭＷ動作を主記憶装置に対して実行中
であることをバス上の他の装置に通知する（第４図の■
→＠→０）。ＢＳ Ａ ＣＥ Ｐ −信号’ｔ’ ９
Ｍ Ｌ ７’Ｃ装ａハ、ＢＳＤＶＬＤ−信号を高レベル
に復帰する。ＢＳＤＶＬＤ−信号が高レベルに復帰した
ことを確認した主記憶装置は、ＢＳＡＣＫＰ−信号？高
レベルに復帰させ読出サイクル内の読出要求サイクルは
、終了する（第４図の■→■→■→■）。（以下ＢＭＷ
動作を現在実行しようとしている本発明のデータ処理装
置を本装置、他を装置と略す） 読出要涼サイクルを＠３図を用いて説明する。
のデータの転送を行うために）（ス使用要求を発生し、
バス制御装置からバスの使用権を得てＢＳＢＵＳＹ−信
号を低レベルにしてバスの占有を表示する（第４図の■
）。次に、主記憶装置に読出サイクルを要求するためＭ
ＹＤＶＬＤ＋００をセットしＢＳＤＶＬＤ−ｉ起動して
アドレスおよび読出要求全転送し、読出要求を受け付け
た主記憶装置は、ＢＳＡＣＥＰ−信号を駆動して応答す
る。ＢＳＡＣＥＰ−信号を受け取ったデータ処理装置は
、ＭＹＲＭＷ＋００ｔ：セットしバスに本発明によるＢ
ＭＷ動作実行中を示す信号ＢＥＲＭＷ−信号を低レベル
にして自装置がＢＭＷ動作を主記憶装置に対して実行中
であることをバス上の他の装置に通知する（第４図の■
→＠→０）。ＢＳ Ａ ＣＥ Ｐ −信号’ｔ’ ９
Ｍ Ｌ ７’Ｃ装ａハ、ＢＳＤＶＬＤ−信号を高レベル
に復帰する。ＢＳＤＶＬＤ−信号が高レベルに復帰した
ことを確認した主記憶装置は、ＢＳＡＣＫＰ−信号？高
レベルに復帰させ読出サイクル内の読出要求サイクルは
、終了する（第４図の■→■→■→■）。（以下ＢＭＷ
動作を現在実行しようとしている本発明のデータ処理装
置を本装置、他を装置と略す） 読出要涼サイクルを＠３図を用いて説明する。
ＲＭＷｍのデータ転送を行う木装置は、ＲＭＷ型の転送
を行うことをバス・インタフェース回路に通知するＦ／
Ｆ２３のＭＹＬＯＣＫ＋ＯＯ信号を高レベルにするとと
もに、読出要求であることを表示するためにＦ／Ｆ２２
のＭＹＷＲＩＴ−００信号を高レベルにし、バス使用要
求であることをバス・インタフェース回路に通知するた
めにＦ／Ｆ２６のＵＳＥＲＥＱ＋０ＯｆＮ号を高レベル
にセットする。今バス上にＢＭＷ動作動作性実行いる装
置が存在しないとすノ１ば、前述した本発明による信号
ＢＳＲＭＷ−は、高レベルであるのでインバータ・タイ
プのバス・レシーバ３の出力であるＢＳＲＭＷ＋１０信
号は、低レベルでありアンドゲート１８の出力も低レベ
ルであるので、ナントゲート９の出力信号は、高レベル
でめる。ゲート８の入力ＵＳＥＲＷＱ＋ＯＯも高レベル
であるので、ゲート８のタイミング入力信号のが高レベ
ルであワば、ナントゲート８の出力信号８ＥＴＲＥＱＴ
−００信号は、低レベルとなる。バスの使用要求Ｆ／Ｆ
であるＤ−タイプＦ／Ｆ２０は、セットされＭＹＲＥＱ
Ｔ＋００信号は、高レベルとなシインバータ・タイプの
バス働ドライバ１の出力は、低レベルとなってバス制御
装置にバスの使用要求を通知する。パス制＠装置によっ
てバスの使用権が認めらねるとバスの占有表示を示すＦ
／Ｆ２５がセットさｉ、ＭＹＢＵ８Ｙ＋ＱＱ信号が高レ
ベルとなる。（バスの使用権割当方法は、ディシイ・チ
ェイン方式等の従来技術のいすねでも良く本発明と直接
の関係はないので第３図では省略しである。）ＭＹＢＵ
ＳＹ＋ＯＯがハイ・レベルになるとインバータ・タイプ
のバス−ドライバによってＢＳＢＵＳＹ−信号は、低レ
ベルとなり、インバータ・タイプのバスレシーバ７によ
って再び本装置内に導かれＢＳ ＢＵＳＹ＋ １０信号
となってノ（ス使用要求Ｆ／Ｆ２０のクロック入力に与
えられる。Ｆ／Ｆ２ＱのＤ入力ＭＹＬＯＣＫ−１０信号
は、前述したＦ’／Ｆ２３の出力ＭＹＬＯＣＫ＋ＱＱ信
号の反転であるためＭＹＬＯＣＫ−１０信号は、低レベ
ルになりＦ／Ｆ２０はリセットさね）くス１吏用要求は
、消滅する（第４図の■→■→■の動作）。
を行うことをバス・インタフェース回路に通知するＦ／
Ｆ２３のＭＹＬＯＣＫ＋ＯＯ信号を高レベルにするとと
もに、読出要求であることを表示するためにＦ／Ｆ２２
のＭＹＷＲＩＴ−００信号を高レベルにし、バス使用要
求であることをバス・インタフェース回路に通知するた
めにＦ／Ｆ２６のＵＳＥＲＥＱ＋０ＯｆＮ号を高レベル
にセットする。今バス上にＢＭＷ動作動作性実行いる装
置が存在しないとすノ１ば、前述した本発明による信号
ＢＳＲＭＷ−は、高レベルであるのでインバータ・タイ
プのバス・レシーバ３の出力であるＢＳＲＭＷ＋１０信
号は、低レベルでありアンドゲート１８の出力も低レベ
ルであるので、ナントゲート９の出力信号は、高レベル
でめる。ゲート８の入力ＵＳＥＲＷＱ＋ＯＯも高レベル
であるので、ゲート８のタイミング入力信号のが高レベ
ルであワば、ナントゲート８の出力信号８ＥＴＲＥＱＴ
−００信号は、低レベルとなる。バスの使用要求Ｆ／Ｆ
であるＤ−タイプＦ／Ｆ２０は、セットされＭＹＲＥＱ
Ｔ＋００信号は、高レベルとなシインバータ・タイプの
バス働ドライバ１の出力は、低レベルとなってバス制御
装置にバスの使用要求を通知する。パス制＠装置によっ
てバスの使用権が認めらねるとバスの占有表示を示すＦ
／Ｆ２５がセットさｉ、ＭＹＢＵ８Ｙ＋ＱＱ信号が高レ
ベルとなる。（バスの使用権割当方法は、ディシイ・チ
ェイン方式等の従来技術のいすねでも良く本発明と直接
の関係はないので第３図では省略しである。）ＭＹＢＵ
ＳＹ＋ＯＯがハイ・レベルになるとインバータ・タイプ
のバス−ドライバによってＢＳＢＵＳＹ−信号は、低レ
ベルとなり、インバータ・タイプのバスレシーバ７によ
って再び本装置内に導かれＢＳ ＢＵＳＹ＋ １０信号
となってノ（ス使用要求Ｆ／Ｆ２０のクロック入力に与
えられる。Ｆ／Ｆ２ＱのＤ入力ＭＹＬＯＣＫ−１０信号
は、前述したＦ’／Ｆ２３の出力ＭＹＬＯＣＫ＋ＱＱ信
号の反転であるためＭＹＬＯＣＫ−１０信号は、低レベ
ルになりＦ／Ｆ２０はリセットさね）くス１吏用要求は
、消滅する（第４図の■→■→■の動作）。
次に主記憶装置に対してアドレスの転送を行うために本
装置は、Ｆ／Ｆ２４をセットしＭＹＤＶＬＤ＋００信号
を高レベルにセットしてインバータータイプのバス働ド
ライバ６および２を駆動してＢＳＤＶＬＤ−Ｂ８ＷＲＩ
Ｔ−信１−ＩＥして読出要求を主記憶装置に通知する。
装置は、Ｆ／Ｆ２４をセットしＭＹＤＶＬＤ＋００信号
を高レベルにセットしてインバータータイプのバス働ド
ライバ６および２を駆動してＢＳＤＶＬＤ−Ｂ８ＷＲＩ
Ｔ−信１−ＩＥして読出要求を主記憶装置に通知する。
読出要求を受け取った主記憶装置は、ＢＳＡＣＥＰ−信
号で応答してくる。ＢＳＡＣＥＰ−信号は、インバータ
ータイプのバス・レシーバ５によって本装置に入シ、Ｂ
８ＡＣＥＰ＋ １０信号となってＤ−タイプＦ／Ｆ２１
のクロック入力となる。今は読出要求であるので前述し
たＦ／Ｆ２２のＱ出力ＭＹＷＲＩＴ−〇〇偽信号なる。
号で応答してくる。ＢＳＡＣＥＰ−信号は、インバータ
ータイプのバス・レシーバ５によって本装置に入シ、Ｂ
８ＡＣＥＰ＋ １０信号となってＤ−タイプＦ／Ｆ２１
のクロック入力となる。今は読出要求であるので前述し
たＦ／Ｆ２２のＱ出力ＭＹＷＲＩＴ−〇〇偽信号なる。
同じく前述したＦ／Ｆ ２３は、ＲＭＷ型の転送である
ので出力信号ＭＹＬＯＣＫ＋ＯＯ信号も高レベルとなる
。Ｆ／Ｆ２４の出力はＭＹＤＶＬＤ＋００は、高レベル
なのでナントゲート１４の出力は低レベルとなシナンド
ゲート１２の出力は高レベルとなる。今Ｆ／Ｆ２２のＱ
出力ＭＹＷＲＩＴ−００信号が高レベルであるのでＱ出
力信号ＭＹＷＲＩ Ｔ ＋ ００信号は、高レベルとな
シナンドゲート１３の出力信号も高レベルとなる。アン
ドゲート１０の出力信号Ｓ ｆ！ＪＴ ＲＭＷ＋ＯＯは
高レベルとなり、ＢＳＡＣＥＰ−信号の前縁で１）−タ
イプＦ／Ｆ２１は、セットされる。
ので出力信号ＭＹＬＯＣＫ＋ＯＯ信号も高レベルとなる
。Ｆ／Ｆ２４の出力はＭＹＤＶＬＤ＋００は、高レベル
なのでナントゲート１４の出力は低レベルとなシナンド
ゲート１２の出力は高レベルとなる。今Ｆ／Ｆ２２のＱ
出力ＭＹＷＲＩＴ−００信号が高レベルであるのでＱ出
力信号ＭＹＷＲＩ Ｔ ＋ ００信号は、高レベルとな
シナンドゲート１３の出力信号も高レベルとなる。アン
ドゲート１０の出力信号Ｓ ｆ！ＪＴ ＲＭＷ＋ＯＯは
高レベルとなり、ＢＳＡＣＥＰ−信号の前縁で１）−タ
イプＦ／Ｆ２１は、セットされる。
ＭＹＲＭＷ＋ＯＯ信号は高レベルとなシ本発明によるバ
ス上の他の装置にＲＭＷ動作の実行中で有ることを通知
する信号Ｂ８ＲＭＷ−は、インバータ・タイプのバス・
ドライバ４によって低レベルとなる。バス上の他の装置
に本装置がＲＭＷ動作を実行中で有ること全通知する（
第４図の■榊０→［相］の動作）。ＢＳＡＣＥＰ＋ １
０信号は、遅延線１１及びアゲート１７を介してＦ／Ｆ
２４はリセットさカＭＹＤＶＬＤ＋００は、低レベルに
なる。ＢＳＤＶＬＤ−信号は、高レベルに復帰しＢＳＤ
ＶＬＤ−信号が高レベルに復帰したことを検出した主記
憶装置は、ＢＳＡＣＥＰ−信号を高レベルに復帰して読
出要求サイクルは終了する（第４図の■→■→■）。
ス上の他の装置にＲＭＷ動作の実行中で有ることを通知
する信号Ｂ８ＲＭＷ−は、インバータ・タイプのバス・
ドライバ４によって低レベルとなる。バス上の他の装置
に本装置がＲＭＷ動作を実行中で有ること全通知する（
第４図の■榊０→［相］の動作）。ＢＳＡＣＥＰ＋ １
０信号は、遅延線１１及びアゲート１７を介してＦ／Ｆ
２４はリセットさカＭＹＤＶＬＤ＋００は、低レベルに
なる。ＢＳＤＶＬＤ−信号は、高レベルに復帰しＢＳＤ
ＶＬＤ−信号が高レベルに復帰したことを検出した主記
憶装置は、ＢＳＡＣＥＰ−信号を高レベルに復帰して読
出要求サイクルは終了する（第４図の■→■→■）。
読出要求サイクルを受け取った主記憶装置は、アクセス
螢タイムを介した後Ｂ８ＤＶＬＤ−信号を起動して読出
データを本装置に転送し、本装置は、ＢＳＡＣＥＰ−信
号で応答し読出データの転送を終了する（第４図の■→
■→０→■）。ＢＳＡＣＥＰ−信号は、この時も本装置
によって発生されるが、第３図のＦ／Ｆ２１は、アンド
ゲート１５、ナントゲート１２．アンドゲート１０によ
って構成されるホールド回路によってその値を保持する
。リードデータを受け取った本装置は、Ｆ／Ｆ２５をリ
セットし、ＭＹＢＵ８Ｙ＋００信号は低レベルとなシイ
ンバータ・タイプのバス・ドライバ１６の出力は、高レ
ベルとなってバスの占有状態は、解除さｉする（第４図
の（ロ））。以上でＲＭＷ型のデータ転送の読出サイク
ルは、終了する。
螢タイムを介した後Ｂ８ＤＶＬＤ−信号を起動して読出
データを本装置に転送し、本装置は、ＢＳＡＣＥＰ−信
号で応答し読出データの転送を終了する（第４図の■→
■→０→■）。ＢＳＡＣＥＰ−信号は、この時も本装置
によって発生されるが、第３図のＦ／Ｆ２１は、アンド
ゲート１５、ナントゲート１２．アンドゲート１０によ
って構成されるホールド回路によってその値を保持する
。リードデータを受け取った本装置は、Ｆ／Ｆ２５をリ
セットし、ＭＹＢＵ８Ｙ＋００信号は低レベルとなシイ
ンバータ・タイプのバス・ドライバ１６の出力は、高レ
ベルとなってバスの占有状態は、解除さｉする（第４図
の（ロ））。以上でＲＭＷ型のデータ転送の読出サイク
ルは、終了する。
バスの占有が解除され、ＢＳＲＭＷ−信号によってＲＭ
Ｗ型のデータ転送を行っている本装置が、読出データの
処理を行っている期間すなわち第４図の＠と０の間に他
の装置がバスの使用要求を発生しデータの転送を行こな
うとしたとする。ＢＭＷ型データの転送を行う他の装置
においても第３図と同じバス・インタフェース回路を有
しているので第３図を用いて説明を行う。他の装置にお
いては、ＲＭＷ型の転送を実行中ではないのでＦ／Ｆ２
１のＱ出力ＭＹＲＭＷ−ＱＱ倍信号、高レベルであるの
でアンドゲート１８の出力は、ＢＳＲＭＷ−と逆のレベ
ルとなる。アンドゲート１８の出力は、ナントゲート９
の入力に与えられナントゲート９の他方の入力には、Ｒ
ＭＷ型のデータ転送要求を示すＦ／Ｆ２３の出力ＭＹＬ
ＯＣＫ＋００が与えらｈている。今は、ＲＭＷ型のデー
タ転送が実行中であるのでＢＳＲＭＷ−信号は、低レベ
ルであるのでアンドゲート１８の出力は、高レベルであ
シ、ナントゲート９の出力は。ＭＹＬＯＣＫ＋００信号
によって決定される。今バスの使用要求を出そうとして
いる装置が、ＲＭＷ型のデータ転送で有れば、ＭＹＬＯ
ＣＫ＋００信号は、高レベルでありナントゲート９の出
力は、低レベルとなシナンドゲート８の他の入力がいか
なる値であってもバス使用要求Ｆ／Ｆ ２０は、セット
されることはない。ＲＭＷ型以外のデータ転送要求で有
わば、ナントゲート９の出力は、高レベルとなシ、バス
使用要求表示信号Ｕ８ｇＲＥＱ＋００信号とタイミング
信号のによりバス使用要求Ｆ／Ｆ２０は、セットさねバ
ス使用要求信号ＢＳＲＥＱＴ−信号を発生することが可
能となりバスの使用権を得ることができる。
Ｗ型のデータ転送を行っている本装置が、読出データの
処理を行っている期間すなわち第４図の＠と０の間に他
の装置がバスの使用要求を発生しデータの転送を行こな
うとしたとする。ＢＭＷ型データの転送を行う他の装置
においても第３図と同じバス・インタフェース回路を有
しているので第３図を用いて説明を行う。他の装置にお
いては、ＲＭＷ型の転送を実行中ではないのでＦ／Ｆ２
１のＱ出力ＭＹＲＭＷ−ＱＱ倍信号、高レベルであるの
でアンドゲート１８の出力は、ＢＳＲＭＷ−と逆のレベ
ルとなる。アンドゲート１８の出力は、ナントゲート９
の入力に与えられナントゲート９の他方の入力には、Ｒ
ＭＷ型のデータ転送要求を示すＦ／Ｆ２３の出力ＭＹＬ
ＯＣＫ＋００が与えらｈている。今は、ＲＭＷ型のデー
タ転送が実行中であるのでＢＳＲＭＷ−信号は、低レベ
ルであるのでアンドゲート１８の出力は、高レベルであ
シ、ナントゲート９の出力は。ＭＹＬＯＣＫ＋００信号
によって決定される。今バスの使用要求を出そうとして
いる装置が、ＲＭＷ型のデータ転送で有れば、ＭＹＬＯ
ＣＫ＋００信号は、高レベルでありナントゲート９の出
力は、低レベルとなシナンドゲート８の他の入力がいか
なる値であってもバス使用要求Ｆ／Ｆ ２０は、セット
されることはない。ＲＭＷ型以外のデータ転送要求で有
わば、ナントゲート９の出力は、高レベルとなシ、バス
使用要求表示信号Ｕ８ｇＲＥＱ＋００信号とタイミング
信号のによりバス使用要求Ｆ／Ｆ２０は、セットさねバ
ス使用要求信号ＢＳＲＥＱＴ−信号を発生することが可
能となりバスの使用権を得ることができる。
以上説明した通り、ＲＭＷ型データ転送の読出サイクル
と書込サイクルを２つに分割することによって生じた修
飾サイクルの間の空き時間は、ＲＭＷ型のデータ転送を
行わない他のデータ処理装置によシバス及び主記憶装置
を効率良く使用することが可能である。
と書込サイクルを２つに分割することによって生じた修
飾サイクルの間の空き時間は、ＲＭＷ型のデータ転送を
行わない他のデータ処理装置によシバス及び主記憶装置
を効率良く使用することが可能である。
データの処理を終えた本装置は、第４図００においてバ
ス使用要求ＢＳＲＥＱＴ−信号を発生しバスの使用権が
認めらねるとバスの占有表示信号Ｂ８ＢＵＳＹ−ｔ−低
レベルにしてバスの占有表示を行う。次に書き込みデー
タを主記憶装置に転送するためＭＹＤｖＬＤ＋００、Ｍ
ＹＷＲＩ Ｔ ＋００信号ヲ高レヘルニシ、Ｂ８ＤＶＬ
、Ｄ−、Ｂ８ＷＲＩＴ−信号を低レベルにして主記憶装
置に書き込みデータの転送を行う。書き込みデータ全受
は取った主記憶装置は、ＢＳＡＣＥＰ−信号金低レベル
にして、ＢＳＤＶＬＤ−信号に応答してくる。
ス使用要求ＢＳＲＥＱＴ−信号を発生しバスの使用権が
認めらねるとバスの占有表示信号Ｂ８ＢＵＳＹ−ｔ−低
レベルにしてバスの占有表示を行う。次に書き込みデー
タを主記憶装置に転送するためＭＹＤｖＬＤ＋００、Ｍ
ＹＷＲＩ Ｔ ＋００信号ヲ高レヘルニシ、Ｂ８ＤＶＬ
、Ｄ−、Ｂ８ＷＲＩＴ−信号を低レベルにして主記憶装
置に書き込みデータの転送を行う。書き込みデータ全受
は取った主記憶装置は、ＢＳＡＣＥＰ−信号金低レベル
にして、ＢＳＤＶＬＤ−信号に応答してくる。
本装置は、ＢＳＡＣＥＰ−信号の前縁でＭＹＲＭＷ＋０
０信号をリセットし、ＢＳＲＭＷ−信号を高レベルに復
帰させてＲＭＷ型のデータ転送を本装置が終了したこと
をバス上の他の装置に通知する。３８ＲＭＷ−信号が高
レベルに復帰した後は、ＲＭＷ型のデータ転送を含めて
全てのバス使用要求が可能となる（第４図のＯ→■→［
相］→Ｏ→＠→→［株］→■）。主記憶装置から８８Ａ
ＣＥＰ−信号を受け取った本装置は、ＢＳＤＶＬＤ−信
号を高レベルに復帰し次いで主記憶装置は、ＢＳＡＣＥ
Ｐ−信号を高レベルに復帰し書き込みデータの転送上終
了する。書き込みデータの転送を終了した本装置は、Ｂ
８ＢＵ８Ｙ−信号を高レベルに復帰させ、バスの占有を
解除する（第４図のＯ→０→→［相］→０）。
０信号をリセットし、ＢＳＲＭＷ−信号を高レベルに復
帰させてＲＭＷ型のデータ転送を本装置が終了したこと
をバス上の他の装置に通知する。３８ＲＭＷ−信号が高
レベルに復帰した後は、ＲＭＷ型のデータ転送を含めて
全てのバス使用要求が可能となる（第４図のＯ→■→［
相］→Ｏ→＠→→［株］→■）。主記憶装置から８８Ａ
ＣＥＰ−信号を受け取った本装置は、ＢＳＤＶＬＤ−信
号を高レベルに復帰し次いで主記憶装置は、ＢＳＡＣＥ
Ｐ−信号を高レベルに復帰し書き込みデータの転送上終
了する。書き込みデータの転送を終了した本装置は、Ｂ
８ＢＵ８Ｙ−信号を高レベルに復帰させ、バスの占有を
解除する（第４図のＯ→０→→［相］→０）。
以上の動作を第３図を用いて説明する。データの処理（
修飾サイクル）を終了した本装置は、バス使用要求Ｆ／
Ｆ ２６、書き込み要求Ｆ／Ｆ２２をセットする。本装
置は、現在ＲＭＷ型のデータ転送を実行中であるからＦ
／Ｆ２１の出力ＭＹＲＭＷ−ＱＱ信号は、低レベルであ
るのでアンドゲート１８の出力は、ＢＳＲＭＷ−信号の
値によらず低レベルでありナントゲート９の出力は、高
レベルである。従って本装置のバス使用要求（ＵＳＥＲ
ＥＱ＋００＝高レベル）は、タイミング信号のによって
バス使用要求Ｆ／Ｆ２０はセットされ、Ｂ８ＲＥＱＴ−
信号は、低レベルとなってバス制御装置に伝えら引る。
修飾サイクル）を終了した本装置は、バス使用要求Ｆ／
Ｆ ２６、書き込み要求Ｆ／Ｆ２２をセットする。本装
置は、現在ＲＭＷ型のデータ転送を実行中であるからＦ
／Ｆ２１の出力ＭＹＲＭＷ−ＱＱ信号は、低レベルであ
るのでアンドゲート１８の出力は、ＢＳＲＭＷ−信号の
値によらず低レベルでありナントゲート９の出力は、高
レベルである。従って本装置のバス使用要求（ＵＳＥＲ
ＥＱ＋００＝高レベル）は、タイミング信号のによって
バス使用要求Ｆ／Ｆ２０はセットされ、Ｂ８ＲＥＱＴ−
信号は、低レベルとなってバス制御装置に伝えら引る。
バス制御装置によってバスの使用ｍを認めらねるとバス
占有表示Ｆ／Ｆ２５がセットさｆ１Ｂ８ＢＵ８Ｙ−信号
は、低レベルとなってバ２の占有をバス上の装置に伝え
られる（第４図の０→■）。
占有表示Ｆ／Ｆ２５がセットさｆ１Ｂ８ＢＵ８Ｙ−信号
は、低レベルとなってバ２の占有をバス上の装置に伝え
られる（第４図の０→■）。
次に書き込みデータを主記憶装置に転送するだめ本装置
は、ＭＹＤＶＬＤ＋００信号を高レベルにセットしＢＳ
ＤＶＬＤ−信号を起動するとともにＢＳＷＲＩ’ｆ’−
信号を低レベルにして主記憶装置に書き込みを通知する
。書き込みデータの転送述したようにＦ／Ｆ２３の出力
ＭＹＷＲＩ Ｔ ＋００は、高レベル、書き込みデータ
を本装置が主記憶装置へ転送中であるのでＦ／Ｆ２４の
出力ＭＹＤＶＬＤ＋ＯＯ信号は、高レベルであるのでナ
ントゲート１３の出力は低レベルとなり、アンドゲート
１０の出力ＳｇＴＲＭＷ＋ＯＯ信号も低レベルとなシ、
Ｂ：うＡｅＥｉ’−信号の前縁でＦ／Ｆ２１ス上の装置
に通知される（第４図の◎→［相］→０）。
は、ＭＹＤＶＬＤ＋００信号を高レベルにセットしＢＳ
ＤＶＬＤ−信号を起動するとともにＢＳＷＲＩ’ｆ’−
信号を低レベルにして主記憶装置に書き込みを通知する
。書き込みデータの転送述したようにＦ／Ｆ２３の出力
ＭＹＷＲＩ Ｔ ＋００は、高レベル、書き込みデータ
を本装置が主記憶装置へ転送中であるのでＦ／Ｆ２４の
出力ＭＹＤＶＬＤ＋ＯＯ信号は、高レベルであるのでナ
ントゲート１３の出力は低レベルとなり、アンドゲート
１０の出力ＳｇＴＲＭＷ＋ＯＯ信号も低レベルとなシ、
Ｂ：うＡｅＥｉ’−信号の前縁でＦ／Ｆ２１ス上の装置
に通知される（第４図の◎→［相］→０）。
以下は、公話型データ転送の手続きに従ってＢＳＤＶＬ
Ｄ−信号、ＢＳＡＣＥＰ−１号が高レベルに復帰し、次
いでバスの占有表示信号ＢＳＢＵＳＹ−信号を高レベル
に復帰させ、バスの占有を解除する。
Ｄ−信号、ＢＳＡＣＥＰ−１号が高レベルに復帰し、次
いでバスの占有表示信号ＢＳＢＵＳＹ−信号を高レベル
に復帰させ、バスの占有を解除する。
最後に現在バス上のとの装置もＢＭＷ動作を行っていな
い状態（ＢＳＤＶＬＤ−信号が高レベル）で複数の装置
が同時にＲＭＷ型のバス転送１に要求した場合について
説明する。複数の装置が第３図のＦ／Ｆ２０をセットし
てバス使用要求を行った場合Ｆ／Ｆ ２０のＤ入力には
ＲＭＷ型の転送を表示するＦ／Ｆ２３の出力ＭＹＬＯ’
ＣＫ＋００の反転信号ＭＹＬＯＣＫ−１０信号が入力さ
ｆｌ、クロック入力端子にＢＳＢ０８Ｙ−信号の反転信
号が入力されている。したがって、１３ｓＢＵ８Ｙ−信
号の前縁で第４図■のようにバス使用要求Ｆ／Ｆ２０は
、リセットされるのでノ（ス使用慢を得られなかった装
置は、Ｂ’８ＲＭＷ−信号が解除さｈナントゲート８の
出力によってＦ／Ｆ ２０ ′ｆ：セットしなければな
らず、バス使用権を得られなかった装置が第４′図の＠
〜Ｇの間でＲＭＷ型の転送を実行することは、有シ得な
い。
い状態（ＢＳＤＶＬＤ−信号が高レベル）で複数の装置
が同時にＲＭＷ型のバス転送１に要求した場合について
説明する。複数の装置が第３図のＦ／Ｆ２０をセットし
てバス使用要求を行った場合Ｆ／Ｆ ２０のＤ入力には
ＲＭＷ型の転送を表示するＦ／Ｆ２３の出力ＭＹＬＯ’
ＣＫ＋００の反転信号ＭＹＬＯＣＫ−１０信号が入力さ
ｆｌ、クロック入力端子にＢＳＢ０８Ｙ−信号の反転信
号が入力されている。したがって、１３ｓＢＵ８Ｙ−信
号の前縁で第４図■のようにバス使用要求Ｆ／Ｆ２０は
、リセットされるのでノ（ス使用慢を得られなかった装
置は、Ｂ’８ＲＭＷ−信号が解除さｈナントゲート８の
出力によってＦ／Ｆ ２０ ′ｆ：セットしなければな
らず、バス使用権を得られなかった装置が第４′図の＠
〜Ｇの間でＲＭＷ型の転送を実行することは、有シ得な
い。
本発明には、ＲＭＷ型のデータ転送を実行中のデータ処
理装置が、他の装置のＲＩＶＩＷ型のデータ転送のため
のバス使用要求全禁止する信号を送出することにより、
ＲＭＷ型のデータ転送を続出サイクルと書込サイクルに
分割し、ＲＭＷ型のデー夕転送を行わないデータ処理装
置がバスおよび主記憶装置を効率良く使用できるという
効果がある。
理装置が、他の装置のＲＩＶＩＷ型のデータ転送のため
のバス使用要求全禁止する信号を送出することにより、
ＲＭＷ型のデータ転送を続出サイクルと書込サイクルに
分割し、ＲＭＷ型のデー夕転送を行わないデータ処理装
置がバスおよび主記憶装置を効率良く使用できるという
効果がある。
第１図は、主記憶装置を共有するデータ処理システムの
１例を示す図、第２図は読出・修飾・書込の動作を説明
するだめの図、第３図は本発明の一実施例を示す図、お
よび第４図は本発明の一実施例の動作を示す図である。 第１図から第４図において、ＢＣ・・・・・・バス制御
装置、ＭＭ・−・・・−主記憶装置、Ｐ１〜Ｐｎ・・・
・・・データ処理装置、１・・・・・・バス・ドライバ
、２・・・・・・バス・ドライバ、３・・・・・・バス
・レシーバ、４・・１・・バス９ドライバ、訃・川・パ
スーレイーバ、６・・川・バス・トライバ、７・・・・
・・バス・レシーバ、８・・・・・・ナンドケート、９
・・・・・・ナントゲート、１０・・・・・・アンドゲ
ート、１１・・・・・・遅延線、１２・・・・・・ナン
トゲート、１３・・・・・・ナントゲート、１４・・・
・・・ナントゲート、１５・・・・・・アンドゲート、
１６・・・・・・バス・ドライバ、１７・・・・・・ノ
アゲート、２０・・・・・・プリセット付Ｄタイプフリ
ップフロップ、２１・・・・・・Ｄタイプフリップフロ
ップ、２２・旧・・Ｄタイプフリップ７０ツブ、２３・
旧・・Ｄタイプフリップフロップ、２４・・・・・・Ｄ
タイプフリップフロップ、２５・・・・・・Ｄタイプフ
リップ７０ツブ、２６・・・・・・プリセット付Ｄタイ
プフリップフロップＢＳＢＵＳＹ・・・・・・バス占有
表示信号、ＢＳＲＥＱＴ−・・・・・・バス使用要求信
号、ＢＳＤＶＬＤ−・・・・・バスΦデータ転送信号、
Ｂ Ｓ Ａ ＣＰＣＰ−、、、、、バス、データ転送受
は取り信号、Ｂ８ＷＲＩＴ−・・・・・主記憶装置書き
込み信号、ＢＳＲＭＷ−・・・・・・ＲＭＷ型転送実行
中通知信号、ＭＹＲＭＷ＋ＱＱ・・・・・・ＲＭＷ型転
送実行中記憶信号、ＭＹＷＲＩＴ＋００・・・・・・主
記憶装置書き込み要求信号、ＭＹＬＯＣＫ＋ＱＱ・・・
・・・ＲＭＷ型転送要求信号、ＭＹＤＶＬＤ＋ＯＯ・・
・・・・バス・データ転送信号 代理人 弁理士 内 原 晋（゛） 、１＋、’、、７ 〜ｌ′
１例を示す図、第２図は読出・修飾・書込の動作を説明
するだめの図、第３図は本発明の一実施例を示す図、お
よび第４図は本発明の一実施例の動作を示す図である。 第１図から第４図において、ＢＣ・・・・・・バス制御
装置、ＭＭ・−・・・−主記憶装置、Ｐ１〜Ｐｎ・・・
・・・データ処理装置、１・・・・・・バス・ドライバ
、２・・・・・・バス・ドライバ、３・・・・・・バス
・レシーバ、４・・１・・バス９ドライバ、訃・川・パ
スーレイーバ、６・・川・バス・トライバ、７・・・・
・・バス・レシーバ、８・・・・・・ナンドケート、９
・・・・・・ナントゲート、１０・・・・・・アンドゲ
ート、１１・・・・・・遅延線、１２・・・・・・ナン
トゲート、１３・・・・・・ナントゲート、１４・・・
・・・ナントゲート、１５・・・・・・アンドゲート、
１６・・・・・・バス・ドライバ、１７・・・・・・ノ
アゲート、２０・・・・・・プリセット付Ｄタイプフリ
ップフロップ、２１・・・・・・Ｄタイプフリップフロ
ップ、２２・旧・・Ｄタイプフリップ７０ツブ、２３・
旧・・Ｄタイプフリップフロップ、２４・・・・・・Ｄ
タイプフリップフロップ、２５・・・・・・Ｄタイプフ
リップ７０ツブ、２６・・・・・・プリセット付Ｄタイ
プフリップフロップＢＳＢＵＳＹ・・・・・・バス占有
表示信号、ＢＳＲＥＱＴ−・・・・・・バス使用要求信
号、ＢＳＤＶＬＤ−・・・・・バスΦデータ転送信号、
Ｂ Ｓ Ａ ＣＰＣＰ−、、、、、バス、データ転送受
は取り信号、Ｂ８ＷＲＩＴ−・・・・・主記憶装置書き
込み信号、ＢＳＲＭＷ−・・・・・・ＲＭＷ型転送実行
中通知信号、ＭＹＲＭＷ＋ＱＱ・・・・・・ＲＭＷ型転
送実行中記憶信号、ＭＹＷＲＩＴ＋００・・・・・・主
記憶装置書き込み要求信号、ＭＹＬＯＣＫ＋ＱＱ・・・
・・・ＲＭＷ型転送要求信号、ＭＹＤＶＬＤ＋ＯＯ・・
・・・・バス・データ転送信号 代理人 弁理士 内 原 晋（゛） 、１＋、’、、７ 〜ｌ′
Claims (1)
- 主記憶装置と複数のデータ処理装置とが共通のバスを介
してデータの転送を行うデータ処理システムにおいて前
記複数のデータ処理装置のそｈぞわは、主記憶部と読出
・修飾・書込型のデータ転送を行う複数のデータ処理部
金倉み、前記読出・修飾拳書込型のデータ転送を行うデ
ータ処理部は、読出・修飾・書込動作の実行中をバス上
の他のデータ処理装置に通知する信号を駆動する手段を
有し、前記信号が、読出・修飾譬書込動作の実行中を表
示している間は、前記信号を駆動しているデータ処理装
置以外のデータ処理装置は、読出・修飾・書込動作を含
むパス使用要求を抑止することを特徴とするデータ処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11921883A JPS6010384A (ja) | 1983-06-29 | 1983-06-29 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11921883A JPS6010384A (ja) | 1983-06-29 | 1983-06-29 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010384A true JPS6010384A (ja) | 1985-01-19 |
Family
ID=14755876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11921883A Pending JPS6010384A (ja) | 1983-06-29 | 1983-06-29 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010384A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01502628A (ja) * | 1987-05-01 | 1989-09-07 | ディジタル イクイプメント コーポレーション | 多重ロック指示を使用した多重プロセッサコンピュータシステムにおけるトランザクションを開始する方法及び装置 |
| JPH02500550A (ja) * | 1987-05-01 | 1990-02-22 | ディジタル イクイプメント コーポレーション | マルチプロセッサコンピュータシステムにおいて多数のロックインジケータを管理する方法及び装置 |
| JPH02500783A (ja) * | 1987-05-01 | 1990-03-15 | ディジタル イクイプメント コーポレーション | コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置 |
| JPH02291045A (ja) * | 1989-04-28 | 1990-11-30 | Nec Ic Microcomput Syst Ltd | マイクロプロセッサ |
-
1983
- 1983-06-29 JP JP11921883A patent/JPS6010384A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01502628A (ja) * | 1987-05-01 | 1989-09-07 | ディジタル イクイプメント コーポレーション | 多重ロック指示を使用した多重プロセッサコンピュータシステムにおけるトランザクションを開始する方法及び装置 |
| JPH02500550A (ja) * | 1987-05-01 | 1990-02-22 | ディジタル イクイプメント コーポレーション | マルチプロセッサコンピュータシステムにおいて多数のロックインジケータを管理する方法及び装置 |
| JPH02500783A (ja) * | 1987-05-01 | 1990-03-15 | ディジタル イクイプメント コーポレーション | コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置 |
| JPH0587855B2 (ja) * | 1987-05-01 | 1993-12-20 | Digital Equipment Corp | |
| JPH02291045A (ja) * | 1989-04-28 | 1990-11-30 | Nec Ic Microcomput Syst Ltd | マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0029975B1 (en) | Multiprocessor system | |
| EP0226096B1 (en) | Multiple-hierarchical-level multiprocessor system | |
| US4864496A (en) | Bus adapter module for interconnecting busses in a multibus computer system | |
| US6910062B2 (en) | Method and apparatus for transmitting packets within a symmetric multiprocessor system | |
| WO1989002127A1 (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| JPH077374B2 (ja) | インタフェース回路 | |
| JPS60150158A (ja) | データ処理システムにおいて記憶データを伝送する装置 | |
| EP0301610B1 (en) | Data processing apparatus for connection to a common communication path in a data processing system | |
| EP1701267A2 (en) | Address snoop method and multi-processor system | |
| US5944788A (en) | Message transfer system and control method for multiple sending and receiving modules in a network supporting hardware and software emulated modules | |
| JPS6010384A (ja) | デ−タ処理装置 | |
| US5999969A (en) | Interrupt handling system for message transfers in network having mixed hardware and software emulated modules | |
| JPH0337221B2 (ja) | ||
| US5446847A (en) | Programmable system bus priority network | |
| JPH03150654A (ja) | キヤツシユを有するプロセツサのための優先制御システム | |
| US6625678B1 (en) | Livelock avoidance method | |
| CA1062376A (en) | Memory control system | |
| JPS60237566A (ja) | プロセツサ間通信方式 | |
| JPS6097456A (ja) | デ−タ処理システム | |
| JP3982077B2 (ja) | マルチプロセッサシステム | |
| KR100215572B1 (ko) | 인터페이스 버퍼 제어 방법 및 장치 | |
| KR100498909B1 (ko) | 교환시스템의 프로세서간 통신 이중화 장치 | |
| JPS58178468A (ja) | デ−タ処理システムの割込方式 | |
| JPS5965354A (ja) | 処理要求受付の優先順位制御方式 | |
| CN114741214A (zh) | 一种数据传输方法、装置及设备 |