JPH0642236B2 - コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置 - Google Patents

Description

【発明の詳細な説明】 先行技術 本発明は、コンピュータシステムに係り、より詳細に
は、保留（ペンデッド）バスによって相互接続された多
数ののプロセッサを有するコンピュータシステムに係
る。

近代的なコンピュータシステムは、高い全計算能力を得
るために共通のバスによって相互接続された多数のプロ
セッサ、メモリリソース及び入力／出力（Ｉ／Ｏ）装置
を有している。このような構造では、１秒当たりに数百
万の命令を実行することのできる非常に強力なシステム
を形成することができる。然し乍ら、多数のプロセッサ
を相互接続する場合、読み取り−変更−書き込み（ＲＭ
Ｗ）動作として知られている命令シーケンスを実行する
必要があるときに問題が生じる。ＲＭＷ動作において
は、１つのプロセッサがメモリ位置からデータを検索
し、このデータに基づいて演算を実行し、そしてその変
更されたデータを元のメモリ位置へ書き込む。１つのプ
ロセッサが１つのメモリ位置に対してＲＭＷ動作を開始
しそしてその第１のプロセッサのＲＭＷ動作の「読み取
り」動作とそのＲＭＷ動作の「書き込み」動作との間の
時間中にその同じメモリ位置に対して第２のプロセッサ
がＲＭＷ動作を試みた場合には、データの完全性に影響
を及ぼす予想できない結果が生じることがある。

多数のプロセッサが同じメモリ位置に対してＲＭＷ動作
を実行しなすようにする１つの方法は、「インターロッ
ク読み取り」機能を設けることである。これは、ロック
ビットのような「ロック」インジケータを使用するもの
であり、このロックビットは、ＲＭＷ動作の「読み取
り」部分が実行されるときにセットされそしてＲＭＷ動
作の「書き込み」部分が完了した後にリセットされる。
ロックビットがセットされたときにメモリの位置に対し
てＲＭＷ動作を開始しようと試みる第２のプロセッサ
は、この第２プロセッサがそのインターロック読み取り
コマンドを発生した所定数のバスサイクル後に、「ビジ
ー」或いは「再トライ」確認によってメモリがロック状
態情報を返送するようにさせる。ビジー確認は、第２の
インターロック読み取りコマンドがメモリによって受け
入れられなかったことをプロセッサに指示する。

インターロック読み取り動作は、多数のプロセッサの各
々がＲＭＷ動作を実行しようと試みることによって生じ
る問題を軽減する。これらのプロセッサは、例えば、ラ
ウンド・ロビンアルゴリズムを用いる仲裁プロセッサに
より、このようなインターロック読み取り動作に対しバ
スへの公平なアクセスが許可される。然し乍ら、性能上
の障害が依然として生じる。例えば、あるバストラフィ
ック条件のもとでは、特定のプロセッサが、ロックされ
たメモリ位置に繰り返し遭遇し、メモリリソースへの必
要なアクセスを適時に得ることができない。このような
問題は、１つのメモリノードに多数のロックビットを設
け、各ロックビットが全メモリノードではなくてメモリ
ノードの一部分に関連するようにさせることにより軽減
することができる。このような多数のロックビットは、
メモリノードに対するインターロック読み取り動作のよ
り微細な「粒度」を与え、これは、インターロックされ
た読み取り動作の後にメモリの小さな部分を結合する。
この解決策は、ＲＭＷ動作の成功率を高めることがで
き、これにより、システムのスループットを改善するこ
とができる。然し乍ら、公知の保留バスマルチプロセッ
サシステムにおいて多ロックビットを実行する場合、ロ
ック状態情報を検出及び送信するための回路が受け入れ
られないほど複雑なものとなる。

前記の説明では、プロセッサノード、メモリノード及び
Ｉ／Ｏノードを用いたコンピュータシステムの動作を強
調したが、バス上のトランザクションを開始するノード
であるコマンダノード、及びコマンダノードによって開
始されたトランザクションに応答するノードであるレス
ポンダノードについて、このシステムを更に詳細に説明
する。種々の時間に、１つの装置は、コマンダノード又
はレスポンダノードのいずれかとして機能することがで
きる。

各々の異なった特性を有する多数のバスを介して装置が
相互接続されたコンピュータシステムを提供することが
所望される。然し乍ら、ロック状態情報が最初のインタ
ーロックされた読み取りコマンドに対して固定時間関係
で送信されるようなインターロック読み取り動作を用い
た公知の保留バスシステムにおいてこれを行なうことは
極めて困難である。

発明の要旨 そこで、本発明の目的は、ロック状態情報を送信するた
めの多数のロックビット及び簡単な回路を有するマルチ
プロセッサシステムのレスポンダノードを提供すること
である。

本発明の更に別の目的は、ロック状態情報が最初のイン
ターロック読み取りコマンドに対して固定時間関係で転
送されないようなインターロック読み取り動作を有する
マルチプロセッサ保留バスコンピュータシステムのレス
ポンダノードを提供することである。

本発明の更に別の目的及び効果は、その一部分が以下の
説明に記載されておりそしてその一部分が以下の説明か
ら明らかであり、或いは本発明を実施することによって
学び取ることができよう。本発明の目的及び効果は、請
求の範囲に特に指摘した手段及びその組合せによって実
現及び達成することができよう。

本発明は、インターロック読み取りコマンド後の所定時
間に確認情報を発生しそしてインターロック読み取りメ
ッセージ後の特定しない時間にロック状態メッセージを
発生するレスポンダノードを提供することによって公知
の問題点及び欠点を解消する。

本発明の原理によれば、保留バスにおいて排他的な読み
取り−変更−書き込み動作を実行する装置が提供され、
上記動作は、保留バスにおける１組の別々のトランザク
ションを有し、そしてこのトランザクションは、指定の
位置に記憶された情報を検索するためのインターロック
読み取りコマンドであって、その後のインターロック読
み取りコマンドによるアクセスをその記憶された情報に
限定するようなインターロック読み取りコマンドと、そ
の指定の位置に情報を記憶しそしてその記憶された情報
に対するアクセスを復帰させるアンロック書き込みコマ
ンドとを含むものである。この装置は、コマンダノード
からのインターロック読み取りコマンドを受け取る手段
と、情報を記憶するための指定の位置を含む記憶手段
と、該記憶手段に関連されそしてアンロック状態とロッ
ク状態との間で作動して、アンロック状態にあるときに
記憶手段へのアクセスを許しそしてロック状態にあると
きに記憶手段へのアクセスを拒絶するためのロック手段
と、インターロック読み取りコマンドに応答して、上記
ロック手段の状態を指示するロック状態指示を発生する
と共に、上記ロック手段をアンロック状態からロック状
態に切り換えるためのインターロック読み取りコマンド
手段と、アンロック書き込みコマンドに応答して、指定
の位置に変更された情報を記憶すると共に、上記ロック
手段をロック状態からアンロック状態に切り換えるため
のアンロック書き込みコマンド手段と、インターロック
読み取りコマンドを発生したコマンダノードへ、インタ
ーロック読み取りコマンドに続く特定しない時間に、ロ
ック手段の状態を含むロック状態メッセージを送信する
ための状態応答手段とを具備している。

本明細書に組み込まれてその一部分を形成する添付図面
は、本発明の一実施例を示すもので、これを参照して、
本発明の原理を説明する。

図面の簡単な説明 第１図は、本発明によるデータ処理システムのブロック
図、 第２図は、第１図のデータ処理システムのノードを示す
ブロック図、 第３図は、第１図のデータ処理システムに用いるタイミ
ング信号を示すタイミング図、 第４図は、第２図のノードにおけるデータインターフェ
イス６１のブロック図、 第５図は、第１図のデータ処理システムにおける仲裁回
路のブロック図、 第６図は、インタロック読み取りトランザクション中の
第１図のシステムバスに現われる信号を示すタイミング
図、 第７図は、第１図のデータ処理システムのプロセッサノ
ードのブロック図、 第８図は、第１図のデータ処理システムにおけるメモリ
ノードのブロック図、そして第９図は、第８図のメモリ
ノードのロック制御器のブロック図である。

実施例 Ａ．システム全体の説明 第１図は、本発明によるデータ処理システム２０の一例
を示している。システム２０の中心部はシステムバス２
５であり、これは、多数のプロセッサと、メモリサブシ
ステムと、Ｉ／Ｏシステムとの間で通信を行なうことの
できる同期バスである。システムバス２５を介しての通
信は、周期的なバスサイクルを用いて同期的に行なわれ
る。システムバス２５に対する典型的なばすサイクルタ
イムは、６４nSである。

第１図において、システムバス２５は、２つのプロセッ
サ３１及び３５と、めもり３９と、１つのＩ／Ｏのイン
ターフェイス４１と、１つのＩ／Ｏユニット５１とに接
続される。Ｉ／Ｏユニット５３は、Ｉ／Ｏバス４５及び
Ｉ／Ｏユニットインターフェイス４１によりシステムバ
ス２５に接続される。

データ処理システム２０の好ましい実施例では、中央ア
ービタ（仲裁回路）２８もシステムバス２５に接続され
ている。アービタ２８は、幾つかのタイミング及びバス
仲裁信号をシステムバス２５上の他の装置へ直接供給
し、ある信号をこれらの装置とで共有する。

第１図に示されたものは、現在好ましいと考えられるも
のであり、必ずしも本発明をこれに限定するものではな
い。例えば、Ｉ／Ｏユニット５３はシステムバス２５に
直接接続することができるし、アービタ２８は、本発明
について述べるように動作しなくてもよい。

本発明を説明する上で使用する用語として、プロセッサ
３１及び３３、メモリ３９、Ｉ／Ｏインターフェイス４
１、及びＩ／Ｏ装置５１は、全て「ノード」と称する。
「ノード」とは、システムバス２５に接続されるハード
ウェア装置と定義する。

本発明を説明するのに用いる用語によれば、「信号」又
は「ライン」は、物理的な配線の名称を指すものとして
交換可能に用いられる。「データ」又は「レベル」とい
う用語は、信号又はラインがとることのできる値を指す
ものとして用いられる。

ノードは、システムバス２５を介して他のノードとの転
送を実行する。「転送」は、共通の送信器及び共通のア
ービタを分担する１つ以上の連続サイクルである。例え
ば、あるノードがシステムバス２５上の別のノードから
情報を得るために開始する読み取り動作においては、第
１のノードから第２のノードへコマンドを転送した後
に、ある程度の時間が経ってから、第２のノードから第
１のノードへ１つ以上の戻りデータを転送することが必
要である。

「トランザクション」は、システムバス２５において実
行される完全な論理的タスクとして定められ、２つ以上
の転送を含むことができる。例えば、コマンド転送に続
いて１つ以上の戻りデータ転送を行なう読み取り動作は
１つのトランザクションである。システムバス２５の好
ましい実施例では、許容できるトランザクションが種々
のデータ長さの転送をサポートし、これは、読み取り、
書き込み（マスクされた）、インターロック読み取り、
ロック解除書き込み及び割り込み動作を含む。インター
ロック読み取りと、通常の即ち非インターロック読み取
りとの相違は、特定位置に対するインターロック読み取
りの場合にその位置に記憶された情報を検索しそしてそ
の後のインターロック読み取りコマンドによってアクセ
スをその記憶された情報に制限することである。アクセ
スの制限は、ロック機構をセットすることによって行な
われる。その後のロック解除書き込みコマンドは、その
指定の位置に情報を記憶し、そしてその位置においてロ
ック機構をリセットすることによりその記憶された情報
へのアクセスを復帰する。従って、インターロック読み
取り／ロック解除書き込み動作は、ある種の読み取り−
変更−書き込み動作である。

システムバス２５は「保留された」バスであるから、他
のノードが応答を待機して浪費してしまうバスサイクル
を使用できるようにすることにより、バスリソースを効
率良く使用するよう促す。保留されたバスにおいては、
１つのノードがトランザクションを開始した後に、その
トランザクションが完了する前に他のノードがバスにア
クセスすることができる。従って、そのトランザクショ
ンを開始するノードは、全トランザクション時間中バス
を束縛するのではない。これに対し、非保留バスの場合
には、全トランザクション中バスが拘束される。例え
ば、システムバス２５においては、ノードが読み取りト
ランザクションを開始しそしてコマンドの転送を行なっ
た後に、そのコマンド転送が向けられるノードは、その
要求されたデータを直ちに返送することができない。従
って、コマンド転送と、読み取りトランザクションの戻
りデータ転送との間にバス２５のサイクルを使用するこ
とができる。システムバス２５は他のノードがこれらの
サイクルを使用できるようにする。

システムバス２５を使用する場合に、各ノードは、情報
の転送を行なうために異なった役割を果たすことができ
る。これらの役割の１つが「コマンダ」であり、これは
現在処理中のトランザクションを開始したノードとして
定義される。例えば、書き込み又は読み取り動作におい
ては、コマンダは、書き込み又は読み取り動作を要求し
たノードであり、これは、必ずしもデータを送信もしく
は受信するノードではなくてもよい。システムバス２５
の好ましいプロトコルにおいては、ノードは、たとえ別
のノードがトランザクションのあるサイクル中にシステ
ムバス２５の所有権をもったとしても全トランザクショ
ンを通じてコマンダとして保持される。例えば、あるノ
ードは、読み取りトランザクションのコマンド転送に応
答してデータ転送中にシステムバス２５の制御権をもつ
が、このノードはバスのコマンダとはならない。むし
ろ、このノードは「レスポンダ」と称する。

レスポンダはコマンダに応答する。例えば、コマンダが
ノードＡからノードＢにデータを書き込むための書き込
み動作を開始した場合には、ノードＢがレスポンダとな
る。更に、データ処理システム２０においては、ノード
が同時にコマンダ及びレスポンダとなることがある。

送信器及び受信器は、個々の転送中ノードがとる役割を
果たす。「送信器」は、転送中にシステムバス２５に出
される情報のソースであるノードとして定義される。
「受信器」は、送信器の相補的なものであり、転送中に
システムバス２５に出された情報を受信するノードとし
て定義される。例えば、読み取りトランザクション中
に、コマンダは、最初、コマンドの転送中に送信器とな
りそして戻りデータの転送中に受信器となる。

システムバス２５に接続されたノードがシステムバス２
５上で送信器になろうとする場合には、そのノードが中
央のアービタ２８とその特定ノードとの間に接続された
２本の要求ラインＣＭＤ ＲＥＱ（コマンド要求）及び
ＲＥＳ ＲＥＱ（レスポンダ要求）の一方を肯定する。
一般に、ノードは、そのＣＭＤ ＲＥＱラインを用いて
コマンダとなることを要求しそしてシステムバス２５を
介してトランザクションを開始し、そしてノードは、そ
のＲＥＳ ＲＥＱラインを用いてレスポンダとなってデ
ータ又はメッセージをコマンダへ返送する。一般に、中
央アービタ２８は、どのノードがバスへのアクセスを要
求しているか（即ち、どの要求ラインが肯定されたか）
を検出する。次いで、アービタは、肯定された要求ライ
ンの１つに応答して、優先順位アルゴリズムに基づいて
バス２５への対応するノードアクセスを許可する。好ま
しい実施例では、アービタ２８は、２つの独立した円形
の待ち行列を維持し、即ち、その一方の待ち行列はコマ
ンダ要求に対するものでありそしてもう一方はレスポン
ダ要求に対するものである。好ましくは、レスポンダ要
求はコマンダ要求よりも優先順位が高く、コマンダ要求
の前に処理される。

コマンダ要求ライン及びレスポンダ要求ラインは仲裁信
号であると考えられる。第１図に示すように、仲裁信号
は、中央アービタ２８から各ノードへ送られるポイント
−ポイントの条件に応じた許可信号と、マルチバスサイ
クル転送を実行するシステムバス拡張信号と、例えば、
メモリのようなノードがシステムバス上のトラヒックを
瞬間的に維持できなくなったときに新たなバストランザ
クションの開始を制御するシステムバス抑制信号とを含
む。

システムバス２５を構成することのできる他の形式の信
号は、情報転送信号、応答信号、制御信号、コンソール
／フロントパネル信号、及び幾つかの種々の信号を含
む。情報転送信号は、データ信号、現在サイクル中にシ
ステムバスで行なわれるファンクションを表わすファン
クション信号、コマンダを識別する識別子信号、及びパ
リティ信号を含む。応答信号は、一般に、データ転送の
状態を送信器に通知するための受信器からの確認信号を
含む。

制御信号は、クロック信号と、低いライン電圧又は低い
ＤＣ電圧を示す信号のような警報信号と、初期化中に使
用されるリセット信号と、ノード欠陥信号と、バスのア
イドリングサイクル中に用いられる欠陥信号と、エラー
欠陥信号とを含む。コンソール／フロントパネル信号
は、直列データをシステムコンソールに送信したりそこ
から受信したりするための信号と、始動時にブートプロ
セッサの特性を制御するためのブート信号と、システム
バス２５上のプロセッサの消去可能なＰＲＯＭを変更で
きるようにする信号と、フロントパネルのＲＵＮ ＬＩ
ＧＨＴを制御する信号と、あるノードのクロック論理回
路にバッテリ電力を供給する信号とを含む。その他の信
号としては、スペア信号に加えて、各ノードがその識別
コードを定めることができるようにする識別信号を含
む。

第２図は、システムバス２５に接続されたノード６０の
一例を示している。ノード６０は、プロセッサであって
もよいし、メモリであってもよいし、Ｉ／Ｏユニットで
あってもよいし、Ｉ／Ｏインターフェイスであってもよ
い。第２図に示す例では、ノード６０は、ノードに特定
の論理回路６５と、ノードバス６７と、データインター
フェイス６１及びクロックデコーダ６３を含むシステム
バスインターフェイス６４とを備えている。データイン
ターフェイス６１、クロックデコーダ６３及びノードバ
ス６７は、システムバス２５に接続されたノードのため
の標準的な要素であるのが好ましい。ノードに特定の論
理回路６５は、システムバスインターフェイス６４とは
異なった集積回路を用いており、好ましくは、ノードの
特定の機能を実行するようにユーザによって指定された
回路に加えて、ノードバス６７にインターフェイスする
標準的な回路を含んでいる。一般に、データインターフ
ェイス６１は、ノード６０とシステムバス２５との間の
主たる論理的及び電気的なインターフェイスであり、ク
ロックデコーダ６３は中央で発生されるクロック信号に
基づいてノード６０へタイミング信号を供給し、ノード
バス６７はデータインターフェイス６１とノードに特定
の論理回路６５との間の高速インターフェイスをなす。

第２図に示されたノード６０及びシステムバスインター
フェイス６４の好ましい実施例では、クロックデコーダ
６３は、システムバス２５を経て送られるべき信号を形
成するための制御回路を含んでおり、中央アービタ２８
から受け取ったクロック信号を処理して、ノードに特定
な論理回路６５及びデータインターフェイス６１のため
のタイミング信号を得るようにする。クロックデコーダ
６３によって得られたタイミング信号は中央で発生され
たクロック信号を用いているので、ノード６０は、シス
テムバス６５と同期して作動する。

第３図は、１つのバスサイクル、クロックデコーダ６３
によって受け取ったクロック信号、及びクロックデコー
ダ６３によって発生される幾つかのタイミング信号を示
すタイミング図である。クロックデコーダ６３によって
受け取られるクロック信号は、第３図に示すように、Ｔ
ｉｍｅ Ｈ信号、Ｔｉｍｅ Ｌ信号及びＰｈａｓｅ信号
を含む。Ｔｉｍｅ Ｈ及びＴｉｍｅ Ｌは、基本的なク
ロック信号の逆数であり、そしてＰｈａｓｅ信号は、基
本的なクロック信号を３で分割することによって得られ
る。クロックデコーダ６３によって発生されたタイミン
グ信号は、Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６及
びＣ６１を含み、これらは全て第３図に示されている。
データインターフェイス６１によって要求されバスサイ
クル当たり一度生じるこれらのタイミング信号は、デー
タインターフェイス６１に送られ、そしてデータインタ
ーフェイス６１に送られたタイミング信号と等価なもの
を含む１組のタイミング信号がバッファされて、ノード
に特定の論理回路６５に送られる。バッファ動作の目的
は、ノードに特定の論理回路６５がタイミング信号を不
適切にロードすることによってシステムバスインターフ
ェイス６４の動作に悪影響を及ぼさないようにすること
である。クロック６３は、クロック信号を使用して、各
バスサイクルごとに６つのサブサイクルを形成し、そし
てこれらのサブサイクルを使用して、６つのタイミング
信号ＣＸＹを形成する。但し、Ｘ及びＹは、１つのタイ
ミング信号を形成するように合成される２つの隣接する
サイクルを表わしている。

システムバスの各ノードは、そのクロックデコーダ６３
によって発生されたそれ自身の対応する１組のタイミン
グ信号を有している。通常、対応する信号は、システム
全体を通じて各ノードごとに全く同じ時間に生じるが、
クロックデコーダ６３と多数のノードの他の回路との間
の変動により対応する信号間にタイミング変動を招く。
これらのタイミング変動は、一般に「クロックスキュ
ー」として知られている。

第４図は、データインターフェイス６１の好ましい実施
例を示している。データインターフェイス６１は、ノー
ドパス６７の各ラインとシステムバス２５の各ラインと
の間に両方向性の高速インターフェイスを与えるための
一時的な記憶回路及びバス駆動回路の両方を含んでい
る。第４図に示すように、データインターフェイス６１
は、ノードバス６７からシステムバス２５への通信路を
形成するために記憶要素７０及び７２とシステムバスド
ライバ７４とを備えているのが好ましい。又、データイ
ンターフェイス６１は、システムバス２５からノードバ
ス６７への通信路を形成するために記憶要素８０及びノ
ードバスドライバ８２も備えている。データインターフ
ェイス６１の説明で用いたように、「記憶要素」という
用語は、一般に、透過ラッチやマスター／スレーブ記憶
要素のような双安定性の記憶装置を指すものであって、
特定の手段を指すものではない。当業者であれば、どの
形式の記憶要素が適当であるか明らかであろう。

第４図に示すように、記憶要素７０は、その入力がノー
ドバス６７からデータを受け取るように接続されそして
その出力が記憶要素７２の入力に接続される。記憶要素
７２の出力は、システムバスドライバ７４の入力に接続
され、そしてその出力はシステムバス２５に接続され
る。記憶要素７０及び７２は、クロックデコーダ６３に
よって発生されたタイミング信号から導出されるノード
バス制御信号７６及び７８によって各々制御される。記
憶要素７０及び７２は、ノードバス６７からシステムバ
ス２５へデータをパイプライン動作するための２段の一
時的な記憶手段を形成する。種々の個数の記憶段を使用
することもできる。

システムバスドライバ７４は、システムバスドライバイ
ネーブル信号７９によって制御される。システムバスド
ライバイネーブル信号７９の状態により、システムバス
ドライバ７４の入力は、その出力に接続されて記憶要素
７２の出力のデータをシステムバス２５に転送するか、
又はその出力からデカップルされる。システムバスドラ
イブイネーブル信号７９がシステムバスドライバ７４の
入力と出力をデカップルするときには、システムバスド
ライバ７４がシステムバス２５に高インピーダンスを与
える。又、システムバスドライブイネーブル７９は、シ
ステムバス２５から受け取ったクロック信号と、ノード
に特定の論理回路６５から受け取った制御信号とに基づ
いてクロックデコーダ６３によって発生される。

記憶要素８０は、その入力端子がシステムバス２５に接
続されそしてその出力端子がノードバスドライバ８２の
入力に接続される。ノードバスドライバ８２の出力はノ
ードバス６７に接続されて戻される。好ましくは、透過
ラッチである記憶要素８０は、クロックデコーダ６３に
よって発生されたタイミング信号から導出されるシステ
ムバス制御信号８５によって制御される。ノードバスド
ライバ信号８７は、システムバスドライブ信号７９がシ
ステムバスドライバ７４を制御するのと同様にノードバ
スドライバ８２を制御する。従って、ノードバスドライ
バ信号８７に応答して、ノードバスドライバ８２はその
入力をその出力に接続するかその入力をその出力からデ
カップルし、ノードバス６７に高インピーダンスを与え
る。

システムバス２５を経ていかにデータが転送されるかを
説明するために、システムバスドライブイネーブル信号
７９と制御信号８５との間の関係を理解することが重要
である。ここに示す実施例では、この関係が第３図に示
されている。システムバスドライブイネーブル信号７９
は、通常、バスサイクルの始めから終りまで導出され
る。新たなデータは、バスサイクルにおいてドライバ伝
播及びバス安定時間が経過した後のある時間にシステム
バス２５から受け取られるようになる。好ましい実施例
においては、記憶要素８０は透過ラッチである。制御信
号８５は、クロックＣ４５と論理的に透過である。バス
のタイミングは、制御信号８５が否定される若干前にシ
ステムバス２５のデータが受け取られるように確保す
る。記憶要素８０は、制御信号８５を否定する前の少な
くとも設定時間に安定していて且つ制御信号８５を否定
した後の保持時間中安定したまゝであるバスデータを記
憶する。

ノードバス６７は、ノードに特定の論理回路６５とシス
テムバス２５との間でデータインターフェイス６１によ
り両方向性のデータ転送を行なうことのできる非常に高
速度のデータバスであるのが好ましい。第２図に示され
たノード６０の好ましい実施例では、ノードバス６７
は、システムバスインターフェイス６４とノードに特定
の論理回路６５との間の点／点接続を形成する相互接続
手段である。然し乍ら、本発明によれば、このような点
／点相互接続は必要とされない。

第５図は、システムバス２５に接続された中央アービタ
２８の好ましい実施例を示している。中央アービタ２８
は、システムバス２５のためのクロック信号を発生する
と共に、システムバス２５上のノードに対するバスの所
有者関係を許可する。中央アービタ２８は、仲裁回路９
０と、クロック回路９５と、発振器９７とを備えている
のが好ましい。発振器９７は、基本的なクロック信号を
発生する。クロック９５は、仲裁回路７１のタイミング
信号と、システムバス２５上でタイミングをとるための
基本的なＴｉｍｅ Ｈ、Ｔｉｍｅ Ｌ及びＰｈａｓｅク
ロック信号とを発生する。仲裁回路７１は、コマンダ及
びレスポンダの要求信号を受け取り、システムバス２５
にアクセスしようとしてるノード間の競合の仲裁を果た
し、そしてコマンダ及びレスポンダの要求に対する上記
待ち行列を維持する。又、仲裁回路７１は、幾つかの制
御信号をクロック９５へ供給する。

Ｂ．インターロック動作の説明 上記したように、バス２５上では多数の種々の形式のト
ランザクションを行なうことができる。各々の場合に、
トランザクションは、あるノードから別のノードへ１つ
以上の別々の転送を行なうことより成る。レスポンダノ
ードは、１つ以上のバスサイクル中にコマンド転送を首
尾良く受け取ると、各転送サイクル後の第２のバスサイ
クルの始めに確認情報を発生する。このような確認信号
は、元の転送に含まれたコマンドが首尾良く実行された
ことを指示するものでなく、所望のレスポンダノードの
入力待ち行列に転送が首尾良く入れられたことだけを指
示するものである。本発明に関連したトランザクション
を以下に簡単に述べる。

読み取りトランザクションは、アドレススペースの領域
を管理しているレスポンダノードの特定位置からコマン
ダノードへ４バイト、８バイト、１６バイト又は３２バ
イトのブロックでデータを移動するのに用いられる。好
ましい実施例においては、メモリ及びＩ／Ｏ動作はコマ
ンドアドレススペースを参照するものである。レスポン
ダノードは、メモリノードであるか、プロセッサノード
であるか又はＩ／Ｏノードである。

インターロック読み取りトランザクションは読み取りト
ランザクションに類似している。しかしながら、インタ
ーロック読み取りトランザクションの正確な作用は、以
下に詳細に述べるように、レスポンダノードのロックタ
グの状態に基づくものである。ロックタグは、アドレス
スペースの位置又は位置のグループへのアクセスを阻止
する。ロックタグの作用は、金属性の“ブラックボー
ド”にわたって現れるようにシステム２０のアドレスス
ペースを目に見えるようにすることにより理解できる。
ロックタグはアドレススペース“ブラックボード”上の
位置又は位置のグループの上部に取り外し可能に配置さ
れた磁気タグと同様に動作する。インターロック読み取
りトランザクションで指定されたアドレススペースの位
置が既にロックタグで覆われている場合、即ちその指定
のアドレススペースが“ロック”された場合には、レス
ポンダノードが“ロックされた”応答メッセージでその
インターロック読み取り要求に応答し、データは返送さ
れない。これは、インターロック読み取りりコマンドに
指定されたアドレススペース内の位置にアクセスできな
いことをコマンダに指示する。このロックされた応答メ
ッセージは、レスポンダノードがインターロック読み取
りコマンドに応じた後であって且つレスポンダノードが
バス２５へ再びアクセスできるようになった後にコマン
ダへ送られる。従って、コマンダは、インターロック読
み取りトランザクションのコマンド転送の後の指定され
ない時間にロックされた応答メッセージを受け取る。

指定の位置がロックされない場合、即ちロックタグに関
連されない場合には、インターロック読み取りコマンド
に指定されたアドレスに記憶された情報がそのインター
ロック読み取りコマンドを発生したコマンドノードへ応
答メッセージとして返送される。又、レスポンダノード
は、インターロック読み取りコマンドに指定されたアド
レススペース内の位置へロックタグを取り付け、これに
より、その後インターロック読み取りコマンドに対しア
ドレススペース内の指定の位置へのアクセスを拒絶す
る。

アンロック書き込みトランザクションは、インターロッ
ク読み取りトランザクションを捕捉するものである。コ
マンダノードが読み取り−変更−書き込み動作において
読み取り及び変更位置を首尾良く完了すると、インター
ロック読み取りコマンドによって一時的にロックされて
いるアドレススペース内の位置をアンロックしなければ
ならない。コマンダは、アドレススペース内の指定の位
置に対してアンロック書き込みトランザクションを行な
って、適当に変更されたデータをその指定位置に書き込
むことにより、この動作を完了する。レスポンダノード
は、アドレススペースをアンロックして必要なデータを
書き込むことによりアンロック書き込みコマンドを処理
する。次いで、以下に述べるように、ロックタグがクリ
アされる。

インターロック読み取りコマンド転送中にバス２５を経
て送られるメッセージは、６４本のデータライン上にデ
ータを含んでいる。このデータは、４ビットのコマンド
フィールドと、例えば、メモリ３９からプロセッサノー
ド３１へ転送されるべきワードの数を指定する２ビット
長さフィールドと、データを読み取ることが所望される
メモリ３９内のアドレス位置を指定する３０ビットのア
ドレスフィールドとを含む。インターロック読み取りコ
マンド中に情報を搬送するシステムバス２５の他のライ
ンは、コマンド転送を指示する４ビットファンクション
コードを搬送する４本のファンクションラインと、イン
ターロック読み取りコマンドを開始したコマンドノード
を識別する６ビットコードを搬送する６本のＩＤライン
と、３本のパリティラインとを含んでいる。

上記で簡単に述べたように、システムバス２５は、送信
器によってバスに出された情報が首尾良く受け取られた
ことを指示するために受信器によって使用される応答信
号を含んでいる。好ましい実施例においては、これらの
応答信号は、３本の同じワイヤ・オアド確認（ＣＮＦ）
ラインを含んでいる。これら３本のラインが設けられる
理由は、特に、インターロックコマンド又はＩ／Ｏレジ
スタへの書き込みの場合に各コマンドに応答してレスポ
ンダが何をするかをコマンダが正確に知ることがバスト
ランザクションの完全性にとって非常に重要だからであ
る。それ故、受信側は、３本のＣＮＦライン全部をアサ
ートすることにより確認（ＡＣＫ）指示を送るか又は３
本のＣＮＦライン全部をアサートしないことにより非確
認（ＮＡＣＫ）信号を送る。３本のＣＮＦライン全部が
同じ論理レベルで受信側によって受け取られない場合に
真のＣＮＦ状態を決定するためにエラー修正論理が受信
側に設けられている。

ＡＣＫ確認は、レスポンダが１サイクルのコマンド転送
から情報を受け入れたことを指示するか又はコマンダが
１サイクルの応答メッセージから情報を受け入れたこと
を指示する。ＡＣＫ確認指示を生じる読み取りコマンド
転送サイクルは、レスポンダが読み取り応答メッセージ
をある程度後に返送することを指示する。

ＣＮＦラインに返送されるＮＡＣＫ確認は、コマンド転
送のそのバスサイクルから情報を受け入れた受信器がな
いことを指示する。これには３つの理由が考えられる。
即ち、（１）システムバス２５にパリティエラーが生じ
た。（２）例えば受信器の入力待ち行列がいっぱいであ
るときに受信器がコマンドを一時的に受け入れることが
できない。或いは（３）指定のアドレスに対応するレス
ポンダノードがない。

バスサイクルに対応する確認の指示は、バスサイクルの
サイクルが終わった後の第２サイクルの始めに受信ノー
ドによってＣＮＦラインに送られる。

第６図を参照し、インターロック読み取りトランザクシ
ョンの一例について説明する。第６図の上部に示された
水平の軸は、バス２５上の次々のバスサイクルを指示し
ている。第６図の左側に沿って垂直に現れるラベルは、
バス２５に含まれたラインのグループ、即ちファンクシ
ョンライン、データライン、ＩＤライン、確認ライン及
び仲裁ラインを指示している。第６図の水平及び垂直軸
によって形成されたマトリックスの入力は、特定のバス
サイクル中に特定のバスラインに現れるデータの形式を
示している。

バスサイクル０において、第１図の第１のコマンダノー
ド、例えばノード３１は、アービタ２８に至るそのＣＭ
Ｄ ＲＥＱ仲裁要求ライン（第１図に示されてアービタ
２８に接続されたポイント−ポイントラインの１つ）を
アサートする。従って、第６図は、サイクル１において
システムバス２５の仲裁ラインに現れる“ｃｍｄｒ ＃
１”要求を示す。それより優先順位の高い他のノードが
同時にバスへアクセス要求を出していないと仮定すれ
ば、プロセッサ３１はサイクル１にバスアクセスを経そ
してシステムバス２５にメッセージを送信する。

サイクル１の間に、バス２５のファンクションラインに
送られる情報は、そのバス上の情報がコマンド（ｃｍ
ｄ）情報であることを指示する。バス２５のデータライ
ンに送られるデータは、現在のトランザクションをイン
ターロック読み取りトランザクションとして識別すると
共に、プロセッサ３１にデータを返送すべきメモリ３９
内のアドレスを指定するコマンド及びアドレス（ｃ／
ａ）データで構成される。バスサイクル１中に、ＩＤラ
インは、バス２５に現在送信しているプロセッサ（ｃｏ
ｍｍａｎｄｅｒ／ｃｍｄｒ）ノード３１の識別コードを
含んでいる。

バスサイクル２の間に、現在のインターロック読み取り
トランザクションに関連してバスに送られる情報はな
い。

インターロック読み取りトランザクションが始まった２
サイクル（即ち、所定時間）後であるバスサイクル３の
始めに、メモリノード３９はバスサイクル１の間に送ら
れたコマンド転送によって受け取ったＡＣＫ確認信号を
送信する。次いで、メモリ３９は、コマンドメッセージ
をメモリ３９の入力待ち行列に入れる。

バスサイクル３の終わりは、インターロック読み取りト
ランザクションにおける第１の転送の終わりとなる。バ
ス２５におけるトランザクションの性質は保留されたも
のであるため、要求された情報がメモリ３９からプロセ
ッサ３１へ返送される時を正確に定めることができな
い。応答時間は、要求を処理するためにメモリ３９によ
って必要とされる時間の長さと、他のノードによってバ
ス２５に発生された更に別のトラフィックを処理するた
めにシステムバス２５に対して必要とされる時間の長さ
とに基づくものである。インターロック読み取りトラン
ザクションの２つの転送間の時間が特定されないことが
第６図においてバスサイクル３と４との間の点線で示さ
れている。従って、その後の情報はバスサイクル４ない
し７に生じるように第６図に示されているが、これはイ
ンターロック読み取りトランザクションに含まれるタイ
ミングの特定例に過ぎずそしてこのようなトランザクシ
ョンの第２の転送をバス２５次のサイクルに行なえるこ
とを理解されたい。

メモリ３９は、インターロック読み取り転送メッセージ
をその入力待ち行列から順次に取り出しそしてその転送
に含まれるアドレス情報を検査することによりインター
ロック読み取りコマンドを処理する。この情報は、以下
で詳細に述べるようにロックタグに記憶されたアドレス
値と比較される。記憶されたアドレス値と、インターロ
ック読み取り転送のアドレス情報との間に一致がある場
合には、所望のアドレス位置がその手前のインターロッ
ク読み取りコマンドによってロックされていることを指
示する。次いで、メモリ３９は、“ロックされた”ファ
ンクションコードを含むロックされた応答メッセージ
を、応答メッセージに必要とされる他の情報と共に、メ
モリモード３９の出力待ち行列に発生する。

ロックタグに記憶されたアドレス値とインターロック読
み取り転送アドレス情報との比較によって“ヒット”が
生じない場合、即ち転送されたアドレスがいずれの記憶
されたアドレスにも対応しない場合にはメモリノード３
９は、ファンクションラインに対する“良好な読み取り
データ”（ｇｒｄ０）コード、データラインに対して指
定されたアドレス位置の内容、及びＩＤラインに対する
インターロック読み取りコマンドを開始したコマンダノ
ードのコマンダ識別ノードのような有効読み取り応答ノ
ードよりなる応答メッセージを構成する。この応答メッ
セージはメモリノード３９の出力待ち行列にロードされ
る。

メモリ３９がインターロック読み取りトランザクション
を処理しそして以下で詳細に述べるようにその出力待ち
行列に応答メッセージを発生すると、メモリ３９はアー
ビタ２８に至るそのＲＥＳ ＲＥＱ要求ライン（第１図
に示された別のポイント−ポイントライン）をアサート
する。従って、仲裁ラインは、バスサイクル４において
第６図に示すようにレスポンダ要求（ｒｅｓｐ）指示を
搬送する。このときにそれより高い優先順位をもった他
のノードがないと仮定すれば、アービタ２８はバスサイ
クル５の間にバス２５へのメモリ３９のアクセスを許可
する。メモリ３９は、“良好な読み取りデータ”（ｇｒ
ｄ０）信号を含む応答メッセージをシステムバス２５の
ファンクションラインに送信し、プロセッサ３１からメ
モリ３９への初期転送のアドレスフィールドによって指
定されたメモリ位置からシステムバス２５のデータライ
ンを経て８バイト（即ち、６４ビット）のデータを送信
し、そしてプロセッサ３１のＩＤをバス２５のＩＤライ
ンに送信して、インターロック読み取り要求を最初に発
生したコマンダ（即ち、プロセッサ３１）に返送データ
を関連づけさせる。

バスサイクル６の間には、このインターロック読み取り
トランザクションに関連したシステムバス２５にトラフ
ィックが現れない。更に、プロセッサ３１がバス２５の
確認ラインにＡＣＫ確認情報を送信するときに、バスサ
イクル７においてインターロック読み取りトランザクシ
ョンが完了する。

メモリ内の同じ指定位置への第２のインターロック読み
取りトランザクションにより、第６図のサイクル８−１
５に示すようにバス２５にデータが現れる。サイクル８
において、第２のコマンダ（ｃｍｄｒ＃２）がアービタ
２８にコマンダ要求を開始する。バスサイクル９−１２
において、サイクル１−４と同じトラフィックがバス２
５上に生じる。しかしながら、メモリ３９は、受け取っ
たインターロック読み取りコマンドを処理する際に、ロ
ックタグに記憶されたアドレス値とインターロック読み
取りコマンドと共に送信されたアドレスとの一致を見つ
ける。従って、ＬＯＣ応答は、例えば、サイクル１３に
おいてバス２５のファンクションラインに現れる。バス
サイクル１４及び１５は、サイクル５及び７と同じであ
る。

Ｃ．プロセッサ３１の説明 第７図には、プロセッサ３１内のノードに特定のロジッ
ク６５の幾つかの要素の詳細なブロック図が示されてい
る。プロセッサノード３１は、全てのノードにおいてそ
うであるように、バスインターフェイス回路６４を備え
ている。又、プロセッサノード３１はプロセッサロジッ
ク２０２を備えている。第７図に示すように、プロセッ
サロジック２０２は、当業者に良く知られたようにソウ
トウエアを実行するのに必要な中央処理ユニット（ＣＰ
Ｕ）回路を備えている。又、プロセッサロジック２０２
は、必要なアプリケーションファンクションを実行する
と共にシステムバス２５上の転送を制御するためにシス
テム２０によって要求されたコマンド及びアドレス情報
を発生する。

又、プロセッサノード３１はパリティエラーチェック回
路２０４を備えており、この回路は、バスインターフェ
イス回路６４から受け取ったシステムバス２５のファン
クション、データ、ＩＤ及びパリティライン上の情報を
監視し、良く知られたようにこれらの信号に対してパリ
ティチェックを行なう。パリティエラーが検出される
と、パリティエラーの指示が信号ライン２０６に発生さ
れる。

ＩＤライン上の情報は比較回路２０８によって監視さ
れ、この回路２０８は、取り付けキャビネット内のプロ
セッサ３１に位置によって決定されるバックプレーンに
おいて固定布線接続部２１０からプロセッサ３１の識別
コードが供給される。比較器２０７からの比較結果は、
パリティエラー信号ライン２０６上の情報と共に、確認
情報発送器２０８へ送られる。パリティエラーが検出さ
れずそして応答メッセージに対してバス２５を経て受け
取ったＩＤコードがプロセッサ３１のＩＤコードに一致
しない場合には、プロセッサ３１に向けられた応答転送
の各サイクルが終わった後の第２のバスサイクルの始め
に確認指示発生器２０４によりバス２５のＣＮＦライン
にＡＣＫ確認情報が送られる。

バス２５のファンクション及びデータラインの情報はバ
スインターフェイス６４を経て応答デコーダ２１２へ送
られる。デコーダ２１２は、バス２５上のメッセージが
プロセッサ３１に対するものであるときに比較器２０７
によってイネーブルされる。これは、比較器２０７から
の肯定の比較結果によって決定される。デコーダ２１２
が比較器２０７によってイネーブルされると、デコーダ
２１２は、システムバス２５のファンクションラインか
らファンクションコードを抽出し、そしてあるファンク
ションコードに対しバス２５のデータラインからプロセ
ッサロジック２０２へコマンド及びデータ情報を送って
適当に処理する。

プロセッサ３１がバス２５上のトランザクションを開始
しようとするときには、コマンド、アドレス及びデータ
情報が、接続部２１０から送られたこのノードのＩＤと
共に、コマンド発生器２１４へ供給される。コマンド発
生器２１４はコマンド転送メッセージを用意し、ノード
ＣＭＤ ＲＥＱ仲裁ライン２１６をアサートして、プロ
セッサ３１がコマンダメッセージを送信するためにバス
２５への所望していることをアービタ２８（第７図には
示さず）を指示する。仲裁システムを用いてアービタ２
８は、元のインターロック読み取り転送の後の否定され
ない時間にプロセッサ３１に対するバスアクセスを許可
する。

アクセスが許可されると、コマンド発生器２１４は、バ
スインターフェイス６４がコマンド発生器２１４からシ
ステムバス２５へコマンドメッセージを送信するように
させる。

インターロック読み取りコマンドが送られるレスポンダ
ノードは、インターロック読み取りコマンド転送の２サ
イクル後にＡＣＫ確認情報を発生する。第７図に特に示
すように、コマンド発生器２１４は、プロセッサ３１に
よりシステムバス２５を経て送られるコマンド転送の各
サイクルの厳密に２つのバスサイクル後に、ＣＮＦバス
ライン上のＡＣＫ情報の存在を検出するためにＣＮＦラ
インを監視する。ＡＣＫ情報の存在が検出されないと、
適当な修正動作が行なわれ、これは、好ましい実施例で
は、その手前のコマンドを再送信することよりなる。転
送が完了すると、レスポンダノードがインターロック読
み取りコマンドを処理し、応答メッセージをシステムバ
ス２５に返送する。システムバス２５上のトラフィック
による不確定さと待ち行列の長さとにより、レスポンダ
ノードが、コマンド転送での指定されない時間に応答メ
ッセージを発生する。

Ｄ．メモリ３９の説明 第８図は、レスポンダノードとして働くメモリ３９のブ
ロック図である。第８図に示すように、メモリ３９は、
コマンドコード／アドレス／パリティチェック回路３０
０を備えている。この回路３００は、バスファンクショ
ン、アドレス及びＩＤラインに接続され、良く知られた
やり方でパリティチェックを行なう。又、回路３００
は、バスアドレスライン上の情報を、レジスタ３０２か
ら送られてメモリ３９によって処理されるアドレススペ
ースの限界と比較し、この比較結果をアドレス合致ライ
ン３０１に供給する。バス２５を経て受け取ったアドレ
ス情報がメモリ３９によって処理されるアドレススペー
スの範囲内にある場合及びパリティエラーが生じない場
合には、回路３００に接続された確認信号発生器３０４
が、メモリ３９を行き先とする転送の送信サイクルの後
の第２サイクルの始めに３つ全部のＣＮＦラインをアサ
ートすることによってＡＣＫ確認信号を発生する。

本発明によれば、メモリは、コマンダノードからのイン
ターロック読み取りコマンドを受け取る手段を備えてい
る。好ましくは、メモリは、インターロック読み取りコ
マンドの開始に続く所定の時間にＡＣＫ確認信号をコマ
ンダノードへ送信する手段を含む。このような手段は、
コマンダメッセージに続く所定数のバスサイクルの後に
ＡＣＫ確認指示をプロセッサノードへ送信するための確
認手段を備えているのが更に好ましい。ここで実施され
るように、このような手段は、バスインターフェイス６
４と、入力待ち行列３０６と、回路３００と、アドレス
レジスタ回路３０２と、確認指示発生器３０４と、メモ
リ３９内のＣＮＦラインとを備えている。入力待ち行列
３０６は、バス２５を経て高い速度で受け取ったメッセ
ージを、メモリ３９の比較的速度の遅いロジックがこれ
に作用できるようになるまで記憶できるようにする。入
力待ち行列３０６は、バス２５上のメッセージに現れる
アドレス情報がアドレス一致信号３０１によって決定さ
れたメモリ３９のアドレススペースの範囲内に入るとき
に、バス２５からのメッセージを記憶できるようにされ
る。

本発明によれば、メモリは、入力待ち行列から記憶され
たメッセージを取り出すと共にそのメッセージからイン
ターロック読み取り及びアンロック書き込みコマンドを
発生するためのコマンドデコーダ手段を備えている。こ
こで実施するように、このような手段はデコーダ３０８
を備えている。入力待ち行列３０６の出力はデコーダ３
０８に送られ、該デコーダは、入力待ち行列３０６に記
憶されたメッセージからアドレス及びコマンド情報を取
り出す。デコーダ３０８は、種々のコマンドをデコード
するために多数の指示を供給しそして１組の並列な信号
ライン上にアドレス情報を供給するが、デコーダ３０６
のアドレス及びコマンド出力は、図示明瞭化のために束
ねられたライン３０９及び３１１として第８図に各々示
されている。

本発明によれば、メモリ３９は、情報を記憶するための
記憶手段を備えている。ここに実施するように、記憶手
段は、メモリアレイ３１２を含んでいる。良く知られて
いるように、情報は、アレイ３１２に送られた読み取り
及び書き込みコマンドによって指定できるアドレスで識
別されたメモリアレイ３１２内の複数の個別の位置に記
憶される。

本発明によれば、メモリ３９は、記憶手段に組み合わさ
れてアンロック状態とロック状態との間で作動できるロ
ック手段を備えており、このロック手段は、アンロック
状態にあるときには記憶手段にアクセスすることがで
き、そしてロック状態にあるときには記憶手段へのアク
セスが拒絶される。好ましくは、ロック手段にはロック
制御手段があって、これは、デコーダ手段からのインタ
ーロック読み取りコマンド及びアドレスデータに応答
し、インターロック読み取りアドレスがロック記憶レジ
スタに既に現われない場合にはロック記憶レジスタにイ
ンターロック読み取りアドレスデータを入力し、そして
ロック状態においてはロック記憶レジスタに記憶された
データに対応するメモリアレイのアドレス位置を記憶す
る。ロック制御手段は、デコーダ手段からのアンロック
書き込み制御及びアドレスデータに応答し、アンロック
状態においてロック記憶レジスタに記憶されたアンロッ
ク書き込みデータに対応するメモリアレイのアドレス位
置を入力し、そしてロック制御手段は、インターロック
読み取り制御データに応答し、インターロック読み取り
アドレスデータによって指定されたメモリアレイアドレ
ス位置の状態に対応するロック状態信号を発生する。ロ
ック制御信号は、応答メッセージがプロセッサノードに
よって首尾良く受け取られない場合にメモリアレイのア
ドレス位置をアンロック状態に復帰させる手段を備えて
いるのが好ましい。ここで実施するように、このような
手段は、ロック制御器３１０を備えている。

又、本発明では、プロセッサノードの１つからのインタ
ーロック読み取りコマンドに応答して、ロック手段の状
態を指示するロック状態指示を発生すると共にロック手
段をアンロック状態からロック状態へ切り換え、そして
更に、アンロック書き込みコマンドに応答して、変更さ
れた情報を指定の位置に記憶すると共にロック手段をロ
ック状態からアンロック状態に切り換えるためのコマン
ド手段も含まれている。ここに実施するように、コマン
ド手段は、ロック制御器３１０及びメモリアレイ３１２
を備えている。

アドレス及びコマンド情報はロック制御器３１０へ送ら
れ、該制御器は以下で詳細に述べるロック機構を有して
いる。デコーダ３０８からのアドレス及びコマンド情報
は、メモリアレイ３１２にも送られる。メモリアレイ３
１２は、読み取り及び書き込みコマンドに応答し、デコ
ーダ３０８から受け取ったアドレス情報により指定され
たアレイ３１２内の位置からデータを読み取ったりそこ
にデータを書き込んだりする。

本発明によれば、メモリ３９は、インターロック読み取
りコマンドの開始に続く指定の時間に、インターロック
読み取りコマンドを発生したプロセッサノードへ、ロッ
ク状態指示を含むロック状態メッセージを送信するため
の状態応答手段を備えている。応答発生器は、ロック手
段がアンロック状態にあるときに指定の位置の内容を含
む第１メッセージ形式と、ロック手段がロック状態にあ
るときに指定位置を利用できないことを示す第２メッセ
ージ形式とを発生する応答手段を備えているのが好まし
い。ここに実施するように、状態応答手段は、応答発生
器３１６及び出力待ち行列３１８を備えている。

制御器３１０からのロック状態信号３１４及びメモリア
レイ３１２からのメモリデータは応答発生器３１６に供
給され、この発生器は以下で詳細に述べる出力応答メッ
セージを発生する。発生器３１２からの応答メッセージ
は、メモリ３９が前記した仲裁プロセスによってバスへ
のアクセスを得るまで出力待ち行列３１８に記憶のため
に送られる。

応答発生器３１６は、メモリ３１２から受け取ったデー
タと、制御器３１０から受け取ったロック状態信号３１
４と、デコーダ３０８から受け取ったコマンド及びＩＤ
情報とを作成する。発生器３１６によって作成された応
答メッセージは、メモリ３９が要求されたデータを供給
できるかどうかによって２つの形式のいずれかである。
応答しているコマンドが非インターロック読み取りコマ
ンドである場合、又はコマンドがインターロック読み取
りコマンドであってロック状態信号３１４がアサートさ
れない場合には、応答発生器３１６は、メモリ３１２内
の指定の位置の要求された内容を含む第１形式のメッセ
ージを作成する。然し乍ら、コマンドがインターロック
読み取りコマンドでありそしてロック状態ライン３１４
がアサートされた場合には、応答発生器３１６は、“ロ
ック”コードを含む第２形式のメッセージをファンクシ
ョンライン上に発生し、インターロック読み取りコマン
ドの指定のアドレスがロック状態にありそして受け取っ
たインターロック読み取りコマンドに応答してメモリ３
９により送られた応答メッセージに要求データが与えら
れないことを指示する。

本発明によれば、メモリ３９は出力待ち行列手段を含
み、この手段は、応答発生器３１６からの応答メッセー
ジを記憶すると共に、プロセッサ３１による対応コマン
ドの開始に続く不定の時間にバス２５へのアクセスを得
た後にその記憶された応答メッセージをプロセッサノー
ド３１へ送信する。ここに実施例するように、この手段
は、出力待ち行列３１８を含む。発生器３１６が応答メ
ッセージをコンパイルすると、それが出力待ち行列３１
８へ送られる。出力待ち行列３１８は、メモリ３９がバ
ス２５へのアクセスを所望することをバスインターフェ
イス６４に知らせる。応答メッセージは、このようなア
クセスが得られる間で不安の時間中出力待ち行列３１８
に記憶される。

メモリ３９がバス２５へのアクセスを許可されると、出
力待ち行列３１８に含まれた応答メッセージがシステム
バス２５に出され、そのコマンドを最初に発生したコマ
ンダノードに送信する。メモリ３９がコマンダノードに
よって最初に送信されたコマンドの実行をいつ完了する
かは分からずそしてメモリ３９がいつバス２５をアクセ
スして要求されたデータ又はロック状態情報を与えるか
も分からないので、インターロック読み取りコマンドに
対応するロック状態情報は、元のインターロック読み取
りコマンドの開始に続く不定の時間にコマンダノードに
おいてバス２５のファンクションラインに現われる。

コマンダノードが成功裡なインターロック読み取りコマ
ンドの後にレスポンダノードによって発生された応答メ
ッセージを受け取り損なった場合には、コマンダノード
は確認指示を発生しない。レスポンダノードがその応答
メッセージからのＡＣＫ確認を受け取り損なったときに
は、そのインターロック読み取りコマンドによってセッ
トされたロックビットをクリアする。

本発明によれば、メモリ３９は、第１及び第２の形式の
応答メッセージを選択的に発生する手段を備えており、
第１形式のデータメッセージは、ロック手段がアンロッ
ク状態にあるときに記憶された情報を含みそして第２形
式のデータメッセージは、ロック手段がロック状態にあ
るときに情報が利用できないことを指示する。ここに実
施するように、このような手段は、ロック状態ライン３
１４、応答発生器３１６、デコーダ３０８及びロック制
御器３１０を含んでいる。

Ｅ．ロック制御器３１０の説明 第９図には、ロック制御器３１０が詳細に示されてい
る。本発明によれば、ロック手段は、インターロック読
み取りコマンドを阻止すべきメモリアレイ３９内のアド
レスに対応する選択されたアドレスを受け取るためのロ
ックタグ手段を備えている。ここに実施するように、ロ
ックタグ手段は、ロジック制御器３５２ｂ、３５２ｃ及
び３５２ｄを備えており、これは、ロジック制御器３５
ｏと共にロック制御器３１２を構成する。特定の用途に
基づいて、より多くの又は少数のロックタグを設けられ
ることを理解されたい。ロックタグ３５２ａ−ｄは、構
造及び動作が同じである。明瞭化のために、詳細な回路
はロックタグ３５２についてのみ示されている。

各ロックタグ３５２ａ−ｄは、システム２０のアドレス
スペース内の位置に対応する値を記憶するための記憶レ
ジスタ３５４を備えている。レジスタ３５４は、これに
記憶された値が現われる出力端子３５６を備えている。
レジスタ３５４は、イネーブル端子３５８と、アドレス
ライン３０９に接続された入力端子３６０とを備えてい
る。イネーブル端子３５８を作動すると、レジスタ３５
４はアドレスライン３０９に現われる信号をロードす
る。

レジスタの出力端子３５６は、比較器３６８の１つの入
力端子３６６に接続される。比較器３６６は、アドレス
ライン３０９に接続された別の入力端子３７０を有して
いる。比較器３６６の出力端子３７２は“一致”信号を
構成し、これは２入力アンドゲート３７４の一方の入力
端子に送られる。アンドゲート３７４の他方の入力端子
は、コマンドライン３１１のアンロック書き込みライン
３８０に接続される。アンドゲート３７４の出力端子は
ライン３８２のリセット端子に接続される。ラッチ３８
２の出力端子はＬＯＣＫ信号を構成し、これは２入力ア
ンドゲート３８６の一方の入力端子３８７に送られる。
アンドゲート３８６の他方の入力端子は比較器３６８の
一致信号出力に接続される。アンドゲート３８６の出力
は、アドレスラインに現われるアドレスがロックタグ３
５２ａによって“ロック”されることを指示する“ヒッ
ト”信号を構成する。

ロックタグ３５２ａの最後の部品は４入力アンドゲート
３８８である。アンドゲート３８８の一方の入力は、メ
モリノード３９によって現在処理されているコマンドが
インターロック読み取りコマンドであることを指示する
コマンドライン３１１のライン３９０に接続される。ア
ンドゲート３８８の第２入力はクロック信号３８９に接
続され、ロックタグ３５２ａの動作を適切にゲートする
と共に競合状態を防止する。アンドゲート３８８の第３
入力は、以下で述べるロジック制御器３５０の「割当」
端子に接続される。アンドゲート３８８の第４入力は、
反転ロック状態信号３１４に接続される。アンドゲート
３８８の出力端子は、レジスタ３５４のイネーブル入力
３５８と、ラッチ３８２のセット端子とに接続される。

ロジック制御器３５０は、アイドルロックタグを選択す
るための選択エンコーダとして働くロックタグ割当回路
３９２を備えている。割当回路３９２は、ロックタグ３
５２ａ−ｄからのロックビットの状態によりどのロック
タグが自由であるかを判断し、そして選択されたロック
タグの「割当」信号を高めることによってロック機能を
与えるように利用可能なロックタグの１つを指定する。
全てのロックタグが現在指定されている場合には、「全
てビジー」の出力信号が５入力オアゲート３９４の１つ
の入力に送られる。オアゲート３９４の他の入力は、ロ
ックタグ３５２ａ−ｄの各“ヒット”信号によって供給
される。

インターロック読み取りコマンドを処理するためのロッ
ク制御器３１０の動作について以下に説明する。アドレ
スライン３０９のアドレス値は、レジスタ３５４に記憶
されたアドレス値と常時比較される。レジスタ３５４に
記憶されたアドレス値がいずれもアドレスライン３０９
に現われるアドレス値に等しくない場合には、一致信号
がアサートされず、“ヒット”信号もアサートされな
い。又、回路３９２の“全てビジー”の信号がアサート
されていないとすると、オアゲート３９４の入力がアク
ティブにならず、ロック状態ライン３１４がセットされ
ない。次いで、メモリアレイ３１２（第３図）は、指定
位置の内容を応答発生器３１６に供給する。ロック状態
ライン３１４がアサートされないと、応答発生器３１６
は、“良好な読み取りデータ”コードが応答メッセージ
のビットにおいてセットされる第１形式の応答メッセー
ジを発生し、これは、最終的に、バス２５のファンクシ
ョンラインを経て、それらを要求したコマンダノードに
送信される。

ここでロック状態ライン３１４の反転値がアンドゲート
３８８に送られる。回路３９２は、ロックタグ３５２ａ
−ｄの割当信号の１つを供給する。インターロック読み
取りが処理されているので、インターロック読み取りラ
イン３９０がデコーダ３０８（第８図）によってセット
される。従って、クロック信号３８９が作用されたとき
には、ロックタグ３５２ａのアンドゲート３８８が作動
されて、レジスタ３５４をイネーブルする。アドレスラ
イン３０９に現われるアドレス値は、ロックタグ３５２
ａのレジスタ３５４に記憶される。又、アンドゲート３
８８が作動されると、ラッチ３８２がセットされ、これ
により、ロックタグ３５２ａの３８４のロックビットが
アサートされる。ここで、ロックタグ３５２のレジスタ
３５４に含まれた指定位置へのアクセスは、次のインタ
ーロックコマンドに対して拒絶される。

ロック位置に対する次のインターロック読み取りコマン
ドは、次のような動作を生じさせる。アドレスライン３
０９に現われるアドレス値は、ロックタグ３５２ａのレ
ジスタ３５４に記憶された値に等しい。従って、ロック
タグ３５２ａの端子３７２の一致信号がセットされる。
ロックタグ３５２ａに対する端子３８４のロックビット
は、手前のインターロック読み取り動作からセットされ
るので、アンドゲート３８６の両方の入力がここでアク
ティブとなり、ロックタグ３５２ａのビット信号をアサ
ートさせる。これは、次いで、オアゲート３９４を作動
させ、ロック状態ライン３１４を作動する。ロック状態
ライン３１４を作動すると、応答発生器３１６（第８
図）は、メッセージのファンクションビットに基づいて
ＬＯＣＫＥＤ応答ビットがセットされる第２形式の応答
メッセージを発生するようにされる。

ロックビットをクリアするためのアンロック書き込みコ
マンドの作用について説明する。既にロックされている
位置に対するアンロック書き込みコマンドは、アドレス
ライン３０９に現われる値がロックタグのレジスタ３５
４に記憶された値に等しくなるようにする。例えば、ロ
ックタグ３５２ａによってロックされた位置をアンロッ
クするためにアンロック書き込みコマンドが送られたも
のと仮定する。アドレス値がアドレスライン３０９に現
われると、比較器３６８の出力により一致信号がセット
される。アンロック書き込みライン３９１はこのとき高
レベルであるから、アンドゲート３７４が作動され、ラ
ッチ３８２が出力端子３８４のロックビット信号をリセ
ットする。アンドゲート３８６は不作動化され、ロック
タグ３５２ａのアクティブなヒット信号をオアゲート３
９４の入力端子から取り出す。アンロック書き込みコマ
ンドで送られるデータは、次いで、メモリ内の指定の位
置に書き込まれる。

プロセッサに送られたロック状態メッセージをインター
ロック読み取りコマンド後の不定の時間にシステムバス
を経てデータ転送として供給することにより、本発明で
は、転送の確認とロック状態送信の機能を分離すること
ができ、これにより、所定の時間に又は専用のロック状
態ラインを経てロック状態情報を送信しなければならな
い場合に必要とされた高い経費及び複雑さを伴うことな
く多数のロックビットを使用することができる。又、こ
れは、システムに接続されたノードからシステムバスと
は別のバス及びアダプタを経てロック状態情報を得られ
るようにする。

前記の説明全体にわたり、ロックされたメモリ又はアド
レススペースは「位置」によって指定するとされた。各
アドレス記憶レジスタはある範囲のアドレスを構成し、
単一のインターロック読み取りコマンド又はアンロック
書き込みコマンドにより単に１つの位置ではなくてある
範囲のアドレス位置を各々ロック及びアンロックするこ
とができる。

本発明の精神又は範囲から逸脱することなく本発明のイ
ンターフェイス回路又はインターフェイスにおいて種々
の変更や修正がなされ得ることが当業者に明らかであろ
う。本発明は、請求の範囲内に入るこのような変更や修
正及びそれらの等効物を網羅するものとする。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−107977（ＪＰ，Ａ) 特開 昭60−10384（ＪＰ，Ａ) 特開 昭59−180767（ＪＰ，Ａ) 特開 昭53−105139（ＪＰ，Ａ) 特開 昭50−81646（ＪＰ，Ａ) 特開 昭59−106021（ＪＰ，Ａ)

Claims (5)

【特許請求の範囲】
1. 【請求項１】保留バスと、 上記保留バスに結合した複数のコマンダノードと少なく
   とも一つのレスポンダノードとからなる装置であり、上
   記レスポンダノードが、 上記複数のコマンダノードの選択された一つからインタ
   ーロック読み取りコマンドメッセージを受け取る手段
   と、 指定の位置を含み、情報を記憶するための記憶手段と、 上記記憶手段に組み合わされ、アンロック状態とロック
   状態との間で作動して、アンロック状態にあるときには
   上記記憶手段へのアクセスを許すと共に、ロック状態に
   あるときは上記記憶手段へのアクセスを拒絶するための
   ロック手段と、 上記インターロック読み取りコマンドメッセージの送信
   に続いて所定の時間経過した時に、上記複数のコマンダ
   ノードの内の上記選択された一つに、上記インターロッ
   ク読み取りコマンドメッセージが首尾よく受け取られた
   ことを指示するコマンド確認を送信することにより、上
   記インターロック読み取りコマンドメッセージの受け取
   りを確認し、且つ上記インターロック読み取りコマンド
   メッセージを発生した上記複数のコマンダノードの内の
   上記選択された一つ以外のノードが上記保留バスにアク
   セスすることを許すための確認手段と、 上記インターロック読み取りコマンドメッセージに応答
   し、上記ロック手段の状態を示すロック状態信号を発生
   すると共に、上記ロック手段をアンロック状態からロッ
   ク状態へ切り換え、アンロック書き込みコマンドに応答
   して、上記指定の位置に変更された情報を記憶すると共
   に、上記ロック手段をロック状態からアンロック状態に
   切り換えるためのコマンド手段と、 上記インターロック読み取りコマンドメッセージの開始
   に続いて不定の時間経過した時に、上記インターロック
   読み取りコマンドメッセージを発生した上記複数のコマ
   ンダノードの上記選択された一つへ、上記ロック手段の
   状態に対応する応答メッセージを送信するための状態応
   答手段とを具備することを特徴とする装置。
2. 【請求項２】上記インターロック読み取りコマンドの開
   始に続いて所定の時間経過した時に、上記インターロッ
   ク読み取りコマンドメッセージの受け取りを指示するＡ
   ＣＫ確認を上記コマンダノードへ送信する手段を具備す
   る請求項１に記載の装置。
3. 【請求項３】上記状態応答手段は、第１及び第２形式の
   応答メッセージを選択的に発生する手段であって、上記
   応答メッセージの上記第１形式は上記ロック手段が上記
   アンロック状態にあるときの上記記憶された情報を含
   み、上記応答メッセージの第２形は上記ロック手段が上
   記ロック状態にあるときの上記情報を使用できないこと
   を示している手段を備える請求項１に記載の装置。
4. 【請求項４】インターロック読み取り及びアンロック書
   き込みコマンドメッセージの各々の送信に続いて所定数
   のバスサイクルが経過した時に、保留バスに結合された
   複数のコマンダノードの内の一つにコマンド確認を送信
   することにより、上記インターロック読み取り及びアン
   ロック書き込みコマンドメッセージの受信を確認するた
   めの確認手段と、 上記確認手段によって確認された上記インターロック読
   み取りコマンドメッセージ及びアンロック書き込みコマ
   ンドメッセージを上記複数のコマンダノードの上記一つ
   から受け取るための入力待ち行列手段と、 上記入力待ち行列手段内の上記インターロック読み取り
   及びアンロック書き込みコマンドメッセージからコマン
   ドを取り出し、そして上記コマンドからインターロック
   読み取り及びアンロック書き込みコマンド及びアドレス
   データを発生するためのコマンドデコーダ手段と、 各々対応するアドレス値を有する複数のアドレス位置を
   有し、指定の位置を含み、且つ上記デコーダ手段からの
   制御及びアドレスデータに応答して、情報を記憶及び検
   索するためのメモリアレイと、 上記メモリアレイにおけるアドレス位置に対応するメモ
   リアドレスを記憶するための記憶位置を有するロック記
   憶レジスタと、 上記デコーダ手段からの上記インターロック読み取りコ
   マンド及びアドレスデータに応答し、上記インターロッ
   ク読み取りアドレスが上記ロック記憶レジスタに現在記
   憶されていない場合に上記インターロック読み取りアド
   レスデータを上記ロック記憶レジスタに入れ、そして上
   記ロック記憶レジスタに記憶された上記インターロック
   読み取りアドレスデータに対応するメモリアレイアドレ
   ス位置をロック状態に入れるためのロック制御手段であ
   って、このロック制御手段は、上記デコータ手段からの
   アンロック書き込み制御及びアドレスデータに応答し
   て、上記ロック記憶レジスタに記憶された上記アンロッ
   ク書き込みデータに対応するメモリアレイアドレス位置
   をアンロック状態にし、更に、上記インターロック読み
   取り制御データに応答して、上記インターロック読み取
   りアドレスデータにより指定されたメモリアレイのアド
   レス位置の状態に応答するロック状態信号を発生するよ
   うなロック制御手段と、 上記ロック状態信号に応答し、上記指定のアドレスがア
   ンロック状態にある場合には上記入力待ち行列から受け
   取ったコマンドメッセージのアドレスデータにより指定
   されたメモリアドレスの内容を含む応答メッセージを発
   生すると共に、上記指定されたアドレスがロック状態に
   ある場合にはロック応答を含む応答メッセージを発生す
   るための発生手段と、 上記発生手段からの応答メッセージを記憶すると共に、
   上記保留バスへのアクセスを得た後、上記複数のコマン
   ダノードの上記一つであって、上記応答メッセージの対
   応するものの発生を引き起こしたコマンダノードによる
   コマンドメッセージの送信に続いて不定の時間経過した
   時に、上記複数のコマンダノードの上記一つに上記記憶
   された応答メッセージを送信するための出力待ち行列手
   段とを具備することを特徴とする装置。
5. 【請求項５】上記ロック制御手段は、上記応答メッセー
   ジが上記コマンダノードの上記一つによって首尾良く受
   け取られない場合に上記メモリアレイのアドレス位置を
   アンロック状態に復帰する手段を備えた請求項４に記載
   の装置。