JP2517914B2 - 履歴情報記憶装置 - Google Patents

履歴情報記憶装置

Info

Publication number
JP2517914B2
JP2517914B2 JP61172539A JP17253986A JP2517914B2 JP 2517914 B2 JP2517914 B2 JP 2517914B2 JP 61172539 A JP61172539 A JP 61172539A JP 17253986 A JP17253986 A JP 17253986A JP 2517914 B2 JP2517914 B2 JP 2517914B2
Authority
JP
Japan
Prior art keywords
clock
pulse
storage device
error
write pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61172539A
Other languages
English (en)
Other versions
JPS6327934A (ja
Inventor
明和 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61172539A priority Critical patent/JP2517914B2/ja
Publication of JPS6327934A publication Critical patent/JPS6327934A/ja
Application granted granted Critical
Publication of JP2517914B2 publication Critical patent/JP2517914B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は装置内の情報を履歴情報として記憶する履歴
情報記憶装置に関するものである。
〔従来の技術〕
データ処理装置に於いては、障害時の原因解析を容易
にするため、装置内の重要な情報(例えばレジスタの情
報)を、障害が発生するまで所定のタイミングで順次記
憶装置に記憶される履歴情報記憶装置を設けることが多
く行なわれている。
第2図は従来の履歴情報記憶装置の一例を示すブロッ
ク図であり、1はデータ処理装置内の履歴対象情報(例
えば、装置内の指定されたレジスタの情報)を記憶する
記憶装置、2は前記した履歴対象情報を格納する履歴情
報レジスタ、3は装置内のハードウェアエラーを検出す
るエラー検出器、4はクロック制御器、5はライトパル
ス制御器6及び装置各部(図示せず)にクロックパルス
を供給するクロック供給器、6は信号線50を介して加え
られるクロックパルスに従ってライトパルスを作成する
ライトパルス制御器、7はライトアドレスレジスタ、8
はライトパルス制御器6からライトパルスが出力される
毎にライトアドレスレジスタ7の値を+1する加算器、
INはインヒビットゲートである。尚、加算器8はライト
アドレスレジスタ7に格納されている値が記憶装置1の
最終アドレスと一致した場合は、ライトパルス制御器6
から次のライトパルスが出力されることによりライトア
ドレスレジスタ7に格納する値を記憶装置1の先頭アド
レスとするものである。
履歴情報レジスタ2は信号線10を介して加えられる履
歴対象情報を格納するものであり、履歴情報レジスタ2
に格納された履歴対象情報は信号線20を介して記憶装置
1に加えられる。記憶装置1は履歴情報レジスタ2から
の履歴対象情報を、ライトパルス制御器6から信号線6
0,インヒビットゲートINを介してライトパルスが加えら
れたタイミングに於いて、ライトアドレスレジスタ7が
指示するアドレスに記憶するものである。ここで、ライ
トパルス制御器6はクロック供給器5から信号線50を介
して加えられるクロックパルスに基づいてライトパルス
を作成するものであり、ライトアドレスレジスタ7は記
憶装置1の最終アドレスを指示すると先頭アドレスに戻
るものであるから、記憶装置1には常に過去一定期間の
履歴対象情報が記憶されることになる。
データ処理装置にハードウェアエラーがない場合は上
述した動作が行なわれ、記憶装置1に履歴対象情報が順
次記憶されるが、データ処理装置に障害が発生し、それ
がエラー検出器3で検出された場合は次のような動作が
行なわれる。
エラー検出器3は装置内のハードウェアエラーを検出
すると、信号線30に出力するエラー検出信号及び信号線
31に出力するクロック停止信号を同時に“1"とする。イ
ンヒビットゲートINはエラー検出信号が、“1"となるこ
とによりライトパルス制御器6からのライトパルスを禁
止し、クロック制御器4はクロック停止信号が“1"とな
ることによりクロック供給器5に信号線40を介してクロ
ックパルスの供給停止を指示し、クロック供給器5はク
ロックパルスの供給停止が指示されることにより装置各
部へのクロックパルスの供給を停止する。従って、エラ
ー検出器3でハードウェアエラーが検出されることによ
り、記憶装置1にはエラー検出器3でハードウェアエラ
ーが検出された時点から過去一定期間の履歴情報が記憶
されたままとなり、装置各部はその動作を停止すること
になる。そこで、記憶装置1の記憶内容をサービスプロ
セッサ(図示せず)等によって読出し、これを解析する
ことで障害発生時までのデータ処理装置の動きを把握す
ることができる。
〔発明が解決しようとする問題点〕
しかし、上述した従来例には記憶装置1に書込まれた
ハードウェアの動作状態を示す履歴対象情報と実際のハ
ードウェアの動作状態とが対応しないものとなってしま
う場合がある問題があった。即ち、エラー検出器3とク
ロック制御器4とを接続する信号線31は一般にかなり長
いものであるから、エラー検出器3がハードウェアエラ
ーを検出してクロック停止信号を“1"としても、クロッ
ク制御器4がこれを検出してクロック供給器5に対して
クロックパルスの供給停止を指示するまでに数クロック
分の時間がかかり、この間ハードウェアは動作してしま
う。これに対して、信号線30は信号線31に比較してかな
り短いものであるから、記憶装置1に対する履歴対象情
報の書込みはハードウェアが動作している間に停止して
しまう。従って、記憶装置1に書込まれたハードウェア
の状態を示す履歴対象情報と実際のハードウェアの状態
とが対応しないものとなってしまうため、障害解析を効
果的に行なうことができない問題があった。このような
問題は、クロックサイクルの短い計算機、つまり高速計
算機ほど顕著になる。
本発明は前述の如き問題点を解決したものであり、そ
の目的は記憶装置に書込まれた履歴対象情報とハードウ
ェアの実際の状態とを対応させることにより、障害解析
を効果的に行なえるようにすることにある。
〔問題点を解決するための手段〕
本発明は前述の如き問題点を解決するため、装置内に
クロックパルスを供給するクロック供給手段と、 該クロック供給手段からのクロックパルスに基づいて
ライトパルスを作成し、前記クロック供給手段からのク
ロックパルスの供給が停止することによりライトパルス
の作成を停止するライトパルス作成手段と、 前記クロックパルスの数クロック分の伝搬遅延時間が
必要となる程度に長い信号線を介して前記クロック供給
手段と接続され、前記装置のハードウェアエラーを検出
することにより、前記信号線を通じて前記クロック供給
手段にクロックパルスの供給停止を指示するエラー検出
手段と、 履歴対象情報を記憶する領域及び前記エラー検出手段
の検出結果を記憶するエラー検出結果記憶領域を有し、
前記ライトパルス作成手段からのライトパルスを受け
て、前記履歴対象情報と前記エラー検出手段の検出結果
とを対にして記憶するように構成された記憶手段とを設
けたものである。
〔作 用〕
装置のハードウェアエラーがエラー検出手段によって
検出されると、クロックパルスの数クロック分の伝搬遅
延時間が必要となる程度に長い信号線を通じて、エラー
検出手段からクロック供給手段に、クロックパルスの供
給停止が指示される。この指示に従ってクロック供給手
段はクロックパルスの供給を停止し、クロックパルスの
供給停止に伴ってライトパルス作成手段はライトパルス
の作成を停止するので、記憶手段には、ハードウェアの
動作が実際に停止した時点までの履歴対象情報とエラー
検出手段の検出結果とが対になって記憶される。
〔実施例〕
次に本発明の実施例について図面を参照して説明す
る。
第1図は本発明の実施例のブロック図であり、1′は
履歴対象情報を記憶する領域Aとエラー検出器3の検出
結果を記憶する領域Bとを有する記憶装置、9はレジス
タ、90は信号線である。尚、同図に於いて他の第2図と
同一符号は同一部分を表している。
レジスタ9は信号線30を介してエラー検出器3から加
えられるエラー検出信号を格納するものであり、レジス
タに格納されたエラー検出信号の状態を示す情報は信号
線90を介して記憶装置1′に加えられる。また、記憶装
置1′には信号線20を介して履歴情報レジスタ2に格納
されている履歴対象情報も加えられている。
記憶装置1′は履歴情報レジスタ2からの履歴対象情
報及びレジスタ9からのエラー検出信号の状態を示す情
報を、ライトパルス制御器6から信号線60を介してライ
トパルスが加えられたタイミングに於いて、ライトアド
レスレジスタ7が指示するアドレスに記憶する。従っ
て、記憶装置1′の同一アドレスには履歴情報レジスタ
2からの履歴対象情報とレジスタ9からのエラー検出信
号の状態を示す情報とが対になって記憶されることにな
る。
データ処理装置にハードウェアエラーがない場合は、
上述した動作が行なわれ、記憶装置1′に履歴対象情報
とエラー検出信号の状態を示す情報とが対になって順次
記憶されるが、データ処理装置にハードウェアエラーが
発生し、それがエラー検出器3で検出された場合は次の
ような動作が行なわれる。
エラー検出器3は装置内のハードウェアエラーを検出
すると信号線30に出力するエラー検出信号及びクロック
パルスの数クロック分の伝搬遅延時間が必要となる程度
に長い信号線31に出力するクロック停止信号を同時に
“1"とする。クロック制御器4はエラー検出器3からの
クロック停止信号が“1"となることによりクロック供給
器5に信号線40を介してクロックパルスの供給停止を指
示し、クロック供給器5はクロックパルスの供給停止が
指示されることにより装置各部及びライトパルス制御器
6へのクロックパルスの供給を停止する。これにより、
装置各部はその動作を停止し、ライトパルス制御器6は
ライトパルスの送出を停止する。即ち、記憶装置1には
装置各部の動作が停止するまでの履歴対象情報及びエラ
ー検出器3の検出結果が対になって記憶されることにな
る。従って、エラー検出器3とクロック制御器4とを接
続する信号線31の長さが長く、エラー検出器3が装置の
ハードウェアエラーを検出してからクロック供給器5が
クロックパルスの供給を停止するまでに時間がかかった
場合に於いても、記憶装置1に記憶される履歴対象情報
と装置の実際の状態とは常に対応するものとなる。
〔発明の効果〕
以上説明したように、本発明は、クロック供給手段か
らのクロックパルスの送出を停止させることによりライ
トパルスの送出を停止させるものであるから、ハードウ
ェアの動作が停止するまでの状態を履歴対象情報として
記憶装置に記憶しておくことができ、また、履歴対象情
報とエラー検出手段の検出結果とを対にして記憶装置に
記憶しておくものであるから、記憶手段に記憶された履
歴対象情報の内の何れが障害発生前のもので、何れが障
害発生後のものであるのかを明確に区別することができ
る。また、エラー検出手段とクロック供給手段とを、ク
ロックパルスの数クロック分の伝搬遅延時間が必要とな
る程度に長い信号線を介して接続し、エラー検出手段が
エラーを検出しても直ぐにはライトパルスの供給が停止
しないようにしたものであるので、遅延回路等の特別な
ハードウェアを設けなくとも、ハードウェアエラー検出
時の履歴対象情報を記憶手段に記憶させることができ
る。従って本発明によれば、障害発生時、その原因解析
を効果的に行なうことができる利点がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図及び、 第2図は従来例のブロック図である。 図に於いて、1,1′……記憶装置、2……履歴情報レジ
スタ、3……エラー検出器、4……クロック制御器、5
……クロック供給器、6……ライトパルス制御器、7…
…ライトアドレスレジスタ、8……加算器、9……レジ
スタ、IN……インヒビットゲート。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】装置内にクロックパルスを供給するクロッ
    ク供給手段と、 該クロック供給手段からのクロックパルスに基づいてラ
    イトパルスを作成し、前記クロック供給手段からのクロ
    ックパルスの供給が停止することによりライトパルスの
    作成を停止するライトパルス作成手段と、 前記クロックパルスの数クロック分の伝搬遅延時間が必
    要となる程度に長い信号線を介して前記クロック供給手
    段と接続され、前記装置のハードウェアエラーを検出す
    ることにより、前記信号線を通じて前記クロック供給手
    段にクロックパルスの供給停止を指示するエラー検出手
    段と、 履歴対象情報を記憶する領域及び前記エラー検出手段の
    検出結果を記憶するエラー検出結果記憶領域を有し、前
    記ライトパルス作成手段からのライトパルスを受けて、
    前記履歴対象情報と前記エラー検出手段の検出結果とを
    対にして記憶するように構成された記憶手段とを備えた
    ことを特徴とする履歴情報記憶装置。
JP61172539A 1986-07-22 1986-07-22 履歴情報記憶装置 Expired - Fee Related JP2517914B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61172539A JP2517914B2 (ja) 1986-07-22 1986-07-22 履歴情報記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61172539A JP2517914B2 (ja) 1986-07-22 1986-07-22 履歴情報記憶装置

Publications (2)

Publication Number Publication Date
JPS6327934A JPS6327934A (ja) 1988-02-05
JP2517914B2 true JP2517914B2 (ja) 1996-07-24

Family

ID=15943767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61172539A Expired - Fee Related JP2517914B2 (ja) 1986-07-22 1986-07-22 履歴情報記憶装置

Country Status (1)

Country Link
JP (1) JP2517914B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142457A (ja) * 1982-02-18 1983-08-24 Mitsubishi Electric Corp 状態情報格納記憶装置
JPS58186861A (ja) * 1982-04-27 1983-10-31 Fujitsu Ltd エラ−状態ログ方式
JPS58189748A (ja) * 1982-04-28 1983-11-05 Mitsubishi Electric Corp 状態情報記憶装置

Also Published As

Publication number Publication date
JPS6327934A (ja) 1988-02-05

Similar Documents

Publication Publication Date Title
KR830006745A (ko) 논리추적장치(論理追跡裝置)
US3892955A (en) Program controlled testing system
US4040031A (en) Computer instruction control apparatus and method
JP2517914B2 (ja) 履歴情報記憶装置
JPH0447340B2 (ja)
JPH0789328B2 (ja) データ処理装置
JPS5939783B2 (ja) 論理状態追跡装置
JP2569531B2 (ja) メモリ制御回路
JP3013517B2 (ja) ライトバッファエラーアドレス検出回路
JPH04120642A (ja) Ram故障検出方式
JPH0254582B2 (ja)
JPH0368039A (ja) プログラム通過アドレストレース装置
JPH11134217A (ja) 異常動作アドレス保存回路
SU1456996A1 (ru) Устройство дл контрол блоков пам ти
JPS56159747A (en) Program testing device
JPS62166449A (ja) 論理装置の履歴記憶装置
JPS61156348A (ja) 記憶装置
JPH0748192B2 (ja) 記憶装置
EP0516437A2 (en) Write error detecting hardware arrangement
JPS62290944A (ja) マイクロプログラム評価方式
JPH0573347A (ja) エミユレーシヨン装置
JPS6225344A (ja) デイジタル信号記録装置
JPH03105645A (ja) 二重化装置におけるメモリ書込み回路
JPH04133141A (ja) メモリ制御方法
JPH10293729A (ja) コンピュータのアクセス制御回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees