JPH04363729A - 計算機システム - Google Patents
計算機システムInfo
- Publication number
- JPH04363729A JPH04363729A JP3005776A JP577691A JPH04363729A JP H04363729 A JPH04363729 A JP H04363729A JP 3005776 A JP3005776 A JP 3005776A JP 577691 A JP577691 A JP 577691A JP H04363729 A JPH04363729 A JP H04363729A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- comparison
- hardware
- error
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000007257 malfunction Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
［発明の目的］
【０００２】
【産業上の利用分野】本発明は、計算機システムに係り
、特に故障検出機能を有する計算機システムに関する。
、特に故障検出機能を有する計算機システムに関する。
【０００３】
【従来の技術】従来から、低コストであって、かつ、電
気的な悪環境条件においてもエラーフリーな動作を要求
される計算機システムでは、２ つのＣＰＵを用意し、
一方をマスター、他方をスレーブとして全く同じ動作を
させ、２ つのＣＰＵの出力データを比較することで、
これらのＣＰＵの誤動作を検出するという方式が採用さ
れている。
気的な悪環境条件においてもエラーフリーな動作を要求
される計算機システムでは、２ つのＣＰＵを用意し、
一方をマスター、他方をスレーブとして全く同じ動作を
させ、２ つのＣＰＵの出力データを比較することで、
これらのＣＰＵの誤動作を検出するという方式が採用さ
れている。
【０００４】すなわち、２ つのＣＰＵのどちらかが故
障した場合、２ つのＣＰＵの出力データが異なるので
、これらの出力を常時比較監視することによって異常を
検出できる。この場合、２ つのＣＰＵのどちらが故障
したのかは判断できないので、フォールト・トレラント
なシステムを実現することはできないが、２ つのＣＰ
Ｕの出力が異なった場合、両方のＣＰＵを停止させるこ
とにより、低コストでエラーフリーなシステムを実現す
ることができる。
障した場合、２ つのＣＰＵの出力データが異なるので
、これらの出力を常時比較監視することによって異常を
検出できる。この場合、２ つのＣＰＵのどちらが故障
したのかは判断できないので、フォールト・トレラント
なシステムを実現することはできないが、２ つのＣＰ
Ｕの出力が異なった場合、両方のＣＰＵを停止させるこ
とにより、低コストでエラーフリーなシステムを実現す
ることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、電気的
な環境条件が悪いところでは、ＣＰＵが故障するよりは
、むしろ、電磁ノイズ等による一過性のハードウェアエ
ラーにより、ＣＰＵの比較エラーが発生することの方が
多い。そのため、上述した従来の計算機システムのよう
に、マスター／スレーブの比較エラーでＣＰＵを停止さ
せてしまうと、ＣＰＵが故障していなくても、システム
が停止してしまうという問題があった。また、上述した
問題を回避するために、ＣＰＵを停止させずに、リセッ
ト等のようなハードウェアトラップにより、マスター／
スレーブＣＰＵを認知の状態に戻すような方式が考えら
れる。このハードウェアトラップにより、システムにリ
トライ動作を実施させれば、一過性のソフトエラーによ
り、システムが停止するようなことはなくなる。しかし
ながら、このような構成とすると、本当にどちらかのＣ
ＰＵが故障した場合には、何度もハードウェアトラップ
が発生してしまうという問題が発生する。
な環境条件が悪いところでは、ＣＰＵが故障するよりは
、むしろ、電磁ノイズ等による一過性のハードウェアエ
ラーにより、ＣＰＵの比較エラーが発生することの方が
多い。そのため、上述した従来の計算機システムのよう
に、マスター／スレーブの比較エラーでＣＰＵを停止さ
せてしまうと、ＣＰＵが故障していなくても、システム
が停止してしまうという問題があった。また、上述した
問題を回避するために、ＣＰＵを停止させずに、リセッ
ト等のようなハードウェアトラップにより、マスター／
スレーブＣＰＵを認知の状態に戻すような方式が考えら
れる。このハードウェアトラップにより、システムにリ
トライ動作を実施させれば、一過性のソフトエラーによ
り、システムが停止するようなことはなくなる。しかし
ながら、このような構成とすると、本当にどちらかのＣ
ＰＵが故障した場合には、何度もハードウェアトラップ
が発生してしまうという問題が発生する。
【０００６】本発明は、かかる従来の事情に対処してな
されたもので、ＣＰＵにハードウェアの故障が発生した
場合は、ＣＰＵを停止させ、低コストでエラーフリーな
システムを実現することができるとともに、電磁ノイズ
等による一過性のハードウェアエラーにより、システム
が停止してしまうことを防止することのできる計算機シ
ステムを提供しようとするものである。
されたもので、ＣＰＵにハードウェアの故障が発生した
場合は、ＣＰＵを停止させ、低コストでエラーフリーな
システムを実現することができるとともに、電磁ノイズ
等による一過性のハードウェアエラーにより、システム
が停止してしまうことを防止することのできる計算機シ
ステムを提供しようとするものである。
【０００７】
［発明の構成］
【０００８】
【課題を解決するための手段】すなわち、本発明の計算
機システムは、マスタＣＰＵと、このマスタＣＰＵと同
じ動作を実施するスレーブＣＰＵと、前記マスタＣＰＵ
と前記スレーブＣＰＵの出力を比較して、これらの出力
が異なる場合を比較エラーとして検出する比較手段と、
前記比較エラー検出のタイミングを測定するタイマと、
前記比較エラーをカウントする計数手段と、前記タイマ
で測定される所定期間に、前記計数手段によって、所定
回数以上の比較エラーがカウントされた場合、前記マス
タＣＰＵおよびスレーブＣＰＵを停止させる手段とを具
備したことを特徴とする。
機システムは、マスタＣＰＵと、このマスタＣＰＵと同
じ動作を実施するスレーブＣＰＵと、前記マスタＣＰＵ
と前記スレーブＣＰＵの出力を比較して、これらの出力
が異なる場合を比較エラーとして検出する比較手段と、
前記比較エラー検出のタイミングを測定するタイマと、
前記比較エラーをカウントする計数手段と、前記タイマ
で測定される所定期間に、前記計数手段によって、所定
回数以上の比較エラーがカウントされた場合、前記マス
タＣＰＵおよびスレーブＣＰＵを停止させる手段とを具
備したことを特徴とする。
【０００９】
【作 用】上記構成の本発明の計算機システムでは、
比較手段によって検出されるマスタＣＰＵとスレーブＣ
ＰＵの比較エラーの要因を、発生タイミングによって、
ハードウェアの故障によるものか、一過性のハードウェ
アエラー（例えば電磁ノイズによる誤動作等）によるも
のか判断する。そして、ハードウェアの故障ならば、シ
ステムを停止させ、一過性のハードウェアエラーならば
、リトライ動作を実行させる。
比較手段によって検出されるマスタＣＰＵとスレーブＣ
ＰＵの比較エラーの要因を、発生タイミングによって、
ハードウェアの故障によるものか、一過性のハードウェ
アエラー（例えば電磁ノイズによる誤動作等）によるも
のか判断する。そして、ハードウェアの故障ならば、シ
ステムを停止させ、一過性のハードウェアエラーならば
、リトライ動作を実行させる。
【００１０】したがって、低コストでエラーフリーなシ
ステムを実現することができるとともに、電磁ノイズ等
による一過性のハードウェアエラーにより、システムが
停止してしまうことを防止することができる。
ステムを実現することができるとともに、電磁ノイズ等
による一過性のハードウェアエラーにより、システムが
停止してしまうことを防止することができる。
【００１１】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【００１２】図１は、本発明の一実施例の計算機システ
ムの構成を示すもので、図において１はマスタＣＰＵ、
２はスレーブＣＰＵ、３は比較器、４はタイマ、５はカ
ウンタ、６はゲート、７はシステムバスである。
ムの構成を示すもので、図において１はマスタＣＰＵ、
２はスレーブＣＰＵ、３は比較器、４はタイマ、５はカ
ウンタ、６はゲート、７はシステムバスである。
【００１３】システムバス７に接続されたマスターＣＰ
Ｕ１とスレーブＣＰＵ２は、同じ入力データｂで動作し
ており、マスターＣＰＵ１の出力データｃは、システム
バス７に出力されている。
Ｕ１とスレーブＣＰＵ２は、同じ入力データｂで動作し
ており、マスターＣＰＵ１の出力データｃは、システム
バス７に出力されている。
【００１４】また、マスターＣＰＵ１の出力データｃと
、スレーブＣＰＵ２の出力データｄは、比較器３に入力
され、比較される。そして、比較器３は、これらの出力
データｃと出力データｄが異なる場合は、ＣＰＵ比較エ
ラー信号（ハードウェアトラップ信号）ｅを発生し、ハ
ードウェアトラップを発生させる。なお、このエラーの
要因が、ハードウェアの故障でなく、一過性のノイズに
よる誤動作ならば、ハードウェアトラップにより、呼び
出されたリトライ処理が正常に動作し、システムの動作
が継続される。
、スレーブＣＰＵ２の出力データｄは、比較器３に入力
され、比較される。そして、比較器３は、これらの出力
データｃと出力データｄが異なる場合は、ＣＰＵ比較エ
ラー信号（ハードウェアトラップ信号）ｅを発生し、ハ
ードウェアトラップを発生させる。なお、このエラーの
要因が、ハードウェアの故障でなく、一過性のノイズに
よる誤動作ならば、ハードウェアトラップにより、呼び
出されたリトライ処理が正常に動作し、システムの動作
が継続される。
【００１５】また、これと同時に上記ＣＰＵ比較エラー
信号ｅは、ゲート６を通って、ＣＰＵ故障エラー信号ｇ
として、カウンタ５に入力されるが、ゲート６は、タイ
マ４のタイマ出力信号ｆによって、最初のＣＰＵ比較エ
ラー信号ｅが発生してから所定時間間隔のみ開かれる。 したがって、所定のインターバル以下で連続してＣＰＵ
比較エラー信号ｅが発生した場合のみ、ＣＰＵ比較エラ
ー信号ｅがカウンタ５に入力され、カウントされる。そ
して、このカウント数が設定値をオーバーした場合は、
ＣＰＵ停止信号ｈが出力され、マスターＣＰＵ１とスレ
ーブＣＰＵ２を停止させる。
信号ｅは、ゲート６を通って、ＣＰＵ故障エラー信号ｇ
として、カウンタ５に入力されるが、ゲート６は、タイ
マ４のタイマ出力信号ｆによって、最初のＣＰＵ比較エ
ラー信号ｅが発生してから所定時間間隔のみ開かれる。 したがって、所定のインターバル以下で連続してＣＰＵ
比較エラー信号ｅが発生した場合のみ、ＣＰＵ比較エラ
ー信号ｅがカウンタ５に入力され、カウントされる。そ
して、このカウント数が設定値をオーバーした場合は、
ＣＰＵ停止信号ｈが出力され、マスターＣＰＵ１とスレ
ーブＣＰＵ２を停止させる。
【００１６】このため、何らかのハードウェア故障が発
生し、ＣＰＵ比較エラーが、比較的短い周期で何度も発
生するような場合は、ＣＰＵ停止信号ｈにより、マスタ
ーＣＰＵ１とスレーブＣＰＵ２が停止する。
生し、ＣＰＵ比較エラーが、比較的短い周期で何度も発
生するような場合は、ＣＰＵ停止信号ｈにより、マスタ
ーＣＰＵ１とスレーブＣＰＵ２が停止する。
【００１７】なお、ここで、カウンタ５によって、ただ
単にＣＰＵ比較エラー信号ｅをカウントして、カウント
数が設定値をオーバーした場合にＣＰＵ停止信号ｈを出
力するようにすると、計算機システムが、長時間、連続
動作を要求されているような場合では、ハードウェアの
故障でなく、一過性のノイズによる誤動作でも、累積さ
れることにより、カウンタ５の設定値を越え、ＣＰＵ停
止信号ｈが発生する可能性がある。ところが、本実施例
では、ゲート６により、タイマー４の時間間隔以上の周
期で発生したＣＰＵ比較エラー信号ｅはカウンタ５には
入力されないので、一過性のノイズによる誤動作でカウ
ンタ数が累積されることがなく、リトライ動作によって
、システム動作を継続していくことができる。また、カ
ウンタ５のリセットは例えば計算機システムのＯＮ／Ｏ
ＦＦ時等に実施する。
単にＣＰＵ比較エラー信号ｅをカウントして、カウント
数が設定値をオーバーした場合にＣＰＵ停止信号ｈを出
力するようにすると、計算機システムが、長時間、連続
動作を要求されているような場合では、ハードウェアの
故障でなく、一過性のノイズによる誤動作でも、累積さ
れることにより、カウンタ５の設定値を越え、ＣＰＵ停
止信号ｈが発生する可能性がある。ところが、本実施例
では、ゲート６により、タイマー４の時間間隔以上の周
期で発生したＣＰＵ比較エラー信号ｅはカウンタ５には
入力されないので、一過性のノイズによる誤動作でカウ
ンタ数が累積されることがなく、リトライ動作によって
、システム動作を継続していくことができる。また、カ
ウンタ５のリセットは例えば計算機システムのＯＮ／Ｏ
ＦＦ時等に実施する。
【００１８】このように、本実施例の計算機システムで
は、ＣＰＵ比較エラーの発生タイミングによって、その
ＣＰＵ比較エラーの発生要因が、ハードウェアの故障か
、それとも、一過性のハードウェアエラー（例えば電磁
ノイズによる誤動作等）なのかを判別する。そして、ハ
ードウェアの故障ならばシステムを停止させ、一過性の
ハードウェアエラーならば、リトライ動作を続行する。 したがって、誤動作に耐性のあるエラーフリーなシステ
ムを比較的低コストで実現できる。
は、ＣＰＵ比較エラーの発生タイミングによって、その
ＣＰＵ比較エラーの発生要因が、ハードウェアの故障か
、それとも、一過性のハードウェアエラー（例えば電磁
ノイズによる誤動作等）なのかを判別する。そして、ハ
ードウェアの故障ならばシステムを停止させ、一過性の
ハードウェアエラーならば、リトライ動作を続行する。 したがって、誤動作に耐性のあるエラーフリーなシステ
ムを比較的低コストで実現できる。
【００１９】なお、上記実施例では、タイマ４およびゲ
ート６によって、カウンタ５の入力を制限し、一定タイ
ミング以下で発生するＣＰＵ比較エラーのみをカウント
して発生タイミングによるＣＰＵ比較エラーの発生要因
の判別を実施するよう構成したが、本発明はかかる実施
例に限定されるものではなく、例えば、ゲート６を設け
ずに、一定時間毎にカウンタ５をリセットする等、種々
の変形が可能である。
ート６によって、カウンタ５の入力を制限し、一定タイ
ミング以下で発生するＣＰＵ比較エラーのみをカウント
して発生タイミングによるＣＰＵ比較エラーの発生要因
の判別を実施するよう構成したが、本発明はかかる実施
例に限定されるものではなく、例えば、ゲート６を設け
ずに、一定時間毎にカウンタ５をリセットする等、種々
の変形が可能である。
【００２０】
【発明の効果】以上説明したように、本発明の計算機シ
ステムによれば、ＣＰＵにハードウェアの故障が発生し
た場合は、ＣＰＵを停止させ、低コストでエラーフリー
なシステムを実現することができるとともに、電磁ノイ
ズ等による一過性のハードウェアエラーにより、システ
ムが停止してしまうことを防止することができる。
ステムによれば、ＣＰＵにハードウェアの故障が発生し
た場合は、ＣＰＵを停止させ、低コストでエラーフリー
なシステムを実現することができるとともに、電磁ノイ
ズ等による一過性のハードウェアエラーにより、システ
ムが停止してしまうことを防止することができる。
【図１】本発明の一実施例の計算機システムの構成を示
す図である。
す図である。
１ マスターＣＰＵ
２ スレーブＣＰＵ
３ 比較器
４ タイマー
５ カウンタ
６ ゲート
７ システムバス
Claims (1)
- 【請求項１】 マスタＣＰＵと、このマスタＣＰＵと
同じ動作を実施するスレーブＣＰＵと、前記マスタＣＰ
Ｕと前記スレーブＣＰＵの出力を比較して、これらの出
力が異なる場合を比較エラーとして検出する比較手段と
、前記比較エラー検出のタイミングを測定するタイマと
、前記比較エラーをカウントする計数手段と、前記タイ
マで測定される所定期間に、前記計数手段によって、所
定回数以上の比較エラーがカウントされた場合、前記マ
スタＣＰＵおよびスレーブＣＰＵを停止させる手段とを
具備したことを特徴とする計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3005776A JPH04363729A (ja) | 1991-01-22 | 1991-01-22 | 計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3005776A JPH04363729A (ja) | 1991-01-22 | 1991-01-22 | 計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363729A true JPH04363729A (ja) | 1992-12-16 |
Family
ID=11620521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3005776A Withdrawn JPH04363729A (ja) | 1991-01-22 | 1991-01-22 | 計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04363729A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012111767A1 (de) | 2011-12-08 | 2013-06-13 | Denso Corporation | Elektronische Steuereinheit und elektrische Servolenkvorrichtung |
| JP2013258628A (ja) * | 2012-06-14 | 2013-12-26 | Denso Corp | 情報処理装置 |
-
1991
- 1991-01-22 JP JP3005776A patent/JPH04363729A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012111767A1 (de) | 2011-12-08 | 2013-06-13 | Denso Corporation | Elektronische Steuereinheit und elektrische Servolenkvorrichtung |
| JP2013120539A (ja) * | 2011-12-08 | 2013-06-17 | Denso Corp | 電子制御装置、および、これを用いた電動パワーステアリング装置 |
| JP2013258628A (ja) * | 2012-06-14 | 2013-12-26 | Denso Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060212753A1 (en) | Control method for information processing apparatus, information processing apparatus, control program for information processing system and redundant comprisal control apparatus | |
| JPH01258057A (ja) | 複数のプロセッサを同期する装置 | |
| WO2008119756A1 (en) | Delayed lock-step cpu compare | |
| JPH04363729A (ja) | 計算機システム | |
| US4852095A (en) | Error detection circuit | |
| US11531579B2 (en) | Semiconductor device and system using the same | |
| JP4432354B2 (ja) | ウオッチドッグタイマ回路の状態監視方式 | |
| JPH05207637A (ja) | ディジタルリレー | |
| US10671027B2 (en) | Electronic component monitoring method and apparatus | |
| JPH02234241A (ja) | リセット・リトライ回路 | |
| JPS6128146B2 (ja) | ||
| EP0473806A1 (en) | Apparatus and method for error detection and fault isolation | |
| JPS62113241A (ja) | 障害回復装置 | |
| JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
| JP3006330B2 (ja) | データ処理装置のクロック衝突検知回路 | |
| JPH0326696Y2 (ja) | ||
| JP2803620B2 (ja) | フォルトトレラント計算機における多数決処理回路 | |
| SU1140124A1 (ru) | Устройство дл контрол времени выполнени программы | |
| JPH04344941A (ja) | 高信頼性プロセッサ | |
| JPS5827538B2 (ja) | 相互監視方式 | |
| JPH01236331A (ja) | エラー検出方式 | |
| JPH04361330A (ja) | カウンタの診断装置 | |
| JPH0471037A (ja) | 電子計算機の二重化方式 | |
| JPH04192651A (ja) | 装置内監視装置 | |
| JPS6244664B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |