JPH05207637A - ディジタルリレー - Google Patents
ディジタルリレーInfo
- Publication number
- JPH05207637A JPH05207637A JP4032622A JP3262292A JPH05207637A JP H05207637 A JPH05207637 A JP H05207637A JP 4032622 A JP4032622 A JP 4032622A JP 3262292 A JP3262292 A JP 3262292A JP H05207637 A JPH05207637 A JP H05207637A
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- abnormality
- output
- side mpu
- digital relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＭＰＵの異常により最終的なトリップ誤出力
が発生するのを防ぎ、ディジタルリレーの信頼性向上を
図る。 【構成】 保護演算を行う複数のＭＰＵ１４′，２４′
を備えたディジタルリレーにおいて、各ＭＰＵ１４′，
２４′は相互監視手段１４Ｅ，２４Ｅを有する。この相
互監視手段１４Ｅ，２４Ｅは、送信側ＭＰＵから定周期
で送信されるクロックパルスが受信側ＭＰＵにて受信さ
れないことにより、送信側ＭＰＵの異常を検出し、また
は、送信側ＭＰＵから定周期で送信される返答要求信号
に対する受信側ＭＰＵからの応答信号が送信側ＭＰＵに
て受信されないことにより、受信側ＭＰＵの異常を検出
する。
が発生するのを防ぎ、ディジタルリレーの信頼性向上を
図る。 【構成】 保護演算を行う複数のＭＰＵ１４′，２４′
を備えたディジタルリレーにおいて、各ＭＰＵ１４′，
２４′は相互監視手段１４Ｅ，２４Ｅを有する。この相
互監視手段１４Ｅ，２４Ｅは、送信側ＭＰＵから定周期
で送信されるクロックパルスが受信側ＭＰＵにて受信さ
れないことにより、送信側ＭＰＵの異常を検出し、また
は、送信側ＭＰＵから定周期で送信される返答要求信号
に対する受信側ＭＰＵからの応答信号が送信側ＭＰＵに
て受信されないことにより、受信側ＭＰＵの異常を検出
する。
Description
【０００１】
【産業上の利用分野】本発明は、電力系統及び電力機器
を保護するディジタルリレーに関し、特に、保護演算を
行う複数の演算部（以下、ＭＰＵという）の相互監視手
段を備えたディジタルリレーに関する。
を保護するディジタルリレーに関し、特に、保護演算を
行う複数の演算部（以下、ＭＰＵという）の相互監視手
段を備えたディジタルリレーに関する。
【０００２】
【従来の技術】周知のようにディジタルリレーＲＹは、
図４に示すごとく、電力系統側の計器用変圧器ＰＴ及び
変流器ＣＴに接続されてレベル変換等を行う入力変成器
部１１、信号周波数以外の成分を除去するアナログフィ
ルタ等からなるアナログ回路部１２、サンプルホールド
回路、入力信号を選択するマルチプレクサ、Ａ／Ｄ変換
回路等からなるＡ／Ｄ変換部１３、種々の演算及び制御
を行うＣＰＵ及びメモリ等の周辺回路がプリント基板上
に実装されたＭＰＵ１４、インターフェイスとしてのデ
ィジタル出力部１５等から一つのリレーユニット１０が
構成されている。
図４に示すごとく、電力系統側の計器用変圧器ＰＴ及び
変流器ＣＴに接続されてレベル変換等を行う入力変成器
部１１、信号周波数以外の成分を除去するアナログフィ
ルタ等からなるアナログ回路部１２、サンプルホールド
回路、入力信号を選択するマルチプレクサ、Ａ／Ｄ変換
回路等からなるＡ／Ｄ変換部１３、種々の演算及び制御
を行うＣＰＵ及びメモリ等の周辺回路がプリント基板上
に実装されたＭＰＵ１４、インターフェイスとしてのデ
ィジタル出力部１５等から一つのリレーユニット１０が
構成されている。
【０００３】また、ＭＰＵ１４の異常に基づく誤動作に
よって最終的に遮断器に対するトリップ誤出力を生じな
いように、上記リレーユニット１０と同様に入力変成器
部２１、アナログ回路部２２、Ａ／Ｄ変換部２３、ＭＰ
Ｕ２４、ディジタル出力部２５等からなるリレーユニッ
ト２０がディジタルリレーＲＹ内に設けられており、論
理積手段３１を介して二つのリレーユニット１０，２０
からのトリップ出力の論理積をとる冗長二重化構成によ
り、装置の信頼性向上が図られている。
よって最終的に遮断器に対するトリップ誤出力を生じな
いように、上記リレーユニット１０と同様に入力変成器
部２１、アナログ回路部２２、Ａ／Ｄ変換部２３、ＭＰ
Ｕ２４、ディジタル出力部２５等からなるリレーユニッ
ト２０がディジタルリレーＲＹ内に設けられており、論
理積手段３１を介して二つのリレーユニット１０，２０
からのトリップ出力の論理積をとる冗長二重化構成によ
り、装置の信頼性向上が図られている。
【０００４】更に、各ユニット１０，２０内のＭＰＵ１
４，２４にはウォッチドッグタイマ、パリティチェッ
ク、バスエラー検出等の自己監視機能が備えられてい
る。これは、ＭＰＵ１４，２４が保護演算や制御等の装
置の主要機能を実現するものであってこれらに不良が発
生した場合には装置の機能を直ちに停止させる必要があ
るためであり、自己監視の結果、異常が検出された場合
には、論理和手段３２を介して装置異常出力を発生さ
せ、異常表示したりトリップ出力をロックする等の対策
が採られている。
４，２４にはウォッチドッグタイマ、パリティチェッ
ク、バスエラー検出等の自己監視機能が備えられてい
る。これは、ＭＰＵ１４，２４が保護演算や制御等の装
置の主要機能を実現するものであってこれらに不良が発
生した場合には装置の機能を直ちに停止させる必要があ
るためであり、自己監視の結果、異常が検出された場合
には、論理和手段３２を介して装置異常出力を発生さ
せ、異常表示したりトリップ出力をロックする等の対策
が採られている。
【０００５】図５は、従来のＭＰＵ１４，２４の内部構
成を示すブロック図であり、各ＭＰＵ１４，２４は、保
護演算を行うリレー演算手段１４Ａ，２４Ａと、前記入
力変成器部１１，２１、アナログ回路部１２，２２、Ａ
／Ｄ変換部１３，２３の入力部を監視するアナログ回路
部点検監視手段１４Ｂ，２４Ｂと、Ａ／Ｄ変換部１３，
２３の出力部、ディジタル出力部１５，２５、論理積手
段３１、論理和手段３２を監視するディジタル回路部点
検監視手段１４Ｃ，２４Ｃと、それぞれのＭＰＵ１４，
２４を自己監視するＭＰＵ自己監視手段１４Ｄ，２４Ｄ
とを備えている。
成を示すブロック図であり、各ＭＰＵ１４，２４は、保
護演算を行うリレー演算手段１４Ａ，２４Ａと、前記入
力変成器部１１，２１、アナログ回路部１２，２２、Ａ
／Ｄ変換部１３，２３の入力部を監視するアナログ回路
部点検監視手段１４Ｂ，２４Ｂと、Ａ／Ｄ変換部１３，
２３の出力部、ディジタル出力部１５，２５、論理積手
段３１、論理和手段３２を監視するディジタル回路部点
検監視手段１４Ｃ，２４Ｃと、それぞれのＭＰＵ１４，
２４を自己監視するＭＰＵ自己監視手段１４Ｄ，２４Ｄ
とを備えている。
【０００６】
【発明が解決しようとする課題】上記従来のディジタル
リレーＲＹでは、装置の保守や点検のために二重化され
たリレーユニット１０，２０のうちの一方の機能を一時
的に停止させた場合、他方のリレーユニット内のＭＰＵ
に異常が発生しているにも関わらず、自己監視機能が働
かずに装置異常出力が得られないことがあった。また、
このように一方のリレーユニットの機能停止時にもトリ
ップ出力をロックしない構成のリレーにおいては、他方
のリレーユニット内のＭＰＵ異常によりトリップ誤出力
を生じさせるおそれがあった。更に、装置の高性能化に
伴い、ＭＰＵを複数用いた並列処理により装置の機能を
実現するようにしたディジタルリレーが増えている現状
では、ＭＰＵを多数用いるほどＭＰＵ異常が発生する危
険性が高まっており、上述した不都合が生じる可能性は
極めて高くなっている。
リレーＲＹでは、装置の保守や点検のために二重化され
たリレーユニット１０，２０のうちの一方の機能を一時
的に停止させた場合、他方のリレーユニット内のＭＰＵ
に異常が発生しているにも関わらず、自己監視機能が働
かずに装置異常出力が得られないことがあった。また、
このように一方のリレーユニットの機能停止時にもトリ
ップ出力をロックしない構成のリレーにおいては、他方
のリレーユニット内のＭＰＵ異常によりトリップ誤出力
を生じさせるおそれがあった。更に、装置の高性能化に
伴い、ＭＰＵを複数用いた並列処理により装置の機能を
実現するようにしたディジタルリレーが増えている現状
では、ＭＰＵを多数用いるほどＭＰＵ異常が発生する危
険性が高まっており、上述した不都合が生じる可能性は
極めて高くなっている。
【０００７】本発明は上記種々の問題点を解決するため
になされたもので、その目的とするところは、複数のＭ
ＰＵにより相互監視を行うことにより、ＭＰＵ異常を高
精度に検出してＭＰＵの誤動作やトリップ誤出力を未然
に防止するようにしたディジタルリレーを提供すること
にある。
になされたもので、その目的とするところは、複数のＭ
ＰＵにより相互監視を行うことにより、ＭＰＵ異常を高
精度に検出してＭＰＵの誤動作やトリップ誤出力を未然
に防止するようにしたディジタルリレーを提供すること
にある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、保護演算を行う演算部を複数備えた
ディジタルリレーにおいて、送信側演算部から定周期で
送信されるクロックパルスが受信側演算部にて受信され
ないことにより送信側演算部の異常を検出する相互監視
手段を、各演算部に備えたものである。
め、第１の発明は、保護演算を行う演算部を複数備えた
ディジタルリレーにおいて、送信側演算部から定周期で
送信されるクロックパルスが受信側演算部にて受信され
ないことにより送信側演算部の異常を検出する相互監視
手段を、各演算部に備えたものである。
【０００９】第２の発明は、保護演算を行う演算部を複
数備えたディジタルリレーにおいて、送信側演算部から
定周期で送信される返答要求信号に対する受信側演算部
からの応答信号が送信側演算部にて受信されないことに
より受信側演算部の異常を検出する相互監視手段を、各
演算部に備えたものである。
数備えたディジタルリレーにおいて、送信側演算部から
定周期で送信される返答要求信号に対する受信側演算部
からの応答信号が送信側演算部にて受信されないことに
より受信側演算部の異常を検出する相互監視手段を、各
演算部に備えたものである。
【００１０】
【作用】第１の発明においては、複数の演算部の相互間
でクロックパルスを送受信してその受信の有無を監視す
ることにより、送信側演算部の正常、異常を検出するこ
とができ、異常時には装置異常出力によりトリップ出力
のロック等を行う。
でクロックパルスを送受信してその受信の有無を監視す
ることにより、送信側演算部の正常、異常を検出するこ
とができ、異常時には装置異常出力によりトリップ出力
のロック等を行う。
【００１１】第２の発明においては、複数の演算部の相
互間で返信要求信号及びこれに対する応答信号を送受信
して応答信号の有無を監視することにより、受信側演算
部の正常、異常を検出することができ、異常時には装置
異常出力によりトリップ出力のロック等を行う。
互間で返信要求信号及びこれに対する応答信号を送受信
して応答信号の有無を監視することにより、受信側演算
部の正常、異常を検出することができ、異常時には装置
異常出力によりトリップ出力のロック等を行う。
【００１２】
【実施例】以下、図に沿って各発明の実施例を説明す
る。図１は、第１及び第２の発明の主要部を示すブロッ
ク図であり、図５と同様にディジタルリレーの二重化さ
れたリレーユニット内のＭＰＵ１４′，２４′を示して
いる。なお、本発明にかかるディジタルリレーの全体的
な構成は図４とほぼ同様であるので、以下では必要に応
じて図４を引用することにする。図１において、各ＭＰ
Ｕ１４′，２４′は、前記同様にリレー演算手段１４
Ａ，２４Ａと、アナログ回路部点検監視手段１４Ｂ，２
４Ｂと、ディジタル回路部点検監視手段１４Ｃ，２４Ｃ
と、ＭＰＵ自己監視手段１４Ｄ，２４Ｄとをそれぞれ備
え、更に、これらに加えてＭＰＵ相互監視手段１４Ｅ，
２４Ｅを備えている。
る。図１は、第１及び第２の発明の主要部を示すブロッ
ク図であり、図５と同様にディジタルリレーの二重化さ
れたリレーユニット内のＭＰＵ１４′，２４′を示して
いる。なお、本発明にかかるディジタルリレーの全体的
な構成は図４とほぼ同様であるので、以下では必要に応
じて図４を引用することにする。図１において、各ＭＰ
Ｕ１４′，２４′は、前記同様にリレー演算手段１４
Ａ，２４Ａと、アナログ回路部点検監視手段１４Ｂ，２
４Ｂと、ディジタル回路部点検監視手段１４Ｃ，２４Ｃ
と、ＭＰＵ自己監視手段１４Ｄ，２４Ｄとをそれぞれ備
え、更に、これらに加えてＭＰＵ相互監視手段１４Ｅ，
２４Ｅを備えている。
【００１３】以下、第１の発明の一実施例において、Ｍ
ＰＵ相互監視手段１４Ｅ，２４Ｅにより実現される相互
監視機能を、図２を参照しつつ説明する。すなわち、こ
の実施例では、ＭＰＵ１４′，２４′の相互間で図２に
示すごとく定周期のクロックパルスを送受信する。仮り
に、ＭＰＵ１４′に異常が発生した場合、その実行プロ
グラムが停止してＭＰＵ２４′が受信するべきクロック
パルスが消失するので、ＭＰＵ２４′はＭＰＵ１４′の
異常を検出することができる。従って、ＭＰＵ２４′
は、図１の装置異常出力の一種としてＭＰＵ１４′異常
情報を図４のディジタル出力部２５を介し論理和手段３
２に出力する。そして、この論理和手段３２からの装置
異常出力により、異常発生の表示、外部出力、トリップ
出力のロック等を行う。
ＰＵ相互監視手段１４Ｅ，２４Ｅにより実現される相互
監視機能を、図２を参照しつつ説明する。すなわち、こ
の実施例では、ＭＰＵ１４′，２４′の相互間で図２に
示すごとく定周期のクロックパルスを送受信する。仮り
に、ＭＰＵ１４′に異常が発生した場合、その実行プロ
グラムが停止してＭＰＵ２４′が受信するべきクロック
パルスが消失するので、ＭＰＵ２４′はＭＰＵ１４′の
異常を検出することができる。従って、ＭＰＵ２４′
は、図１の装置異常出力の一種としてＭＰＵ１４′異常
情報を図４のディジタル出力部２５を介し論理和手段３
２に出力する。そして、この論理和手段３２からの装置
異常出力により、異常発生の表示、外部出力、トリップ
出力のロック等を行う。
【００１４】また、ＭＰＵ２４′の異常発生時には上記
と逆の動作により、ＭＰＵ１４′がこれを検出してＭＰ
Ｕ２４′異常情報を装置異常出力の一種として出力す
る。これにより、ＭＰＵ１４′または２４′の異常発生
を相互に監視、検出することができ、装置異常出力が確
実に得られると共に、この装置異常出力によりトリップ
出力をロックすることで最終的にトリップ誤出力が発生
する恐れを解消することができる。これらの作用効果
は、特にＭＰＵの異常により自己監視機能が停止したよ
うな場合に有益である。なお、各ＭＰＵ１４′，２４′
に設けられた自己監視手段１４Ｄ，２４Ｄは、一方のＭ
ＰＵのみが単独で動作する場合の自己監視用に必要なも
のである。
と逆の動作により、ＭＰＵ１４′がこれを検出してＭＰ
Ｕ２４′異常情報を装置異常出力の一種として出力す
る。これにより、ＭＰＵ１４′または２４′の異常発生
を相互に監視、検出することができ、装置異常出力が確
実に得られると共に、この装置異常出力によりトリップ
出力をロックすることで最終的にトリップ誤出力が発生
する恐れを解消することができる。これらの作用効果
は、特にＭＰＵの異常により自己監視機能が停止したよ
うな場合に有益である。なお、各ＭＰＵ１４′，２４′
に設けられた自己監視手段１４Ｄ，２４Ｄは、一方のＭ
ＰＵのみが単独で動作する場合の自己監視用に必要なも
のである。
【００１５】また、前記図１において、ＭＰＵ１４′，
２４′の相互間では、必要に応じて、リレー演算手段１
４Ａ，２４Ａによる演算結果や、アナログ回路部点検監
視手段１４Ｂ，２４Ｂ及びディジタル回路部点検監視手
段１４Ｃ，２４Ｃによる監視情報が相互に授受されるよ
うになっている。この構成は本発明に必要不可欠なもの
ではないが、これらの情報についても相互に授受して異
常を検出することにより、より高精度な相互監視を行な
うことができる。
２４′の相互間では、必要に応じて、リレー演算手段１
４Ａ，２４Ａによる演算結果や、アナログ回路部点検監
視手段１４Ｂ，２４Ｂ及びディジタル回路部点検監視手
段１４Ｃ，２４Ｃによる監視情報が相互に授受されるよ
うになっている。この構成は本発明に必要不可欠なもの
ではないが、これらの情報についても相互に授受して異
常を検出することにより、より高精度な相互監視を行な
うことができる。
【００１６】次に、第２の発明の一実施例において、Ｍ
ＰＵ相互監視手段１４Ｅ，２４Ｅにより実現される相互
監視機能を、図３を参照しつつ説明する。この実施例で
は、ＭＰＵ１４′，２４′の相互間で、図３に示すごと
く定周期の返答要求信号（ポーリング信号）を送信し、
これを受けたＭＰＵ２４′，１４′が応答信号（アンサ
ー信号）を相手側に返信する。仮りに、ＭＰＵ２４′に
異常が発生した場合、ＭＰＵ１４′から送られた返答要
求信号に対する応答信号が送られて来ないため、ＭＰＵ
１４′はＭＰＵ２４′の異常を検出することができる。
これにより、ＭＰＵ１４′は、図１の装置異常出力の一
種としてＭＰＵ２４′異常情報を図４のディジタル出力
部１５を介し論理和手段３２に出力し、前記同様に異常
表示や外部出力、トリップ出力のロック等を行う。
ＰＵ相互監視手段１４Ｅ，２４Ｅにより実現される相互
監視機能を、図３を参照しつつ説明する。この実施例で
は、ＭＰＵ１４′，２４′の相互間で、図３に示すごと
く定周期の返答要求信号（ポーリング信号）を送信し、
これを受けたＭＰＵ２４′，１４′が応答信号（アンサ
ー信号）を相手側に返信する。仮りに、ＭＰＵ２４′に
異常が発生した場合、ＭＰＵ１４′から送られた返答要
求信号に対する応答信号が送られて来ないため、ＭＰＵ
１４′はＭＰＵ２４′の異常を検出することができる。
これにより、ＭＰＵ１４′は、図１の装置異常出力の一
種としてＭＰＵ２４′異常情報を図４のディジタル出力
部１５を介し論理和手段３２に出力し、前記同様に異常
表示や外部出力、トリップ出力のロック等を行う。
【００１７】また、ＭＰＵ１４′の異常発生時には上記
と逆の動作により、ＭＰＵ２４′がこれを検出してＭＰ
Ｕ１４′異常情報を装置異常出力の一種として出力する
ものである。
と逆の動作により、ＭＰＵ２４′がこれを検出してＭＰ
Ｕ１４′異常情報を装置異常出力の一種として出力する
ものである。
【００１８】なお、上記各実施例では、ディジタルリレ
ーを２つのリレーユニットからなる二重化構成とした
が、信頼性を一層高めるために更に多重化し、３つ以上
のＭＰＵ間で相互監視を行ってもよい。更に、本発明に
おいては、ＭＰＵを複数使用することにより、単一のＭ
ＰＵを用いる場合に比べて装置全体としての異常発生率
が高くなるが、ＭＰＵの異常発生時に装置異常出力が得
られないという問題は複数のＭＰＵが同時に異常となら
ない限り発生しないので、異常時の最終的なトリップ誤
出力の可能性は著しく低減されることになる。
ーを２つのリレーユニットからなる二重化構成とした
が、信頼性を一層高めるために更に多重化し、３つ以上
のＭＰＵ間で相互監視を行ってもよい。更に、本発明に
おいては、ＭＰＵを複数使用することにより、単一のＭ
ＰＵを用いる場合に比べて装置全体としての異常発生率
が高くなるが、ＭＰＵの異常発生時に装置異常出力が得
られないという問題は複数のＭＰＵが同時に異常となら
ない限り発生しないので、異常時の最終的なトリップ誤
出力の可能性は著しく低減されることになる。
【００１９】
【発明の効果】以上のように第１の発明によれば、複数
のＭＰＵの相互間でクロックパルスを送受信してその受
信の有無を監視することにより、送信側ＭＰＵの正常、
異常を検出し、また、第２の発明によれば、複数のＭＰ
Ｕの相互間で返信要求信号及びこれに対する応答信号を
送受信して応答信号の有無を監視することにより、受信
側ＭＰＵの正常、異常を検出することができる。このた
め、複数のＭＰＵ相互間で各ＭＰＵの異常を高精度に検
出することができ、ＭＰＵの誤動作やトリップ誤出力を
未然に防止して信頼性の高いディジタルリレーを実現す
ることが可能になる。
のＭＰＵの相互間でクロックパルスを送受信してその受
信の有無を監視することにより、送信側ＭＰＵの正常、
異常を検出し、また、第２の発明によれば、複数のＭＰ
Ｕの相互間で返信要求信号及びこれに対する応答信号を
送受信して応答信号の有無を監視することにより、受信
側ＭＰＵの正常、異常を検出することができる。このた
め、複数のＭＰＵ相互間で各ＭＰＵの異常を高精度に検
出することができ、ＭＰＵの誤動作やトリップ誤出力を
未然に防止して信頼性の高いディジタルリレーを実現す
ることが可能になる。
【図１】第１及び第２の発明の一実施例の主要部を示す
ブロック図である。
ブロック図である。
【図２】第１の発明の一実施例におけるＭＰＵ相互監視
機能の説明図である。
機能の説明図である。
【図３】第２の発明の一実施例におけるＭＰＵ相互監視
機能の説明図である。
機能の説明図である。
【図４】従来の技術を示すブロック図である。
【図５】従来の技術の主要部を示すブロック図である。
１０，２０ リレーユニット １１ 入力変成器部 １２ アナログ回路部 １３ Ａ／Ｄ変換部 １４′，２４′ ＭＰＵ（演算部） １４Ａ，２４Ａ リレー演算手段 １４Ｂ，２４Ｂ アナログ回路部点検監視手段 １４Ｃ，２４Ｃ ディジタル回路部点検監視手段 １４Ｄ，２４Ｄ ＭＰＵ自己監視手段 １４Ｅ，２４Ｅ ＭＰＵ相互監視手段 １５，２５ ディジタル出力部 ３１ 論理積手段 ３２ 論理和手段 ＲＹ ディジタルリレー
Claims (2)
- 【請求項１】 保護演算を行う演算部を複数備えたディ
ジタルリレーにおいて、 送信側演算部から定周期で送信されるクロックパルスが
受信側演算部にて受信されないことにより送信側演算部
の異常を検出する相互監視手段を、各演算部に備えたこ
とを特徴とするディジタルリレー。 - 【請求項２】 保護演算を行う演算部を複数備えたディ
ジタルリレーにおいて、 送信側演算部から定周期で送信される返答要求信号に対
する受信側演算部からの応答信号が送信側演算部にて受
信されないことにより受信側演算部の異常を検出する相
互監視手段を、各演算部に備えたことを特徴とするディ
ジタルリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032622A JPH05207637A (ja) | 1992-01-23 | 1992-01-23 | ディジタルリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032622A JPH05207637A (ja) | 1992-01-23 | 1992-01-23 | ディジタルリレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05207637A true JPH05207637A (ja) | 1993-08-13 |
Family
ID=12363955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032622A Pending JPH05207637A (ja) | 1992-01-23 | 1992-01-23 | ディジタルリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05207637A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39101E1 (en) * | 1998-03-03 | 2006-05-23 | Mazda Motor Corporation | Seat device of a vehicle |
| JP2008211891A (ja) * | 2007-02-26 | 2008-09-11 | Hitachi Ltd | ディジタル保護リレー |
| JP2009081899A (ja) * | 2007-09-25 | 2009-04-16 | Panasonic Electric Works Co Ltd | 電子式遮断器 |
| JP2011151972A (ja) * | 2010-01-22 | 2011-08-04 | Mitsubishi Electric Corp | 保護継電器 |
| FR2968855A1 (fr) * | 2010-12-14 | 2012-06-15 | Schneider Electric Ind Sas | Procede et dispositif de surveillance d'un dispositif equipe d'un microprocesseur |
| JP5945064B2 (ja) * | 2013-03-14 | 2016-07-05 | オートモーティブエナジーサプライ株式会社 | 異常診断装置 |
| KR20220020932A (ko) | 2019-07-18 | 2022-02-21 | 가부시끼가이샤 도시바 | 보호 계전 장치 |
-
1992
- 1992-01-23 JP JP4032622A patent/JPH05207637A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39101E1 (en) * | 1998-03-03 | 2006-05-23 | Mazda Motor Corporation | Seat device of a vehicle |
| JP2008211891A (ja) * | 2007-02-26 | 2008-09-11 | Hitachi Ltd | ディジタル保護リレー |
| JP2009081899A (ja) * | 2007-09-25 | 2009-04-16 | Panasonic Electric Works Co Ltd | 電子式遮断器 |
| JP2011151972A (ja) * | 2010-01-22 | 2011-08-04 | Mitsubishi Electric Corp | 保護継電器 |
| FR2968855A1 (fr) * | 2010-12-14 | 2012-06-15 | Schneider Electric Ind Sas | Procede et dispositif de surveillance d'un dispositif equipe d'un microprocesseur |
| EP2466712A1 (fr) * | 2010-12-14 | 2012-06-20 | Schneider Electric Industries SAS | Procédé et dispositif de surveillance d'un dispositif équipé d'un microprocesseur |
| US9343894B2 (en) | 2010-12-14 | 2016-05-17 | Schneider Electric Industries Sas | Method and device for monitoring a device equipped with a microprocessor |
| JP5945064B2 (ja) * | 2013-03-14 | 2016-07-05 | オートモーティブエナジーサプライ株式会社 | 異常診断装置 |
| JPWO2014141415A1 (ja) * | 2013-03-14 | 2017-02-16 | オートモーティブエナジーサプライ株式会社 | 異常診断装置 |
| KR20220020932A (ko) | 2019-07-18 | 2022-02-21 | 가부시끼가이샤 도시바 | 보호 계전 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293450A (ja) | 障害装置特定システム | |
| JPH05207637A (ja) | ディジタルリレー | |
| JP4432354B2 (ja) | ウオッチドッグタイマ回路の状態監視方式 | |
| JP3368459B2 (ja) | 警報収集システム | |
| JP2986267B2 (ja) | デジタルリレー装置 | |
| KR930010950B1 (ko) | 에러위치 및 상태 확인장치 | |
| JP3392938B2 (ja) | ２重系装置 | |
| JP2677200B2 (ja) | 正常系即時選択回路 | |
| JPH0127645B2 (ja) | ||
| JPH1115698A (ja) | 障害通知方法および障害通知機構 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPH0159813B2 (ja) | ||
| KR930007474B1 (ko) | 전전자 교환기의 d-버스 장애 노드 어드레스 감지회로 | |
| KR100352848B1 (ko) | 전송시스템에서 멀티프레임 지시 바이트의 오류 진단장치 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPH01279301A (ja) | 計算機分散システム | |
| JPH02281368A (ja) | 制御装置の故障検出機構 | |
| JPS5945304B2 (ja) | 二線式通信装置における回線障害検出方式 | |
| JP3962956B2 (ja) | 情報処理装置および情報処理方法 | |
| JP3962956B6 (ja) | 情報処理装置および情報処理方法 | |
| JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
| JP2531372B2 (ja) | 故障検出回路 | |
| JPH08263102A (ja) | Ｃｐｕの異常監視装置 | |
| JPH0237433A (ja) | 多重プロセッサシステムの監視方法 | |
| JPH1160102A (ja) | エレベータ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000509 |