JPH0237433A - 多重プロセッサシステムの監視方法 - Google Patents

多重プロセッサシステムの監視方法

Info

Publication number
JPH0237433A
JPH0237433A JP63187733A JP18773388A JPH0237433A JP H0237433 A JPH0237433 A JP H0237433A JP 63187733 A JP63187733 A JP 63187733A JP 18773388 A JP18773388 A JP 18773388A JP H0237433 A JPH0237433 A JP H0237433A
Authority
JP
Japan
Prior art keywords
processor
control circuit
monitoring
mode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63187733A
Other languages
English (en)
Inventor
Eiichi Seto
栄一 瀬戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP63187733A priority Critical patent/JPH0237433A/ja
Publication of JPH0237433A publication Critical patent/JPH0237433A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、多重プロセッサシステムにおけるプロセッサ
の異常監視方法に関するしのである。
B9発明の概要 本発明は、動作モードにあるプロセッサと監視モードに
あるプロセッサとを並設し、動作モードプロセッサ異常
時に制御回路を介して監視モードプロセッサを動作モー
ドに切換えるものにおいて、制御回路に監視部を接続し
、この監視部より所定゛時間にて疑似異常信号を出力し
て監視モードのプロセッサなどの異常の有無を早期に発
見するようにしたものである。
C1従来の技術 プロセッサチップを用いたコンビュータノステムにおい
ては、そのシステムの信頼性を向上させるために、プロ
セッサを複数用いて多重化構成とする場合がある。
第2図は多重プロセッサシステムの構成図を示したもの
で、制御回路1とバス2間に複数のプロセッサ3(3−
13−2,−3−n)が接続されて構成される。同図の
ように3個以上のプロセッサを使った構成では、動作モ
ードにあるプロセッサに異常が発生したとき、その処理
を中断させることなしに別の正常なプロセッサに処理を
切換えることが可能となる。
一般に多重プロセッサシステムにおいては、1個のプロ
セッサが動作モードとなり(第2図では、3−1のプロ
セッサ)、他のN−1個(3−2〜3−n)のプロセッ
サが監視モードとなって多重系が構成され、その切換処
理は、動作モードプロセッサ3−1の動きを監視してい
るN−1個の監視モードプロセッサの過半数が動作異常
を検出したことにより切換条件成立となって実行される
すなわち、監視モードにある各プロセッサ32〜3−n
は、システムの定められたタイミングにおいて動作モー
ドのプロセッサ3−1からバス2に出力された信号を導
入して逐時比較し、1本でも合致しない信号があった場
合には異常検出信号を制御回路lに対してアサートする
。これは監視モードプロセッサも、バス2はドライブし
ないものの内部では動作モードプロセッサと同様の演算
処理を並行して実行しているために可能となり、異常と
判断されたプロセッサは切離され、監視モードにある他
のプロセッサを動作モードとすべく切換えた後リトライ
され、システム的には全く中断しない処理が続行できる
D1発明が解決しようとする課題 多重化方式においては、システムをよりフ十ルトトレラ
ント(耐障害性)なしのに近付けることは可能であるが
、異常発生時に切換処理を行う制御回路1および次に動
作モードになろうとするプロセッサが、動作モードとし
ての機能が正常に働くかとうかは、実際に異常が発生し
なければ確認できない問題点を有している。すなわち、
動作モードプロセッサが正常な動作中に監視モードプロ
セッサの異常、あるいは制御回路の異常検出ができなけ
れば、真のフォルトトレラントなシステムとは云い錐た
い。
そこで本発明が目的とするところは、監視モードのプロ
セッサや制御回路の異常を事前に検出できるこの種監視
方法を提供せんとするものである。
E 課題を解決するための手段 本発明は、制御回路とバス間に動作モードとなっている
プロセッサと、このプロセッサを監視するためのプロセ
ッサとを並設した乙のにおいて、所定時間毎に制御回路
に対して疑似異常信号を出力するfこめの監視部を設け
たものである。
F1作用 制御回路は、所定時間毎に入力される監視部よりの疑似
異常信号に基づいて、監視モードのプロセッサに対して
動作モードとすべく切換処理を行う。監視部は疑似異常
信号を出力したにもかかわらず切換処理が行われなかっ
た場合には監視モードプロセッサもしくは制御回路の異
常として故障表示する。
G、実施例 第1図は本発明の一実施例を示したもので、第2図と同
符号のものは同一部分、もしくは相当する部分を示す。
すなわち本発明は、制御回路1に監視部4を接続したも
のである。この監視部4は、疑似異常信号を定期的に発
生する信号発生部と、制御回路1より人力される各プロ
セッサのステータスを受信し、異常の有無を判断する判
断部および、異常時には故障表示する警報部などの機能
を有している。
次に動作を説明する。
+i数のプロセッサのうち、3−1が動作モードにあり
、他のプロセッサ3−2〜3−nが監視モードとなって
いるとする。監視部4は所定時間になると自動的に疑似
信号を制御回路1に出力する。
この信号は制御lにおいて、各監視モードのプロセッサ
3−2〜3− nよりの異常検出信号の多数信号と等画
信号となる。このため制御回路Iは現在の動作モードプ
ロセッサ3−1が異常状態とみなして、この動作モード
を監視をモード1中の他のプロセッサ、例えば3−2に
切換える。以下同様に、監視部4より疑似異常信号を定
期的に出力し、常時監視処理を繰返すことによって動作
モードプロセッザは3−2.3−3・・と順次交替して
行う。各プロセッサが切換えられたか否かの状態信号は
、制御回路1より監視部4に伝えられ、監視部l内の制
御部においてチエツクされて正常に動作したか否かが判
断される。このとき、疑似異常信号が出力されたにもか
かわらず、切換え状態信号が入力されなければ、当該指
定プロセッサの異常か、制御回路1に異常が発生したこ
ととして警報部において異常表示される。
1(、発明の効果 以上のように本発明は、プロセッサ多重系のモード切換
制御を行う制御回路に監視部を設け、この監視部より定
期的に自動点検信号を発生し、その信号に対応した所定
の動作が行われたか否かをチエツクするようにしたもの
であるから、制御回路や監視モード中のプロセッサの事
前の機能チエツタが可能となる。しかも、この監視処理
は、コンピュータシステムの一般処理を停止することな
く可能であるため、システム全体の信頼度か飛躍的に向
上し、より一層の)4−ルトトレラントならのとするこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す構成図、第2図は従来
の多重プロセッサシステムの構成図である。 1・・・制御回路、2・・・バス、3−1〜3−n・・
・プロセッサ、4・・監視部。

Claims (1)

    【特許請求の範囲】
  1. (1)動作モードにあるプロセッサと、この動作モード
    プロセッサを監視するためのプロセッサを制御回路とバ
    ス間に並設し、動作モードプロセッサ異常時に制御回路
    を介して監視モードプロセッサを動作モードに切換える
    ようにしたものにおいて、前記制御回路に監視部を接続
    し、この監視部より所定時間毎にて疑似異常信号を制御
    回路に出力し、この疑似異常信号に基づいて前記プロセ
    ッサを切換えて異常の有無を検出するようにしたことを
    特徴とする多重プロセッサシステムの監視方法。
JP63187733A 1988-07-27 1988-07-27 多重プロセッサシステムの監視方法 Pending JPH0237433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63187733A JPH0237433A (ja) 1988-07-27 1988-07-27 多重プロセッサシステムの監視方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63187733A JPH0237433A (ja) 1988-07-27 1988-07-27 多重プロセッサシステムの監視方法

Publications (1)

Publication Number Publication Date
JPH0237433A true JPH0237433A (ja) 1990-02-07

Family

ID=16211236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63187733A Pending JPH0237433A (ja) 1988-07-27 1988-07-27 多重プロセッサシステムの監視方法

Country Status (1)

Country Link
JP (1) JPH0237433A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290079A (ja) * 1993-03-30 1994-10-18 Hitachi Ltd 情報処理システム
JP2013025570A (ja) * 2011-07-21 2013-02-04 Denso Corp 電子制御ユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290079A (ja) * 1993-03-30 1994-10-18 Hitachi Ltd 情報処理システム
JP2013025570A (ja) * 2011-07-21 2013-02-04 Denso Corp 電子制御ユニット

Similar Documents

Publication Publication Date Title
JPH07334382A (ja) マルチコントローラシステム
KR100279204B1 (ko) 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치
JPH0237433A (ja) 多重プロセッサシステムの監視方法
JPH05207637A (ja) ディジタルリレー
JPH03109648A (ja) 医用画像処理装置
JP2557990B2 (ja) 二重系切換装置
JPS63268042A (ja) マイクロコンピユ−タの相互監視方式
JPS61112534A (ja) 電源制御方式
JPS6290068A (ja) 予備系監視方式
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPWO2008072350A1 (ja) 二重化タイマを用いたシステム監視装置、および監視方法
JP2677200B2 (ja) 正常系即時選択回路
JP2002108638A (ja) マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム
JPH0588926A (ja) 監視制御系の自動切替回路
JPH05233578A (ja) 障害装置の縮退方式
JP2531372B2 (ja) 故障検出回路
JP2004334548A (ja) 分散型監視制御システムの故障監視システム
JP2508231B2 (ja) 信号処理装置
JPS61169036A (ja) システム監視装置
JPS63181001A (ja) 故障診断装置
JPH01279301A (ja) 計算機分散システム
JPH02278457A (ja) デジタル情報処理装置
JPS58114145A (ja) 主マイクロプロセツサ障害監視方式
JPS62204346A (ja) 2重系切換システム
JPS62190536A (ja) 冗長構成制御方式