JPH03106154A - バイト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイト回路を内臓しモジュール単位までの自己
診断ができる装置におけるバイト回路に関する． 〔従来の技術〕 従来の回路は、第２図に示すように期待しているデータ
を予め格納している基準データ１と伝送信号ライン５よ
り取り出したデータを比較器２により比較し判定する回
路となっていた．〔発明が解決しようとする課題〕 従来のバイト回路について第５図を用いて説明する． 第５図は３つのモジュールが各々の入力データをデータ
処理部１０で処理した後，その出力データを次段のモジ
ュールへ送出すると共に自モジュール内のバイト回路に
より正しい処理が行われているかを自己診断する回路の
例である．もしモジュールＡのデータ処理部１０に障害
があった場合伝送信号ライン５ａを通るデータにエラー
が発生し、モジュールＡのバイト回路でその障害を検出
するがそのエラーデータはモジュールＢ以降へ送出され
るためモジュールＢ及びＣバイト回路でも障害を検出す
る．その後モジュールＡ，Ｂ及びＣのバイト回路の出力
をプライオリティ回路等を通してモジュールＡの障害を
認識しオペレータ等に知らせる．従って従来回路では２
つ以上のデータ処理部１０に障害があった場合、最初の
段のモジュール障害しか検出できないという問題があっ
た．例えばモジュールＡとＣのデータ処理部１０に同時
に障害があった場合、モジュールＡの障害しか見つける
ことができずモジュールＡのデータ処理部１０の障害修
復後、再度確認した時点でモジュールＣの障害が検出さ
れるためトラブルシュート等の効率が非常に悪い。

本発明は同時に２つ以上の障害をもったモジュールがあ
る場合でも一度に全ての障害を検出できるバイト回路を
提供することを目的とする．〔課題を解決するための手
段〕 本発明の原理ブロック図を第１図に示す。

本発明は上記目的を達成するため比較器２で基準データ
１と伝送信号ライン５上のデータを比較した結果、障害
を検出した場合に制御回路４でゲート３を切り替えて基
準データｌを伝送信号ライン６へ流すことにより次段の
モジュールへ障害検出の有無にかかわらず正しいデータ
を送出するようにしたものである． 〔作用〕 第ｌ図において基準データ１は伝送信号ライン５を流れ
てくるデータに同期してデータを出力する．比較器２で
はこれらのデータを各ビット毎に比較しその判定結果を
制御回路４へ送る。その判定結果が“良”なら，制御回
路４はゲート３に対して伝送信号ライン５側のデータを
選択するように信号を出し伝送信号出力ライン６と接続
する．この動作により伝送信号出力ライン６には伝送信
号ライン５側のデータが出力される。又，比較器２の判
定結果が″゛否″なら、制御回路４はゲート３に対して
基準データ１側のデータを選択するように信号を出す。

この動作により基準データ１側のデータが伝送信号出力
ライン６に出力される。

それによって第４図に示すようにもしモジュールＡで障
害を検出した場合でも次段のモジュールＢに対してエラ
ーのないデータが出力されるためモジュールＢ以降にさ
らに障害があっても，それらの障害を一度に検出できる
ようになる。

〔実施例〕

以下、本発明の一実施例を第３図により説明する．第３
図は１つのモジュールの全体構成を示し、本モジュール
の主機能部であるデータ処理部１０．データ処理部１０
の出力データ期待値を格納している基準データ１，デー
タ処理部１０の出力データと基準データエの両データを
比較するためのＥＸＯＲ２０，ＥＸＯＲ２０からの判定
結果を基にゲート２２．２３のどちらかをイネーブルに
するためのＪ−ＫＦ／Ｆ２１から構威されている。入力
データはデータ処理部１０で処理された後ＤＣＬＫに同
期して伝送信号ライン５へ出力される。

一方，基準データ１もＤＣＬＫに同期してデータ処理部
１０の出力期待データを出力する。これらのデータはＥ
ｘＯＲ２０で各ビット毎に比較される．両データが等し
い場合、ＥＸＯＲ２０の出力はＬＯのままとなりＪ−Ｋ
Ｆ／Ｆ　２　１はリセット状態を保持する。つまりＱ＝
ＬＯ，Ｑ＝ＨＩとなりゲート２２がイネーブルとなる．
従って、データ処理部１０の出力データが出力される。

又両データが異っている場合、ＥＸＯＲ２０の出力はＬ
ＯからＨＩとなりこの立上りエッヂによりＪ−ＫＦ／Ｆ
２１が反転し，Ｑ＝ＨＩ，Ｑ＝ＬＯを保持する。この時
点でゲート２３がイネーブルとなり基準データ１側のデ
ータが出力される。尚、本実施例では１度障害を検出す
るとそれ以後リセット（ＢＩＴＥＲＳＴ）がかかるまで
基準データ１側のデータが出力され続ける。

以上のように本実施例によれば障害を検出した場合でも
次段以降のモジュールに対して常に正しいデータが出力
されるので、■度に複数の障害を検出できるという効果
がある。

〔発明の効果〕

本発明によれば、ある１つのモジュールで障害を検出し
た場合でも次段以降のモジュールに対して正しいデータ
が出力されるため次段以降のモジュールでも正確な自己
診断処理ができ、複数の障害をもっていた場合でもそれ
ら全ての障害を１度に検出できる効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は従来のバイ
ト回路のブロック図、第３図は本発明の一実施例を示す
構戊図、第４図は本発明のシステムブロック図、第５図
は従来のバイト回路のシステムブロック図である。 １・・・基準データ、２・・・比較器、３・・・ゲート
、４・・・制御回路、５・・・伝送信号ライン、６・・
・伝送信号出力ライン、１ｏ・・・データ処理部．２０
・・・ＥＸ○Ｒゲート、２１・・・Ｊ−ＫＦ／Ｆ、２２
．２３・・・ＮＡＮＤゲート。

Claims (1)

【特許請求の範囲】
1. １、期待しているデータを予め格納しいてる基準データ
   とその基準データと伝送信号ラインより取り出したデー
   タを比較し判定するための比較器より成るバイト回路に
   おいて、伝送信号ラインのデータ又は基準データのどち
   らかを選択するためのゲートと上記比較器からの判定結
   果を基にゲートを制御するための制御回路を設けたこと
   を特徴とするバイト回路。