JPH03106154A - バイト回路 - Google Patents

バイト回路

Info

Publication number
JPH03106154A
JPH03106154A JP1241941A JP24194189A JPH03106154A JP H03106154 A JPH03106154 A JP H03106154A JP 1241941 A JP1241941 A JP 1241941A JP 24194189 A JP24194189 A JP 24194189A JP H03106154 A JPH03106154 A JP H03106154A
Authority
JP
Japan
Prior art keywords
data
module
transmission signal
reference data
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1241941A
Other languages
English (en)
Inventor
Masahiro Ito
正宏 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1241941A priority Critical patent/JPH03106154A/ja
Publication of JPH03106154A publication Critical patent/JPH03106154A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイト回路を内臓しモジュール単位までの自己
診断ができる装置におけるバイト回路に関する. 〔従来の技術〕 従来の回路は、第2図に示すように期待しているデータ
を予め格納している基準データ1と伝送信号ライン5よ
り取り出したデータを比較器2により比較し判定する回
路となっていた.〔発明が解決しようとする課題〕 従来のバイト回路について第5図を用いて説明する. 第5図は3つのモジュールが各々の入力データをデータ
処理部10で処理した後,その出力データを次段のモジ
ュールへ送出すると共に自モジュール内のバイト回路に
より正しい処理が行われているかを自己診断する回路の
例である.もしモジュールAのデータ処理部10に障害
があった場合伝送信号ライン5aを通るデータにエラー
が発生し、モジュールAのバイト回路でその障害を検出
するがそのエラーデータはモジュールB以降へ送出され
るためモジュールB及びCバイト回路でも障害を検出す
る.その後モジュールA,B及びCのバイト回路の出力
をプライオリティ回路等を通してモジュールAの障害を
認識しオペレータ等に知らせる.従って従来回路では2
つ以上のデータ処理部10に障害があった場合、最初の
段のモジュール障害しか検出できないという問題があっ
た.例えばモジュールAとCのデータ処理部10に同時
に障害があった場合、モジュールAの障害しか見つける
ことができずモジュールAのデータ処理部10の障害修
復後、再度確認した時点でモジュールCの障害が検出さ
れるためトラブルシュート等の効率が非常に悪い。
本発明は同時に2つ以上の障害をもったモジュールがあ
る場合でも一度に全ての障害を検出できるバイト回路を
提供することを目的とする.〔課題を解決するための手
段〕 本発明の原理ブロック図を第1図に示す。
本発明は上記目的を達成するため比較器2で基準データ
1と伝送信号ライン5上のデータを比較した結果、障害
を検出した場合に制御回路4でゲート3を切り替えて基
準データlを伝送信号ライン6へ流すことにより次段の
モジュールへ障害検出の有無にかかわらず正しいデータ
を送出するようにしたものである. 〔作用〕 第l図において基準データ1は伝送信号ライン5を流れ
てくるデータに同期してデータを出力する.比較器2で
はこれらのデータを各ビット毎に比較しその判定結果を
制御回路4へ送る。その判定結果が“良”なら,制御回
路4はゲート3に対して伝送信号ライン5側のデータを
選択するように信号を出し伝送信号出力ライン6と接続
する.この動作により伝送信号出力ライン6には伝送信
号ライン5側のデータが出力される。又,比較器2の判
定結果が″゛否″なら、制御回路4はゲート3に対して
基準データ1側のデータを選択するように信号を出す。
この動作により基準データ1側のデータが伝送信号出力
ライン6に出力される。
それによって第4図に示すようにもしモジュールAで障
害を検出した場合でも次段のモジュールBに対してエラ
ーのないデータが出力されるためモジュールB以降にさ
らに障害があっても,それらの障害を一度に検出できる
ようになる。
〔実施例〕
以下、本発明の一実施例を第3図により説明する.第3
図は1つのモジュールの全体構成を示し、本モジュール
の主機能部であるデータ処理部10.データ処理部10
の出力データ期待値を格納している基準データ1,デー
タ処理部10の出力データと基準データエの両データを
比較するためのEXOR20,EXOR20からの判定
結果を基にゲート22.23のどちらかをイネーブルに
するためのJ−KF/F21から構威されている。入力
データはデータ処理部10で処理された後DCLKに同
期して伝送信号ライン5へ出力される。
一方,基準データ1もDCLKに同期してデータ処理部
10の出力期待データを出力する。これらのデータはE
xOR20で各ビット毎に比較される.両データが等し
い場合、EXOR20の出力はLOのままとなりJ−K
F/F 2 1はリセット状態を保持する。つまりQ=
LO,Q=HIとなりゲート22がイネーブルとなる.
従って、データ処理部10の出力データが出力される。
又両データが異っている場合、EXOR20の出力はL
OからHIとなりこの立上りエッヂによりJ−KF/F
21が反転し,Q=HI,Q=LOを保持する。この時
点でゲート23がイネーブルとなり基準データ1側のデ
ータが出力される。尚、本実施例では1度障害を検出す
るとそれ以後リセット(BITERST)がかかるまで
基準データ1側のデータが出力され続ける。
以上のように本実施例によれば障害を検出した場合でも
次段以降のモジュールに対して常に正しいデータが出力
されるので、■度に複数の障害を検出できるという効果
がある。
〔発明の効果〕
本発明によれば、ある1つのモジュールで障害を検出し
た場合でも次段以降のモジュールに対して正しいデータ
が出力されるため次段以降のモジュールでも正確な自己
診断処理ができ、複数の障害をもっていた場合でもそれ
ら全ての障害を1度に検出できる効果がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、第2図は従来のバイ
ト回路のブロック図、第3図は本発明の一実施例を示す
構戊図、第4図は本発明のシステムブロック図、第5図
は従来のバイト回路のシステムブロック図である。 1・・・基準データ、2・・・比較器、3・・・ゲート
、4・・・制御回路、5・・・伝送信号ライン、6・・
・伝送信号出力ライン、1o・・・データ処理部.20
・・・EX○Rゲート、21・・・J−KF/F、22
.23・・・NANDゲート。

Claims (1)

    【特許請求の範囲】
  1. 1、期待しているデータを予め格納しいてる基準データ
    とその基準データと伝送信号ラインより取り出したデー
    タを比較し判定するための比較器より成るバイト回路に
    おいて、伝送信号ラインのデータ又は基準データのどち
    らかを選択するためのゲートと上記比較器からの判定結
    果を基にゲートを制御するための制御回路を設けたこと
    を特徴とするバイト回路。
JP1241941A 1989-09-20 1989-09-20 バイト回路 Pending JPH03106154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1241941A JPH03106154A (ja) 1989-09-20 1989-09-20 バイト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1241941A JPH03106154A (ja) 1989-09-20 1989-09-20 バイト回路

Publications (1)

Publication Number Publication Date
JPH03106154A true JPH03106154A (ja) 1991-05-02

Family

ID=17081844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1241941A Pending JPH03106154A (ja) 1989-09-20 1989-09-20 バイト回路

Country Status (1)

Country Link
JP (1) JPH03106154A (ja)

Similar Documents

Publication Publication Date Title
JPH03106154A (ja) バイト回路
JPH02149040A (ja) データ伝送方式
JPH05204692A (ja) 情報処理装置の故障検出・切離方式
US7228484B2 (en) Method and apparatus for implementing redundancy enhanced differential signal interface
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
JPH0326696Y2 (ja)
JPH02301855A (ja) 中央演算処理装置の並列運転方式
JPH01277951A (ja) データ転送装置
JPH02105635A (ja) データ誤り検出回路
JPH0198034A (ja) 多重冗長系回路
JPH03189736A (ja) 選択回路の障害検出方式
JPH11338594A (ja) 接触不良検出回路
JPH04215080A (ja) 故障検出回路
JP2892821B2 (ja) データ転送装置
JP2677200B2 (ja) 正常系即時選択回路
JPH04245748A (ja) 伝送路の制御渋滞検出装置
JPS62140155A (ja) 装置のデ−タバス自動切替回路
JPS5816487B2 (ja) コンピユ−タシステムにおける多重選択検出装置
JPH02244339A (ja) 障害解析回路
JPH02305037A (ja) データ伝送システムの異常検出方式
JPS61134846A (ja) 電子計算機システム
JPS59121552A (ja) 障害検出方式
JPS62129A (ja) 集積回路
JPH04257931A (ja) 計算機システム
JPH05158843A (ja) 通信インタフェースの障害切り分け方式