JPS62129A

JPS62129A - 集積回路

Info

Publication number: JPS62129A
Application number: JP60139948A
Authority: JP
Inventors: Masayuki Kano; 加納　政幸
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-06-26
Filing date: 1985-06-26
Publication date: 1987-01-06
Anticipated expiration: 2011-09-04
Also published as: JP2531615B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、集積回路に設けられる双方向性の入出力回路
に関するものである。

（従来の技術）従来、このような分野の技術としては、電子技術、　２
２　［４］　（１９８０）日刊工業新聞社Ｐ、１３Ｂ　
ニ記載されるものがあった。以下、その構成を図を用い
て説明する。

第２図は従来の入出力回路の一構成例を示す回路図であ
る。

第２図において、１は入出力回路を有する半導体集積回
路であり、この半導体集積回路ｌには入力端子と出力端
子を兼用する入出力端子２が設けられ、この入出力端子
２に双方向性の入出力回路が接続されている。

双方向性の入出力回路は、トライステート出力バッファ
（以下、出力バッファという）３と入力バッファ４とで
構成される。出力バッファ３は、データ入力端３ａ、出
力状態を制御するための制御信号入力端３ｂ、及びデー
タ出力端３Ｃを有し、そのデータ出力端３ｃが入出力端
子２に接続されている。出力バッファ３は、制御信号入
力端３ｂ愕与えられる信号、例えば論理“１”により、
データ入力信号（例えば、論理゛１”、０”）をそのま
ま出力信号として送出しくこれを出力イネーブルという
）、また制御信号入力端３ｂに与えられる信号が、例え
ば論理“０”になると、データ出力端３Ｃからみた出力
バッファ３の出力インピーダンスをハイインピーダンス
（開放状態）にするように働く（これを出力ディスエー
ブルという）。

以上のように構成される入出力回路を用いた集積回路ｌ
の機能試験は、次のように行なわれる。

先ず、集積回路用試験機１０を入出力端子２に接続する
。試験＠１０は、試験用信号を出力するドライバと、外
部の信号を入力してそれを基準信号と比較するコンパレ
ータとを備え、予め格納された試験用プログラムに従っ
てドライバとコンパレータの切換を行なって集積回路ｌ
の機能試験を行なうものである。

今、正常な集結回路ｌにおいて、正常な機能試験が行な
われている状態においては、出力バッファ３が出力イネ
ーブルのとき、試験機ｌがコンバータ側に設定されてい
るため、入出力端子２を介して出力バッファ３の出力信
号を受けることができる。また、出力バッファ３が出力
ディスエーブルのとき、試験機１はドライバ側に設定さ
れているため、入出力端子２を介して入力バッファ４に
所定の試験用信号を送ることができる。これにより、集
積回路ｌの機能が正常か否かの試験が行える。

（発明が解決しようとする問題点）しかしながら、上記構成の入出力回路では、出力バッフ
ァ３の出力イネーブルと出力ディスエーブルの状態設定
故障を機能試験時に検出できないという問題点があった
。

すなわち、集積回路１に故障があり、出力バッファ３が
出力ディスエーブル状態になるべきにもかかわらず、出
力イネーブル状態になっている場合、出力バッファ３の
出力信号と試験機１０の試験用信号とが入出力端子２に
おいて衝突する。ところが、通常の試験ｆｉｌＯのドラ
イバの電気的駆動能力は、通常の集積回路１の出力バッ
ファ３の電気的駆動能力に比べて大きいため、出力バッ
ファ３の出力信号が論理゛０”または°“１”を問わず
、試験機１の試験用信号（これは正常な信号が設定され
ているとする）が出力バッファ４に伝達される。そのた
め、集積回路１の故障を検出することができない。

仮に、このような故障を有する集積回路１が、他の集積
回路と入出力端子２で接続されたならば、出力バッファ
３の出力信号と、入出力端子２を介して外部から入力さ
れる信号とが衝突するため、正常な信号が出力バッファ
４に伝達されないことになる。

本発明は、前記従来技術が持っていた問題点として、出
力バッファ３の出力イネーブルと出力ディスエーブルの
状態設定故障を機能試験時に検出することができないと
いう点について解決した入出力回路を提供するものであ
る。

（問題点を解決するための手段）本発明は、前記問題点を解決するために、集積回路に設
けられた入出力端子と、データ出力端が前記入出力端子
に接続されたトライステート出力バッファと、入力端が
前記入出力端子及びデータ出力端にそれぞれ接続された
入力バッファとを備えた入出力回路において、入出力端
子を介して入出力される試験用信号に基づく集積回路の
機能試験時に、少なくともトライステート出力バッファ
の出力状態制御信号入力端に与えられる信号に基づき、
その信号を基準信号と比較してトライステート出力バッ
ファにおける出力イネーブルと出力ディスエーブルの状
態設定故障を検出する検出回路を設けたものである。

（作　用）本発明によれば１以上のように入出力回路を構成したの
で、検出回路は、トライステート出力バッファの出力状
態制御信号入力端に与えられる信号に基づき、トライス
テート出力バッファの出力状態が正しいか否かを検出す
るように働く、シたがって、前記問題点を除去できるの
である。

（実施例）第１図は本発明の第１の実施例を示す入出力回路の回路
図である。なお、第２図中の要素と同一の要素には同一
の符号が付されている。

この入出力回路が従来のものと異なる点は、出力バッフ
ァ３に出力状態の検出回路２０を接続したことである。

この検出回路２０は、２人力１出力の排他的論理和ゲー
ト（以下、ＸＯＲという）２１と、２人力ｌ出力のアン
ドゲート（以下、　ＡＮＤという）２２とを具えている
。　Ｘ０Ｒ２１は、その一方の入力端が出力バッファ３
のデータ入力端３ａ側に接続され、その他方の入力端が
出力バッファ３のデータ出力端３Ｃ側に接続されている
。　ＡＮＤ２２は、その一方の入力端がＸ０Ｒ２１の出
力端側に接続され、その他方の入力端が出力バッファ３
の制御信号入力端３ｂ側に接続され、さらにその出力側
が外部端子２３に接続されている。

なお、入出力端子２に接続された出力バッファ３及び入
力バッファ４は、入力信号をそのまま出力するバッファ
ゲートとしての機能を持っている。

以上のように構成される入出力回路における機能試験時
の動作について説明する。なお、入出力端子２に接続さ
れる試験機１０は、正常な機能試験を実行するものと仮
定する。

（１）先ず、正常な集積回路ｌにおいて、制御信号端３
ｂに論理“１″の信号が入力され、出力バッファ３が出
力イネーブル状態にある場合を考える。

試験機１０は、予め格納された試験用プログラムに従っ
てコンパ−レータ側に切換られているため、出力バッフ
ァ３の出力信号を入力してその出力信号の良、否を検出
する。出力バッファ３は、単なるバッファゲートとして
働き、そのデータ入力端３ａとデータ出力端３ｂの信号
が同−論理となるため、　Ｘ０Ｒ２１の出力が“Ｏ”と
なる、制御信号入力端３ｂ側が“ｌ”、　Ｘ０Ｒ２１の
出力が“Ｏ″のため、ＡＮＤ２２の出力は“０”となり
、外部端子２３には論理°゛０”の信号が出力される。

（２）また、正常な集積回路１において、制御信号入力
端３ｂに論理“θ″の信号が入力され、出力バッファ３
が出力ディスエーブル状態にある場合を考える。

出力バッファ３のデータ出力端３Ｃがハイインピーダン
スになり、試験ｆｉｌＯがドライバ側に切換えられてい
るため、試験機１０から供給される試験用信号は、入力
バッファ４側へ与えられる。制御信号入力端３ｂの信号
が“０”のため、Ｘ０Ｒ２１の論理にかかわらず、　Ａ
ＮＤ２２の出力は“０”となり。

外部端子２３には論理“Ｏ”の信号が出力される。

前記（１）、（２）の各場合において、外部端子２３に
は共に０”信号が出力されるため、これにより集積回路
１が正常であることが判別できる。

（３）次に、集積回路１の機能故障により、制御信号入
力端３ｂに本来“０”信号が与えられるにもかかわらず
、“１”信号が与えられ、出力バッファ３が出力イネー
ブル状態になってしまった場合を考える。

試験機ｌＯは、正常に動作しているため、ドライバ側に
切換えられている。試験機ＩＯから供給される論理“ｌ
”、“０”の試験信号を入出力端子２へ与え、集積回路
１の機能試験を行う場合、出力バッファ３の出力信号と
試験用信号とが異なるときが発生する。このとき、試験
機ｌＯの電気的駆動能力が出力バッファ３の電気的駆動
能力に比べて大きいため、出力バッファ３のデータ入力
端３ａ側の信号とデータ出力端３ｃ側の信号とが異なり
、これによってＸ０Ｒ２１の出力信号が“ｌ”となる、
制御信号入力端３ｂ側の信号が“１”のため、ＡＮＤ２
２の出力は“１″となり、外部端子２３には論理゛ｌ″
の信号が出力され、これによって集積回路ｌの機能故障
が判別できる。

（４）一方機能故障のうち、前記（３）とは逆に、制御
信号入力端３ｂに本来“ｌ”信号が与えられるにもかか
わらず、′０”信号が与えられ、出力バッファ３が出力
ディスエーブル状態になってしまった場合を考える。

試験機ｌＯは、正常に動作しているため、コンパレータ
側に切換えられている。このとき、制御信号入力端３ｂ
側の信号は“０”となっているため。

ＡＮＤ２２により外部端子２３には“Ｏ”信号が出力さ
れ、正常と判断される。しかし、出力バッファ３及び試
験ａ１０が共に信号を出力しないため、入力バッファ４
以降の論理に矛盾が起き、集積回路１の機能不良を検出
することができる。

而して、本実施例によれば、検出回路２０により、出力
バッファ３のデータ入力端３ａ、制御信号入力端３ｂ、
及びデータ出力端３ｃ側の各信号を論理処理して外部端
子２３に出力しているので、集積回路１の機能故障によ
り、出力バッファ３が出力イネーブル状態になるような
集積回路ｌの不良を的確に検出できる。

なお、上記実施例では、１組の入出力バッファ３．４に
ついて説明したが、複数の入出力バッファ３．４毎に検
出回路２０を設け、それらの出力のワイアードオア（ｗ
ｉｒｅｄ　ＯＲ）論理をとるならば１機能故障を判別す
るための外部端子２３は１個でよく、端子数の増大を回
避できる。

第３図は本発明の第２の実施例を示す入出力回路の回路
図である。この実施例が第１の実施例と異なる点は、出
力バッファ３の制御信号入力端３ｂが直接に外部端子２
３へ接続され、この外部端子２３の外側に他の検出回路
３０を接続したことである。検出回路３０は、外部端子
２３の出力信号を基準信号と比較してその比較値から集
積回路ｌの機能故障を検出するように構成され、第３図
のように別個に設けられるか、あるいは試験機１０内に
組込まれる。

この実施例では、機能試験におけるドライバとコンパレ
ータの切換えサイクル毎に、端子２３に出力されるべき
出力期待値と実際に出力される信号とを検出回路３０で
比較し、その比較結果から機使故障を検出するものであ
る。そのため、第１の実施例と同様の利点を有するばか
りか、入出力バッファの数が少ない集積回路に設ければ
、端子数の増加が少なくてすむという利点を持つ。

（発明の効果）以上詳細に説明したように、本発明によれば、データ入
力端、出力状態制御入力端及びデータ出力端を持つトラ
イステートバッファの少なくとも該出力状態制御信号入
力端に与えられる信号に基づき、検出回路によってトラ
イステート出力バッファにおける出力イネーブルと出力
ディスエーブルの状態設定故障を検出するようにしたの
で、集積回路の機能故障により、トライステート出力バ
ッファが出力イネーブル状態になるような集積回路不良
を的確に検出できる。さらに、本発明で追加される端子
数は、１個あるいは少数個ですむので、入出力共用バッ
ファを有する一般の集積回路に広く適用可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す入出力回路の回路
図、第２図は従来の入出力回路の回路図、第３図は本発
明の第２の実施例を示す入出力回路の回路図である。１・・・・・・集積回路、２・・・・・・入出力端子、
３・・・・・・トライステート出力バッファ、３ａ・・
・・・・データ入力端、３ｂ・・・・・・制御信号入力
端、３Ｃ・・・・・・データ出力端、４・・・・・・入
力バッファ、１０・・・・・・試験機、２０．３０・・
・・・・検出回路、２３・・・・・・外部端子。出願人代理人　　　柿　　本　　恭　　成本発明の入出
力ロ路第２図

Claims

【特許請求の範囲】集積回路に設けられた入出力端子と、データ入力端、出
力状態制御信号入力端及びデータ出力端を有し該データ
出力端が前記入出力端子に接続されたトライステート出
力バッファと、入力端及び出力端を有し該入力端が前記
入出力端子及びデータ出力端にそれぞれ接続された入力
バッファとを備えた入出力回路において、前記入出力端子を介して入出力される試験用信号に基づ
く前記集積回路の機能試験時に、少なくとも前記出力状態制御信号入力端に与えられる信
号に基づきその信号を基準信号と比較して前記トライス
テート出力バッファにおける出力イネーブル及び出力デ
ィスエーブルの状態設定故障を検出する検出回路を設け
たことを特徴とする入出力回路。