JPH0611533A - 複数の電子回路接続のフェールセーフ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ケーブル接続不良に起因する複数の電子回路
接続の異常動作を事前に検出する。 【構成】 コネクタ１は入力信号端子１Ｂ〜１Ｄとプル
アップ抵抗Ｒが接続される検出入力端子１Ａとをもつ。
ゲート回路４とゲート回路５は電子回路３の前後に接続
され、ゲート回路４に入力信号端子１Ｂ〜１Ｄからの入
力信号が接続されるとともに、検出入力端子１Ａの出力
がゲート回路４とゲート回路５に接続し、検出入力端子
１Ａの論理状態により電子回路３に組み込まれる機能が
安全な状態または非能動状態にする。コネクタ２は検出
出力端子２Ａと出力信号端子２Ｂ〜２Ｄをもち、ゲート
回路５の出力が出力信号端子２Ｂ〜２Ｄに加えられ、検
出入力端子１Ａの論理状態が出力端子２Ａに接続され
る。バス入力回路６は検出入力端子１Ａの論理状態をＣ
ＰＵ７で判別させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、第１のケーブルから
の入力信号を第１のコネクタから電子回路に接続し、電
子回路の出力を第２のコネクタから取り出し、第２のケ
ーブルで後続する次の電子回路に伝送する場合に、これ
らの電子回路間を接続するケーブルコネクタの脱落また
は接続不良を検出し、そのケーブルを特定するととも
に、電子回路の機能が安全な状態または非能動状態に固
定するための複数の電子回路接続のフェールセーフ回路
についてのものである。

【０００２】

【従来の技術】次に、従来技術による複数の電子回路接
続の構成図を図２により説明する。図２の３は電子回
路、７はＣＰＵ、８と９はコネクタである。コネクタ８
の１Ｂ〜１Ｄは入力信号端子であり、電子回路３の入力
に接続される。コネクタ９の２Ｂ〜２Ｄは出力信号端子
であり、電子回路３の出力に接続される。

【０００３】電子回路３は、コネクタ８の入力信号端子
１Ｂ〜１Ｄに加えられる信号の論理によって各種機能を
実現し、さらにその結果として応答信号をコネクタ９の
出力信号端子２Ｂ〜２Ｄへ出力し、後続する他の電子回
路ブロックへ導く。

【０００４】コネクタ８への接続ケーブルが脱落または
接続不良等の異常状態になると、電子回路３の検出入力
端子への入力信号の論理は真偽が逆転、または不定の状
態となり、電子回路３内で処理する各種機能の動作が異
常になり、その結果電子回路３の出力信号も異常とな
り、後続する電子回路ブロックへも影響がでるととも
に、ケーブル接続異常個所を知る手段がないので、装置
全体の異常動作を防ぐことができない。

【０００５】

【発明が解決しようとする課題】計測器やＩＣテストシ
ステムまたは制御装置等の大型装置では、それぞれ機能
の異なった複数の電子回路３を複数のプリント基板に分
けて実装し、その間の入出力信号を多数のケーブルまた
はその他の手段によりコネクタ接続する場合が多い。

【０００６】従来は、このような装置の試験調整時また
はメンテナンス時に、ケーブル接続漏れまたは接続不良
があってもその場所の特定が困難であり、さらに大型装
置の機能は複雑多岐にわたり多数の機能があるのが一般
的なので、ある１つの機能を調整修復後、装置は回復し
たようにみえても他の機能に潜在的障害発生の要因を残
したままになることがある。この潜在要因は、装置のユ
ーザーがある特定の機能を使用したときに初めて顕在化
する。

【０００７】この発明は、このようなケーブル接続不良
に起因する装置の異常動作を事前に検出し、ゲート回路
を動作させ、装置の機能を安全な状態または非能動状態
にし、さらに不良個所の特定ができるフェールセーフ回
路の提供を目的とする。

【０００８】

【課題を解決するための手段】この目的を達成するため
に、この発明では、第１のコネクタに第１のケーブルが
接続され、第１のコネクタからの入力信号が電子回路に
供給され、前記電子回路の出力が第２のコネクタに接続
され、第２のコネクタに第２のケーブルが接続される電
子回路ブロックにおいて、第１のコネクタは入力信号端
子とプルアップ抵抗Ｒが接続される検出入力端子とをも
ち、第１のゲート回路と第２のゲート回路は前記電子回
路の前後に接続され、第１のゲート回路に前記入力信号
端子からの入力信号が接続されるとともに、前記検出入
力端子の出力信号が第１のゲート回路と、第２のゲート
回路に接続し、前記検出入力端子の論理状態により前記
電子回路に組み込まれる機能が安全な状態または非能動
状態にし、第２のコネクタは検出出力端子と出力信号端
子をもち、第２のゲート回路の出力が前記出力信号端子
に加えられ、前記検出入力端子の論理状態が前記検出出
力端子に接続され、バス入力回路は前記検出入力端子の
論理状態をＣＰＵで判別させる。

【０００９】

【作用】次に、この発明による複数の電子回路接続のフ
ェールセーフ回路の構成を図１により説明する。図１の
１と２はコネクタ、４と５はゲート回路、６はバス入力
回路であり、その他は図２と同じものである。コネクタ
１は図２のコネクタ８に検出入力端子１Ａを追加したも
のであり、コネクタ２は図２のコネクタ９に検出出力端
子２Ａを追加したものである。

【００１０】図１のコネクタ１は入力信号端子１Ｂ〜１
Ｄとプルアップ抵抗Ｒが接続される検出入力端子１Ａと
をもつ。ゲート回路４とゲート回路５は電子回路３の前
後に接続され、ゲート回路４に入力信号端子１Ｂ〜１Ｄ
からの入力信号が接続され、検出入力端子１Ａの論理状
態により電子回路３に組み込まれる機能が安全な状態ま
たは非能動状態にする。コネクタ２は検出出力端子２Ａ
と出力信号端子２Ｂ〜２Ｄをもち、ゲート回路５の出力
が出力信号端子２Ｂ〜２Ｄに加えられ、検出入力端子１
Ａの論理状態が検出出力端子２Ａに接続される。バス入
力回路６は検出入力端子１Ａの論理状態をＣＰＵ７で判
別させる。

【００１１】次に、図１の作用を図３により説明する。
図３は図１の詳細図である。ゲート回路４とゲート回路
５は、入力と出力がそれぞれ同数のＯＲゲートで構成さ
れる。検出入力端子１Ａと入力信号端子１Ｂ〜１Ｄ、さ
らに検出出力端子２Ａと出力信号端子２Ｂ〜２Ｄの論理
を真の状態のときにＬレベル、偽の状態のときにＨレベ
ルとする。

【００１２】まず、電子回路３が正常に動作する場合を
説明する。検出入力端子１ＡにＬレベルが入力される
と、インバータ４Ａ〜５Ｂによりゲート回路４・５のゲ
ートを開け、検出出力端子２ＡもＬレベルになる。これ
により入力信号端子１Ｂ〜１Ｄに入力された真の信号
は、ゲート回路３を通過して電子回路３にＬレベルとし
て伝達され、電子回路３は正しく動作する。

【００１３】その結果として電子回路３の出力に現れる
真の信号は、ゲート回路５のゲートが開いているので、
コネクタ２の出力信号端子２Ｂ〜２ＤへＬレベルとして
伝達し、後続する次の電子回路ブロックへ真の情報とし
て伝達される。また、検出出力端子２Ａも、Ｌレベルで
あり、次の電子回路ブロックのコネクタ１の検出入力端
子１Ａへの入力情報として利用される。

【００１４】バス入力回路６は、ＣＰＵ７のＲＥＡＤ命
令の実行により、インバータ４Ａの出力レベルを装置全
体を制御しているＣＰＵ７のバス１０に乗せる働きをす
る。したがって、ＣＰＵ７は検出入力端子１Ａのレベル
がＬであることを読みとり、コネクタ１に接続されてい
るケーブルが正しく装着されていると判断し、その装置
を正常に制御する。

【００１５】次に、異常状態の場合を説明する。コネク
タ１への接続ケーブルが無接続、または脱落している場
合、検出入力端子１Ａは無信号となり、プルアップ抵抗
ＲによってＨレベルになるように電源ＶＣＣへプルアッ
プされる。Ｈレベルはインバータ４Ａ〜５Ｂによりゲー
ト回路４・５のゲートを閉じ、検出出力端子２ＡもＨレ
ベルとなる。

【００１６】入力信号端子１Ｂ〜１Ｄはケーブル接続が
ないので、真・偽の区別がつかないが、ゲート回路４が
ゲートを閉じているので、電子回路３の入力端子へ偽の
信号としてＨレベルを伝達する。これにより電子回路３
は、すべての機能を非能動状態または安全な状態側に固
定し装置の異常動作を防ぐ。電子回路３の応答結果とし
て現れる出力信号も、ゲート回路５のゲートが閉じてい
るので、コネクタ２の出力信号端子２Ｂ〜２ＤへＨレベ
ルとして伝達される。

【００１７】検出出力端子２ＡもＨレベルであり、この
信号は後続する次の電子回路ブロックの検出入力端子１
Ａへ異常情報として伝達されるので、後続の電子回路３
のすべてで以上の動作を順に繰り返し、装置の異常動作
を防ぐ。

【００１８】バス入力回路６は、ＣＰＵ７のＲＥＡＤ命
令の実行によりインバータ４Ａの出力レベルをバス１０
に乗せるため、ＣＰＵ７は検出入力端子１Ａのレベルが
Ｈであることを知る。すなわち、コネクタ１に接続され
ているケーブルが正しく装着されてないことを特定判断
することができ、その装置の稼働を中止して安全な状態
に保持する。

【００１９】複数の電子回路ブロック間を接続する複数
ケーブルの異常個所を特定するには、それぞれの電子回
路ブロック内のバス入力回路６において、バス１０に乗
せるビットウェイトを異なるようにするか、またはＲＥ
ＡＤ命令のアドレスを異なるようにするか、またはこれ
らを併用することにより、実現することができる。

【００２０】

【実施例】図１を縦続接続した実施例の構成を図４によ
り説明する。図４は電子回路ブロック１１〜１３で構成
される。電子回路ブロック１１は、他の電子回路ブロッ
クからの入力信号を必要とせず、出力信号だけ要求され
る電子回路ブロックの例である。そのためコネクタ１は
なく、検出入力端子１Ａに相当するインバータ４Ａの入
力をスイッチ等を利用してＬレベルに固定する。そのた
め検出出力端子２ＡのレベルもＬレベルに固定される。
後続する回路ブロック１２・１３は、入力信号と出力信
号を必要とするので、ケーブル２１・２２で接続され
る。また、電子回路ブロック１１〜１３は、ＣＰＵ７の
管理下で動作するためバス１０に共通に接続される。

【００２１】図４では、電子回路ブロック１１の検出出
力端子２ＡのＬレベルが基準となり、後続の回路ブロッ
ク１２・１３へ直列に伝達される。異常検出の例とし
て、接続ケーブル２２が脱落していると仮定した場合、
電子回路ブロック１３の検出入力端子１ＡへはＬレベル
が伝達されず、電子回路ブロック１３のプルアップ抵抗
ＲによりＨレベルになる。これにより後続する電子回路
ブロックは、前述した動作によりすべてハードウェア的
に安全な状態に固定される。

【００２２】また接続ケーブルの特定は、ＣＰＵ７でブ
ロック番号の若い順にバス入力回路６をエネーブルに
し、ＲＥＡＤ命令をスキャン実行していき、電子回路ブ
ロック１３のバス入力回路６をエネーブルにしたとき、
検出入力端子１ＡのレベルがＨレベルであるため偽とし
て応答が帰ってくる。

【００２３】このとき、最初に異常接続のあった電子回
路ブロック１３以降、すべてのケーブル接続が正しかっ
たとしても、それ以降のスキャン結果は異常接続として
応答が帰ってくるが、最初に異常として見つけた電子回
路ブロック１３のコネクタ１に接続されている接続ケー
ブル２２が異常であると判断する。

【００２４】したがって、複数個所に接続異常がある場
合は、最初に特定された個所を修復後、再度ＲＥＡＤ命
令を実行し、異常状態が消えるまで繰り返す。ＣＰＵ７
で実行するＲＥＡＤ命令は、装置の初期起動プログラム
内で実行することにより、異常状態のままその装置が稼
働状態に入ることを防ぐことができる。

【００２５】

【発明の効果】この発明によれば、ケーブル接続不良に
起因する電子回路の異常動作を事前に検出するので、電
子回路の機能を安全な状態または非能動状態にし、不良
個所を特定することができる。

【図面の簡単な説明】

【図１】この発明による複数の電子回路接続のフェール
セーフ回路の構成図である。

【図２】従来技術による複数の電子回路接続の構成図で
ある。

【図３】図１の詳細図である。

【図４】この発明による実施例の構成図である。

【符号の説明】

１ コネクタ １Ａ 検出入力端子 １Ｂ〜１Ｄ 入力信号端子 ２ コネクタ ２Ａ 検出出力端子 ２Ｂ〜２Ｄ 出力信号端子 ３ 電子回路 ４ ゲート回路 ５ ゲート回路 ６ バス入力回路 ７ ＣＰＵ １０ バス Ｒ プルアップ抵抗 ＶＣＣ 電源

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１のコネクタに第１のケーブルが接続
   され、第１のコネクタからの入力信号が電子回路に供給
   され、前記電子回路の出力が第２のコネクタに接続さ
   れ、第２のコネクタに第２のケーブルが接続される電子
   回路ブロックにおいて、 第１のコネクタは入力信号端子とプルアップ抵抗Ｒが接
   続される検出入力端子とをもち、 第１のゲート回路と第２のゲート回路は前記電子回路の
   前後に接続され、第１のゲート回路に前記入力信号端子
   からの入力信号が接続されるとともに、前記検出入力端
   子の出力信号が第１のゲート回路と、第２のゲート回路
   に接続し、前記検出入力端子の論理状態により前記電子
   回路に組み込まれる機能が安全な状態または非能動状態
   にし、 第２のコネクタは検出出力端子と出力信号端子をもち、
   第２のゲート回路の出力が前記出力信号端子に加えら
   れ、前記検出入力端子の論理状態が前記検出出力端子に
   接続され、 バス入力回路は前記検出入力端子の論理状態をＣＰＵで
   判別させることを特徴とする複数の電子回路接続のフェ
   ールセーフ回路。