JPH0693473B2 - 検査機能を有する半導体集積回路 - Google Patents

検査機能を有する半導体集積回路

Info

Publication number
JPH0693473B2
JPH0693473B2 JP1254834A JP25483489A JPH0693473B2 JP H0693473 B2 JPH0693473 B2 JP H0693473B2 JP 1254834 A JP1254834 A JP 1254834A JP 25483489 A JP25483489 A JP 25483489A JP H0693473 B2 JPH0693473 B2 JP H0693473B2
Authority
JP
Japan
Prior art keywords
inspection
signal
input
semiconductor integrated
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1254834A
Other languages
English (en)
Other versions
JPH03116943A (ja
Inventor
一嘉 大藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1254834A priority Critical patent/JPH0693473B2/ja
Publication of JPH03116943A publication Critical patent/JPH03116943A/ja
Publication of JPH0693473B2 publication Critical patent/JPH0693473B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は複数個の機能ブロックを接続して構成される半
導体集積回路に関し、特に、検査機能を有する半導体集
積回路に関する。
[従来の技術] 第4図は従来の検査機能を有する半導体集積回路のブロ
ック図、第3図は同半導体集積回路における機能ブロッ
クの一例を示す回路図である。
第3図に示すように、入力端子34から入力される通常使
用時の入力信号S1と、検査用端子34から入力される検査
信号S2とは、複数個の2to1セレクタ33に夫々入力されて
いる。このセレクタ33は、切り換え端子36から入力され
る切り換え信号SELによって入力信号S1と検査信号S2
を選択するもので、切り換え信号SEL及び検査信号S2
入力されるANDゲート33aと、切り換え信号SELの反転値
及び入力信号S1が入力されるANDゲート33bと、これらAN
Dゲート33a,33bの出力信号を入力して選択出力信号を出
力するORゲート33cとから構成されている。これらセレ
クタ33の各出力は機能部37に入力されている。
機能部37は所定の機能を有する回路で、セレクタ33から
の出力信号を夫々処理して出力端子38を介して次段の機
能ブロック37に所定の出力信号S3を出力する。
第4図は上述の機能ブロックを接続して構成される従来
の検査機能を有する半導体集積回路を示す回路図であ
る。
検査信号S2は、検査用端子43から入力され、バッファ44
を介して各機能ブロック48に入力されている。デコーダ
40は選択端子45に入力される選択信号に応じてデコード
信号A,B,C,Dを出力する。このデコード信号A〜Dは、
各機能ブロック48に切り換え信号SELとして与えられて
いる。
一方、各機能ブロック48の出力信号は、セレクタ42の入
力端に入力されている。セレクタ42は、デコード信号A
〜Dによって機能ブロック48の出力を選択し、検査出力
端子41から検査結果を出力する。
このように構成された検査機能を有する半導体集積回路
において、機能ブロック48の機能検査を行なう場合に
は、デコーダ40によって検査する機能ブロック48を順次
選択し、選択された機能ブロック48のセレクタ33を検査
用端子35側に切り替えると共に、検査用端子43から検査
信号S2を入力する。そして、デコーダ40の出力A〜Dに
よって、セレクタ42を切換え、当該機能ブロック48の出
力を選択する。これを全ての機能ブロック48について行
なうようにすれば、各機能ブロック48の機能検査を行な
うことができる。
[発明が解決しようとする課題] しかしながら、上述した従来の検査機能を有する半導体
集積回路においては、各機能ブロックの機能を検査する
ことはできるものの、各機能ブロック間の配線の接続状
態を検査することができない。このため、従来は検査パ
ターンを使用して通常使用時の入出力信号により半導体
集積回路の全体の機能評価を行なっている。この場合、
機能ブロックによっては膨大な検査パターンが必要とな
り、このような機能ブロックを複数個接続して構成され
る半導体集積回路においては、全ての機能ブロック間の
接続状態を検査するための検査パターンを作ることは極
めて困難であると共に、多くの工数を要するという欠点
がある。また、場合によっては検査することができない
という問題点がある。
更に、半導体集積回路の高集積化と共に多数の高機能ブ
ロックが搭載され、これらの高機能ブロック間がデータ
バス又はアドレスバス等の多数の配線で接続されて半導
体集積回路におけるブロック間の配線領域が大きくなる
という傾向があるので、機能ブロック間の接続状態が充
分に検査されないと、検査によって取り除くことができ
ない不良品が益々増加するという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
機能ブロック間の接続状態を検査することができる検査
機能を有する半導体集積回路を提供することを目的とす
る。
[課題を解決するための手段] 本発明に係る検査機能を有する半導体集積回路は、複数
個の機能ブロックが相互に接続されて構成された検査機
能を有する半導体集積回路において、前記各機能ブロッ
クは、検査信号を発生する信号発生手段と、この信号発
生手段から発生された検査信号を次段の機能ブロックに
選択的に出力する出力手段と、前段の機能ブロックから
の前記検査信号と前記信号発生手段から発生された検査
信号との一致及び不一致を検出する検出手段とを有する
ものであることを特徴とする。
[作用] 本発明においては、各機能ブロックの内部に設けられた
信号発生手段から発生される検査信号が、各機能ブロッ
クの前段の機能ブロックからも供給され、両検査信号の
一致及び不一致が検出手段で検出される。このため、両
機能ブロック間の接続に異常がなければ、前段の機能ブ
ロックの出力信号と内部の検査信号とが常に同じ値にな
るので、検出回路の出力は両信号の一致を検出するレベ
ルに固定される。これにより、機能ブロック間の接続状
態に異常がないかどうかを検査することができる。
[実施例] 次に、本発明の実施例について添付の図面を参照して説
明する。
第2図は本発明の実施例に係る接続検査回路を有する半
導体集積回路のブロック図、第1図は同じくその機能ブ
ロックの詳細を示すブロック図である。
第1図に示すように、ブロック間接続検査用端子1から
入力されるブロック間接続検査信号BTは、信号発生回路
10及び信号発生回路11に入力されている。
信号発生回路10は、ブロック間接続他検査信号BTが入力
されると、ブロック間接続検査用の検査信号を出力す
る。この検査信号は複数個のコンパレータ7の一方の入
力端に入力されている。また、コンパレータ7の他方の
入力端には入力端子6を介して入力された入力信号S1
入力されている。コンパレータ7は、両入力信号の一致
及び不一致を検出してその検出信号を出力する。そし
て、各コンパレータ7からの検出信号は複数の2to1セレ
クタ4の各一方の入力端に夫々入力されると共に、ORゲ
ート8に入力されている。セレクタ4の各他方の入力端
には、検査用端子5を介して入力される検査信号S2が入
力されている。セレクタ4は、切換え端子2を介して入
力される切換え信号SELによって、コンパレータ7の出
力と検査信号S2とを選択するもので、従来と同様にAND
ゲート4a,4bとORゲート4cとにより構成されている。こ
れらセレクタ4の出力は、機能部9に入力されている。
また、ORゲート8の出力は、接続検査結果信号T0として
接続検査出力端子13から出力されている。
一方、信号発生回路11は検査信号SELが入力されると、
複数個のセレクタ3の切り換え端子に切り換え信号を出
力すると共に、これらのセレクタ3の他方の入力端に信
号発生回路10から出力される信号と同一の検査信号を出
力する。また、セレクタ3は、信号発生回路11からの切
り換え信号によって、機能部9の出力と信号発生回路11
の出力とを選択し、選択された信号を出力信号S3として
出力端子14を介して出力する。
第2図は上述の機能ブロックを接続して構成される本発
明の実施例に係る接続検査回路を有する半導体集積回路
を示す回路図である。
機能検査用の検査信号Sは、検査用端子26から入力さ
れ、バッファ23を介して各機能ブロック21に検査信号S2
として供給されている。デコーダ20は選択端子27に入力
される選択信号に応じたデコード信号を出力し、この信
号を機能ブロック21の選択信号SELとして各機能ブロッ
ク21に供給している。
一方、各機能ブロック21からの出力信号S3は、セレクタ
22に入力されている。セレクタ22は、デコーダ20の出力
によって切換えられ、選択された機能ブロック21の出力
信号を検査出力端子28から半導体集積回路の外部に出力
する。
また、ブロック間接続検査用端子29から入力されるブロ
ック間接続検査信号BTは、バッファ24を介して各機能ブ
ロック21に供給されている。更に各機能ブロック21から
の接続検査結果信号T0は、ORゲート25に入力され、その
出力は接続検査出力端子30から半導体集積回路の外部に
出力されている。
このように構成された本実施例に係る接続検査回路を有
する半導体集積回路において、機能ブロック21内の機能
検査を行なう場合には、従来と同様に、デコーダ20によ
って検査すべき機能ブロック21を選択し、その機能ブロ
ック21内のセレクタ4を検査用端子5側に切り替えると
共に、検査用端子26から検査信号Sを入力し、更にセ
レクタ3を機能部9側に切換える。そして、デコーダ20
によって選択される機能ブロック21を順次切換えること
によって、各機能ブロック21の機能検査の結果を検査出
力端子28から順次得ることができる。
一方、各機能ブロック21間の接続状態を検査する場合に
は、通常使用状態でブロック間接続検査用端子29から検
査信号BTを入力する。そうすると、各機能ブロック21内
の信号発生回路10,11から同一パターンの検査信号が出
力される。また、このとき、セレクタ4はコンパレータ
7の出力側、セレクタ3は信号発生回路11側を選択す
る。これにより、各機能ブロック21は、その各出力端子
14から次段の機能ブロック21の入力端子6にブロック間
接続検査用の検査信号を出力する。一方、各機能ブロッ
ク21内のコンパレータ7には、入力端子6を介して前段
の機能ブロック21の出力信号が入力されると共に、内部
の信号発生回路10からブロック間接続検査用の検査信号
が入力される。このため、機能ブロック19間の配線が故
障することなく接続されていれば、前段の機能ブロック
21の出力信号と信号発生回路10からの検査信号とが常に
一致するので、コンパレータ7は常に“0"レベルの検査
結果を出力する。従って、機能ブロック21間の複数の接
続部分の全てに異常がなければ、ORゲート8は常に“0"
レベルの接続検査結果信号T0を出力するので、各機能ブ
ロック21間の接続状態を検査することができる。
また、本実施例に係る接続検査回路を有する半導体集積
回路を通常動作状態で使用する場合は、信号発生回路10
の出力信号を“0"レベルに固定し、セレクタ4がコンパ
レータ7側、セレクタ3が機能部9側を選択するように
設定すればよい。
なお、本発明においては、ブロック間の検査信号を出力
する信号発生回路として、デコーダ又はデコーダとカウ
ンタとの組合せ等の回路を使用することができる。ま
た、この信号発生回路は、特に複数設ける必要はなく、
一つの信号発生回路からの検査信号を入力側と出力側の
双方に供給するようにしても良い。
[発明の効果] 以上説明したように本発明によれば、複数個の機能ブロ
ックを接続して構成される半導体集積回路において、各
機能ブロックに検査信号を発生する手段を設け、この手
段から発生される検査信号と、前段の機能ブロックの出
力信号との一致及び不一致を検査するようにしたので、
機能ブロック間の配線の接続状態を検査することができ
る。
従って、半導体集積回路の検査工程を簡略化することが
できると共に、不良品を確実に検出することができ、信
頼性が高い半導体集積回路を得ることができる。
【図面の簡単な説明】
第1図は本発明の実施例に係る接続検査回路を有する半
導体集積回路の機能ブロックを示すブロック図、第2図
は同半導体集積回路を示すブロック図、第3図は従来の
検査機能を有する半導体集積回路に搭載される機能ブロ
ックの一例を示すブロック図、第4図は同半導体集積回
路を示すブロック図である。 1,29;ブロック間接続検査用端子、2,36;切り換え端子、
3,4,33;2to1セレクタ、5,26,35,43;検査用端子、6,34;
入力端子、7;コンパレータ、8,25;ORゲート、9,37;機能
部、10,11;信号発生回路、13,30;接続検査出力端子、1
4,38;出力端子、21,48;機能ブロック、22,42;セレク
タ、23,24,44;バッファ、27,45;選択端子、28,41;検査
出力端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数個の機能ブロックが相互に接続されて
    構成された検査機能を有する半導体集積回路において、
    前記各機能ブロックは、検査信号を発生する信号発生手
    段と、この信号発生手段から発生された検査信号を次段
    の機能ブロックに選択的に出力する出力手段と、前段の
    機能ブロックからの前記検査信号と前記信号発生手段か
    ら発生された検査信号との一致及び不一致を検出する検
    出手段とを有するものであることを特徴とする検査機能
    を有する半導体集積回路。
JP1254834A 1989-09-29 1989-09-29 検査機能を有する半導体集積回路 Expired - Lifetime JPH0693473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1254834A JPH0693473B2 (ja) 1989-09-29 1989-09-29 検査機能を有する半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1254834A JPH0693473B2 (ja) 1989-09-29 1989-09-29 検査機能を有する半導体集積回路

Publications (2)

Publication Number Publication Date
JPH03116943A JPH03116943A (ja) 1991-05-17
JPH0693473B2 true JPH0693473B2 (ja) 1994-11-16

Family

ID=17270502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1254834A Expired - Lifetime JPH0693473B2 (ja) 1989-09-29 1989-09-29 検査機能を有する半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0693473B2 (ja)

Also Published As

Publication number Publication date
JPH03116943A (ja) 1991-05-17

Similar Documents

Publication Publication Date Title
EP0006328A1 (en) System using integrated circuit chips with provision for error detection
US6105156A (en) LSI tester for use in LSI fault analysis
EP0151694A2 (en) Logic circuit with built-in self-test function
JPH0693473B2 (ja) 検査機能を有する半導体集積回路
US6445205B1 (en) Method of testing integrated circuits
US6421810B1 (en) Scalable parallel test bus and testing method
JP2000091388A (ja) Ic試験装置の救済判定方式
JPH09211076A (ja) 回路基板検査装置および半導体回路
JP3586609B2 (ja) 複数のスロットを持つボードの検査方式
JPH08152459A (ja) 半導体装置及びその試験方法
JP3904737B2 (ja) 半導体装置及びその製造方法
JP2004069642A (ja) 半導体集積回路装置
JPH08136616A (ja) 混成集積回路
JPS636471A (ja) 論理集積回路
JPH04128666A (ja) 半導体集積回路
JP3180303B2 (ja) プリント板における論理素子間接続状態の診断方法
JPH05167020A (ja) 半導体理論集積回路
JP3107061B2 (ja) テスト回路
JPH0776781B2 (ja) 回路基板検査装置
JPH06123761A (ja) 大規模集積回路
JPH04278644A (ja) 回路試験用スキャン回路
JPH0259967A (ja) テスト容易化回路設計方法
JPH1090360A (ja) Lsi端子のショート/オープン検査装置
JPH0611533A (ja) 複数の電子回路接続のフェールセーフ回路
JPH0232271A (ja) 半田付不良検査用テスト回路を有する多ピンlsi