JPH08220196A - 半導体集積回路装置及びテスト方法 - Google Patents
半導体集積回路装置及びテスト方法Info
- Publication number
- JPH08220196A JPH08220196A JP7053274A JP5327495A JPH08220196A JP H08220196 A JPH08220196 A JP H08220196A JP 7053274 A JP7053274 A JP 7053274A JP 5327495 A JP5327495 A JP 5327495A JP H08220196 A JPH08220196 A JP H08220196A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- buffer
- normal operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】ＬＳＩのテストモード時、出力バッファの駆動
能力を小さくなるように切り換え、出力バッファのスイ
ッチング時に発生するノイズを低減する。 【構成】通常の動作モード時に出力すべき信号と、テス
トモード時に出力すべき信号のうちいずれか一を選ぶセ
レクタ回路と、出力を互いに接続したＣＭＯＳバッファ
と３ステートバッファを有し、ＣＭＯＳバッファにはセ
レクタの出力が接続され、３ステートバッファはその入
力として通常動作モード時に出力すべき信号が接続さ
れ、テスト信号モードがアクティブ時に高インピーダン
ス状態になるように制御される。
能力を小さくなるように切り換え、出力バッファのスイ
ッチング時に発生するノイズを低減する。 【構成】通常の動作モード時に出力すべき信号と、テス
トモード時に出力すべき信号のうちいずれか一を選ぶセ
レクタ回路と、出力を互いに接続したＣＭＯＳバッファ
と３ステートバッファを有し、ＣＭＯＳバッファにはセ
レクタの出力が接続され、３ステートバッファはその入
力として通常動作モード時に出力すべき信号が接続さ
れ、テスト信号モードがアクティブ時に高インピーダン
ス状態になるように制御される。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置及び
そのテスト方法に関し、特にテストモード時にはドライ
バ又はバッファの駆動能力を小さくし、ノイズによる不
具合の発生を回避した半導体集積回路のテスト方法に関
する。
そのテスト方法に関し、特にテストモード時にはドライ
バ又はバッファの駆動能力を小さくし、ノイズによる不
具合の発生を回避した半導体集積回路のテスト方法に関
する。
【０００２】
【従来の技術】半導体集積回路（ＬＳＩ）の規模増大に
伴い、不良検出率を上げるため様々な工夫がなされてき
ている。特に、大規模マクロを半導体チップ内に有する
ＡＳＩＣ（Application Specific IC）においては、マ
クロ部分の故障検出率を上げることはＡＳＩＣメーカの
役割であるとの認識ができ上りつつある。
伴い、不良検出率を上げるため様々な工夫がなされてき
ている。特に、大規模マクロを半導体チップ内に有する
ＡＳＩＣ（Application Specific IC）においては、マ
クロ部分の故障検出率を上げることはＡＳＩＣメーカの
役割であるとの認識ができ上りつつある。
【０００３】このような背景のもと、半導体集積回路の
出力の端子数の増加を防ぐため通常動作時の出力端子と
テストモード時の出力端子を共用するようにした構成が
一般に採用されている。図４にこの従来のテスト回路の
構成例を示す。
出力の端子数の増加を防ぐため通常動作時の出力端子と
テストモード時の出力端子を共用するようにした構成が
一般に採用されている。図４にこの従来のテスト回路の
構成例を示す。
【０００４】図４を参照して、被テスト回路２の出力と
ＬＳＩ内部回路１の出力はセレクタ３に入力され、セレ
クタ３はテスト端子７から入力されるテストモード信号
を選択信号として、被テスト回路２の出力とＬＳＩ内部
回路１の出力のいずれかを選択出力してＣＭＯＳ型バッ
ファ（「出力バッファ回路」ともいう）４に送出し、出
力端子６を介して外部に出力する。
ＬＳＩ内部回路１の出力はセレクタ３に入力され、セレ
クタ３はテスト端子７から入力されるテストモード信号
を選択信号として、被テスト回路２の出力とＬＳＩ内部
回路１の出力のいずれかを選択出力してＣＭＯＳ型バッ
ファ（「出力バッファ回路」ともいう）４に送出し、出
力端子６を介して外部に出力する。
【０００５】図４に示すように、従来のテスト回路にお
いて、ＣＭＯＳ型バッファ４は、通常動作時もテストモ
ード時も同じものが用いられている。
いて、ＣＭＯＳ型バッファ４は、通常動作時もテストモ
ード時も同じものが用いられている。
【０００６】すなわち、従来のテスト回路では、通常動
作時とテストモード時で出力バッファ回路に入力される
信号を切り換えていたが、出力バッファ回路自体のドラ
イブ能力に変化はなかった。
作時とテストモード時で出力バッファ回路に入力される
信号を切り換えていたが、出力バッファ回路自体のドラ
イブ能力に変化はなかった。
【０００７】ところで、例えば特開平3−127511号公報
には、出力段を前段回路部と後段回路部の２段構成と
し、導通タイミング遅延手段により後段回路部の２つの
トランジスタが入力信号よりも所定時間遅れて導通する
ように構成し、出力段における貫通電流を抑制すると共
に出力信号のスルーレート値を制御するようにした出力
バッファ回路が開示されている。すなわち、前記特開平
3−127511号公報にはドライブ能力の異なる２種類のバ
ッファに時間差を設けてオン・オフさせることにより、
出力信号のスルーレート値を小さく調整して出力リンギ
ングレベルを抑制し、大電流を駆動できるようにした出
力バッファ回路が提案されている。しかし前記特開平3
−127511号公報に記載の出力バッファ回路は通常動作時
とテストモード時でバッファの動作が変わるものではな
い。
には、出力段を前段回路部と後段回路部の２段構成と
し、導通タイミング遅延手段により後段回路部の２つの
トランジスタが入力信号よりも所定時間遅れて導通する
ように構成し、出力段における貫通電流を抑制すると共
に出力信号のスルーレート値を制御するようにした出力
バッファ回路が開示されている。すなわち、前記特開平
3−127511号公報にはドライブ能力の異なる２種類のバ
ッファに時間差を設けてオン・オフさせることにより、
出力信号のスルーレート値を小さく調整して出力リンギ
ングレベルを抑制し、大電流を駆動できるようにした出
力バッファ回路が提案されている。しかし前記特開平3
−127511号公報に記載の出力バッファ回路は通常動作時
とテストモード時でバッファの動作が変わるものではな
い。
【０００８】
【発明が解決しようとする課題】上記した通り、図４に
示す従来のテスト回路では、テスト時にも通常動作時と
同じドライブ能力を持った出力バッファが動作するた
め、以下に説明するように種々の問題を引き起してい
た。
示す従来のテスト回路では、テスト時にも通常動作時と
同じドライブ能力を持った出力バッファが動作するた
め、以下に説明するように種々の問題を引き起してい
た。
【０００９】まず、テストモードにてＬＳＩを機能試験
をする場合、通常は内部で用いられているマクロの出力
をＬＳＩの出力端子に導き、マクロテスト用のテストパ
ターンをＬＳＩに印加して機能の検査をする。この場合
に用いられるテストパターンは一般にＬＳＩが通常動作
する時には起り得ない状態を含んでいる。
をする場合、通常は内部で用いられているマクロの出力
をＬＳＩの出力端子に導き、マクロテスト用のテストパ
ターンをＬＳＩに印加して機能の検査をする。この場合
に用いられるテストパターンは一般にＬＳＩが通常動作
する時には起り得ない状態を含んでいる。
【００１０】このため、テスト時には、通常動作時には
問題とならない出力バッファ回路の同時動作によるノイ
ズの発生等といった問題が生じることになる。
問題とならない出力バッファ回路の同時動作によるノイ
ズの発生等といった問題が生じることになる。
【００１１】通常の動作時に必要とされる出力バッファ
回路のドライブ能力は他の部品とのインタフェース条件
や実装条件により決定され、出力バッファ回路のドライ
ブ能力をむやみに小さくすることはできない。このた
め、大きなドライブ能力の出力バッファ回路を多数含む
ＬＳＩでは、特に出力バッファ回路の同時動作によるノ
イズが顕著になり、テスト時にこのノイズが影響して、
良品の被試験デバイスを不良品と判定する事態も起こり
かねない。
回路のドライブ能力は他の部品とのインタフェース条件
や実装条件により決定され、出力バッファ回路のドライ
ブ能力をむやみに小さくすることはできない。このた
め、大きなドライブ能力の出力バッファ回路を多数含む
ＬＳＩでは、特に出力バッファ回路の同時動作によるノ
イズが顕著になり、テスト時にこのノイズが影響して、
良品の被試験デバイスを不良品と判定する事態も起こり
かねない。
【００１２】また、テスト時にはＬＳＩの出力端子の負
荷容量が実装時に比べて大きくなるため（例えばＬＳＩ
テスタのコンパレータに接続されること等による）、ス
イッチング時に発生するＧＮＤ（接地電位）の持ち上が
りの影響は深刻な問題となっている。
荷容量が実装時に比べて大きくなるため（例えばＬＳＩ
テスタのコンパレータに接続されること等による）、ス
イッチング時に発生するＧＮＤ（接地電位）の持ち上が
りの影響は深刻な問題となっている。
【００１３】従って、本発明の目的は、半導体集積回路
のテストモード時、出力バッファの駆動能力を小さくな
るように切り換え、出力バッファのスイッチング時に発
生するノイズを低減するようにした半導体集積回路及び
テスト方法を提供することにある。
のテストモード時、出力バッファの駆動能力を小さくな
るように切り換え、出力バッファのスイッチング時に発
生するノイズを低減するようにした半導体集積回路及び
テスト方法を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
本発明は、テストモード信号に基づき、内部回路の信号
と被テスト回路の信号のいずれか一方を選択出力する選
択回路と、前記選択手段の出力を入力するバッファ回路
と、前記内部回路の信号を入力とし、前記テストモード
信号を制御端子に入力するスリーステート型バッファ回
路と、前記バッファ回路の出力と前記スリーステート型
バッファ回路の出力との接続点を出力端子に接続してな
る半導体集積回路装置を提供する。
本発明は、テストモード信号に基づき、内部回路の信号
と被テスト回路の信号のいずれか一方を選択出力する選
択回路と、前記選択手段の出力を入力するバッファ回路
と、前記内部回路の信号を入力とし、前記テストモード
信号を制御端子に入力するスリーステート型バッファ回
路と、前記バッファ回路の出力と前記スリーステート型
バッファ回路の出力との接続点を出力端子に接続してな
る半導体集積回路装置を提供する。
【００１５】本発明の半導体集積回路においては、前記
内部回路と前記スリーステート型バッファ回路との間に
遅延回路を挿入してもよい。
内部回路と前記スリーステート型バッファ回路との間に
遅延回路を挿入してもよい。
【００１６】また、本発明の半導体集積回路において
は、前記セレクタと前記バッファ回路との間に遅延回路
を挿入してもよい。
は、前記セレクタと前記バッファ回路との間に遅延回路
を挿入してもよい。
【００１７】そして、本発明の半導体集積回路において
は、好ましくは前記バッファ回路及び前記スリーステー
ト型バッファ回路がＣＭＯＳ型のバッファから構成され
る。
は、好ましくは前記バッファ回路及び前記スリーステー
ト型バッファ回路がＣＭＯＳ型のバッファから構成され
る。
【００１８】さらに、本発明は、通常動作時の内部回路
の出力と被テスト回路のいずれか一を選択出力する手段
を備えると共に、一の出力端子に対して複数のバッファ
を備え、通常動作時には、前記内部回路の出力を前記複
数のバッファを介し所望のドライブ能力で前記一の出力
端子に出力し、テスト時には、前記被テスト回路の出力
を前記複数のバッファのうち選択されたバッファにより
通常動作時よりも低減されたドライブ能力で前記出力端
子に出力する、ことを特徴とする半導体集積回路のテス
ト方法を提供する。
の出力と被テスト回路のいずれか一を選択出力する手段
を備えると共に、一の出力端子に対して複数のバッファ
を備え、通常動作時には、前記内部回路の出力を前記複
数のバッファを介し所望のドライブ能力で前記一の出力
端子に出力し、テスト時には、前記被テスト回路の出力
を前記複数のバッファのうち選択されたバッファにより
通常動作時よりも低減されたドライブ能力で前記出力端
子に出力する、ことを特徴とする半導体集積回路のテス
ト方法を提供する。
【００１９】
【作用】本発明によれば、実動作時には実装条件やイン
タフェース条件から必要とするドライブ能力を持つ出力
バッファが動作し、テストモード時には出力バッファの
ドライブ能力が小さくなり、テスト時において多数の出
力バッファが同時にオン・オフしてもノイズ発生が抑制
され、ノイズに起因する良品、不良品の誤判定を回避す
ることができる。
タフェース条件から必要とするドライブ能力を持つ出力
バッファが動作し、テストモード時には出力バッファの
ドライブ能力が小さくなり、テスト時において多数の出
力バッファが同時にオン・オフしてもノイズ発生が抑制
され、ノイズに起因する良品、不良品の誤判定を回避す
ることができる。
【００２０】また、本発明によれば、内部回路と出力が
接続された２つのバッファのいずれか一と内部回路の出
力との間にディレイ回路を挿入することにより、実動作
においても低スルーレートが実現できると共に、ＥＭＩ
防止の効果がある。
接続された２つのバッファのいずれか一と内部回路の出
力との間にディレイ回路を挿入することにより、実動作
においても低スルーレートが実現できると共に、ＥＭＩ
防止の効果がある。
【００２１】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００２２】
【実施例１】図１は本発明の第１の実施例のテスト機能
付き出力バッファ回路である。図１において図４と同一
の要素には同一の参照番号が附されている。
付き出力バッファ回路である。図１において図４と同一
の要素には同一の参照番号が附されている。
【００２３】通常動作モード時には、セレクタ３は通常
動作時に出力すべきＬＳＩの内部回路１からの出力信号
を選択してＣＭＯＳバッファ４に伝達し、３ステートＣ
ＭＯＳバッファ（「スリーステートバッファ」あるいは
「トライステートバッファ」ともいう）５も通常のバッ
ファとして動作している。このため、通常動作時には、
論理的には内部回路１からの出力信号が２つのバッファ
に同時に入力され、同時に出力端子から取り出される。
動作時に出力すべきＬＳＩの内部回路１からの出力信号
を選択してＣＭＯＳバッファ４に伝達し、３ステートＣ
ＭＯＳバッファ（「スリーステートバッファ」あるいは
「トライステートバッファ」ともいう）５も通常のバッ
ファとして動作している。このため、通常動作時には、
論理的には内部回路１からの出力信号が２つのバッファ
に同時に入力され、同時に出力端子から取り出される。
【００２４】バッファのドライブ能力としてはＣＭＯＳ
バッファ４と３ステートＣＭＯＳバッファ５の和とな
る。
バッファ４と３ステートＣＭＯＳバッファ５の和とな
る。
【００２５】一方、テストモード時には、テスト端子７
から入力されるテストモード信号がアクティブとされ３
ステートＣＭＯＳバッファ５の出力は高インピーダンス
状態（Ｈｉ−Ｚ）となり、被テスト回路２の出力信号
が、セレクタ３とＣＭＯＳバッファ４を通り、出力端子
６から取り出される。
から入力されるテストモード信号がアクティブとされ３
ステートＣＭＯＳバッファ５の出力は高インピーダンス
状態（Ｈｉ−Ｚ）となり、被テスト回路２の出力信号
が、セレクタ３とＣＭＯＳバッファ４を通り、出力端子
６から取り出される。
【００２６】このため、テストモード時には出力バッフ
ァのドライブ能力はＣＭＯＳバッファ４のみとなる。
ァのドライブ能力はＣＭＯＳバッファ４のみとなる。
【００２７】ここで、実装時に必要なドライブ能力をＣ
ＭＯＳバッファ４と３ステートＣＭＯＳバッファ５で分
担し、ＣＭＯＳバッファ４のドライブ能力をテスト時に
必要な最低限のドライブ能力とすることにより、テスト
時のノイズ問題が大幅に低減されることになる。
ＭＯＳバッファ４と３ステートＣＭＯＳバッファ５で分
担し、ＣＭＯＳバッファ４のドライブ能力をテスト時に
必要な最低限のドライブ能力とすることにより、テスト
時のノイズ問題が大幅に低減されることになる。
【００２８】
【実施例２】次に図２を参照して、本発明の第２の実施
例を説明する。
例を説明する。
【００２９】図２は、通常動作時、ＬＳＩの内部回路１
の出力信号を比較的ドライブ能力の小さなＣＭＯＳバッ
ファ４に早く伝え、ドライブ能力の大きな３ステートＣ
ＭＯＳバッファ５に遅く伝えることによるスルーレート
の制御を行なうようにしたものであり、ＬＳＩの内部回
路１と３ステートＣＭＯＳバッファ５の間にディレイ回
路８が挿入されている。
の出力信号を比較的ドライブ能力の小さなＣＭＯＳバッ
ファ４に早く伝え、ドライブ能力の大きな３ステートＣ
ＭＯＳバッファ５に遅く伝えることによるスルーレート
の制御を行なうようにしたものであり、ＬＳＩの内部回
路１と３ステートＣＭＯＳバッファ５の間にディレイ回
路８が挿入されている。
【００３０】なお、ＣＭＯＳバッファ４と３ステートＣ
ＭＯＳバッファ５にドライブ能力の差がない場合には、
どちらにディレイ回路８を挿入しても結果は同様の効果
を奏する。
ＭＯＳバッファ５にドライブ能力の差がない場合には、
どちらにディレイ回路８を挿入しても結果は同様の効果
を奏する。
【００３１】図３は、本実施例の別の態様として、セレ
クタ３の出力とＣＭＯＳバッファ４の間にＣＭＯＳバッ
ファの直列接続で構成されたディレイ回路９を挿入した
構成を示す。
クタ３の出力とＣＭＯＳバッファ４の間にＣＭＯＳバッ
ファの直列接続で構成されたディレイ回路９を挿入した
構成を示す。
【００３２】また、本実施例によれば、内部回路１の出
力と２つのバッファのいずれか一の間にディレイ回路を
挿入することにより、実動作においても低スルーレート
が実現できると共に、ＥＭＩ防止の効果がある。
力と２つのバッファのいずれか一の間にディレイ回路を
挿入することにより、実動作においても低スルーレート
が実現できると共に、ＥＭＩ防止の効果がある。
【００３３】上記各実施例は、出力バッファの制御に限
らず、内部バスをドライブする、バスドライバにも適用
できることは勿論である。
らず、内部バスをドライブする、バスドライバにも適用
できることは勿論である。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
実動作時には実装条件やインタフェース条件から必要と
するドライブ能力を持つ出力バッファが動作し、テスト
モード時には出力バッファのドライブ能力が小さくなる
ため、多数の出力バッファが同時にオン・オフしても、
ノイズ発生等の問題が回避され、テスト状態を安定化す
るという効果を有する。
実動作時には実装条件やインタフェース条件から必要と
するドライブ能力を持つ出力バッファが動作し、テスト
モード時には出力バッファのドライブ能力が小さくなる
ため、多数の出力バッファが同時にオン・オフしても、
ノイズ発生等の問題が回避され、テスト状態を安定化す
るという効果を有する。
【００３５】また、本発明によれば、内部回路と出力が
接続された２つのバッファのいずれか一と内部回路の出
力との間にディレイ回路を挿入することにより、実動作
においても低スルーレートが実現できると共に、ＥＭＩ
防止の効果がある。
接続された２つのバッファのいずれか一と内部回路の出
力との間にディレイ回路を挿入することにより、実動作
においても低スルーレートが実現できると共に、ＥＭＩ
防止の効果がある。
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第２の実施例の構成を示す図である。
【図３】本発明の第２の実施例の別の態様を示す図であ
る。
る。
【図４】従来の回路構成を示す図である。
１ ＬＳＩ内部回路（実使用状態で動作する内部回路） ２ 被テスト回路 ３ セレクタ ４ ＣＭＯＳバッファ ５ ３ステートＣＭＯＳバッファ ６ 出力端子 ７ テスト端子 ８、９ ディレイ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/00 19/0175
Claims (6)
- 【請求項１】通常動作モード時に出力すべき信号とテス
トモード時に出力すべき信号のうちいずれか一を選択出
力する選択回路と、 前記選択手段の出力を入力とするバッファ回路と、 前記通常動作モード時に出力すべき信号を入力とし、前
記テストモード信号を制御端子に入力し、テストモード
信号がアクティブ時に高インピーダンス状態となるスリ
ーステート型バッファ回路と、を備え、 前記バッファ回路の出力と前記スリーステート型バッフ
ァ回路の出力との接続点を出力端子に接続してなる半導
体集積回路装置。 - 【請求項２】前記通常動作モード時に出力すべき信号と
前記スリーステート型バッファ回路との間に遅延回路を
挿入したことを特徴とする請求項１記載の半導体集積回
路装置。 - 【請求項３】前記選択回路と前記バッファ回路との間に
遅延回路を挿入したことを特徴とする請求項１記載の半
導体集積回路装置。 - 【請求項４】前記バッファ回路及び前記スリーステート
型バッファ回路がＣＭＯＳ型のバッファからなることを
特徴とする請求項１記載の半導体集積回路。 - 【請求項５】通常動作モード時に出力すべき信号とテス
トモード時に出力すべき信号のうちいずれか一を選択出
力する選択手段を備えると共に、一の出力端子に対して
複数のバッファを備え、 通常動作時には、前記通常動作モード時に出力すべき信
号を前記複数のバッファを介し所望のドライブ能力で前
記一の出力端子に出力し、 テスト時には、前記テストモード時に出力すべき信号
を、前記複数のバッファのうち選択されたバッファによ
り通常動作時よりも低減されたドライブ能力で前記出力
端子に出力する、ことを特徴とする半導体集積回路のテ
スト方法。 - 【請求項６】前記通常動作モード時に出力すべき信号が
ＬＳＩの内部回路の出力信号とされ、前記テストモード
時に出力すべき信号が前記ＬＳＩ内の被テスト回路であ
ることを特徴とする請求項１〜５のいずれか一に記載の
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7053274A JP2885122B2 (ja) | 1995-02-17 | 1995-02-17 | 半導体集積回路装置及びテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7053274A JP2885122B2 (ja) | 1995-02-17 | 1995-02-17 | 半導体集積回路装置及びテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08220196A true JPH08220196A (ja) | 1996-08-30 |
| JP2885122B2 JP2885122B2 (ja) | 1999-04-19 |
Family
ID=12938168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7053274A Expired - Lifetime JP2885122B2 (ja) | 1995-02-17 | 1995-02-17 | 半導体集積回路装置及びテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885122B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6646952B2 (en) | 2001-11-12 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit and semiconductor device |
| JP2007060072A (ja) * | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | 出力バッファ回路 |
| JP2007060073A (ja) * | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | デエンファシス機能を有する出力バッファ回路 |
| JP2015177309A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社豊田中央研究所 | 電極対と駆動回路を備えている電気機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304212A (ja) * | 1992-04-28 | 1993-11-16 | Toshiba Corp | 半導体集積回路装置及びその動作機能試験方法 |
-
1995
- 1995-02-17 JP JP7053274A patent/JP2885122B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304212A (ja) * | 1992-04-28 | 1993-11-16 | Toshiba Corp | 半導体集積回路装置及びその動作機能試験方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6646952B2 (en) | 2001-11-12 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit and semiconductor device |
| JP2007060072A (ja) * | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | 出力バッファ回路 |
| JP2007060073A (ja) * | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | デエンファシス機能を有する出力バッファ回路 |
| JP2015177309A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社豊田中央研究所 | 電極対と駆動回路を備えている電気機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885122B2 (ja) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0364925A1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| US6717453B2 (en) | Level shift circuit having at least two separate signal paths | |
| US7622953B2 (en) | Test circuit, selector, and semiconductor integrated circuit | |
| US6366867B2 (en) | Method and apparatus for providing controllable compensation factors to a compensated driver circuit which may be used to perform testing of the structural integrity of the compensated driver circuit | |
| JP2885122B2 (ja) | 半導体集積回路装置及びテスト方法 | |
| JP2861973B2 (ja) | 半導体集積論理回路のテスト回路 | |
| US5834949A (en) | Bus driver failure detection system | |
| JPH05335928A (ja) | 集積回路用信号線パルス向上回路 | |
| JP2820062B2 (ja) | 半導体集積回路及びこの回路が実装されたプリント基板 | |
| KR100525113B1 (ko) | 반도체 장치용 입력 장치 | |
| JP2000081465A (ja) | 半導体集積装置 | |
| KR100788224B1 (ko) | 출력 버퍼 회로 | |
| US7596735B2 (en) | Pad unit having a test logic circuit and method of driving a system including the same | |
| JP3107025B2 (ja) | 半導体集積回路及びその試験方法 | |
| JP2885135B2 (ja) | 半導体集積回路 | |
| JPH08278347A (ja) | 半導体集積回路 | |
| JP2000258505A (ja) | Ｄｃテスト回路及び集積回路装置 | |
| JP2001007694A (ja) | 半導体集積回路装置 | |
| JP3156870B2 (ja) | 半導体集積回路装置及びその電気的特性試験方法 | |
| EP1335493A1 (en) | Reduction of sensitivity for spikes in integrated circuits | |
| JP2006118995A (ja) | 半導体集積回路 | |
| JPH04345316A (ja) | トライステイト出力回路 | |
| JPS62129A (ja) | 集積回路 | |
| JP2003139823A (ja) | 半導体集積回路 | |
| JPH05327457A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |