JP2015177309A - 電極対と駆動回路を備えている電気機器 - Google Patents
電極対と駆動回路を備えている電気機器 Download PDFInfo
- Publication number
- JP2015177309A JP2015177309A JP2014051731A JP2014051731A JP2015177309A JP 2015177309 A JP2015177309 A JP 2015177309A JP 2014051731 A JP2014051731 A JP 2014051731A JP 2014051731 A JP2014051731 A JP 2014051731A JP 2015177309 A JP2015177309 A JP 2015177309A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- electrode pair
- state
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Abstract
【課題】電極対Ａが蓄電して電極対Ｂが放電する状態と、電極対Ａが放電して電極対Ｂが蓄電する状態を切換える駆動回路は、両状態において駆動回路を流れる電流値が同一であるので、電流値を検出しても駆動回路の正常異常が検査できない。
【解決手段】メモリ２とスイッチＮＢの間に接続されている反転回路４に、切換端子ＭＳの電圧によって非反転電圧を出力する状態に切換え可能なものを用いる。非反転電圧を出力する状態では、メモリ２の記憶値を書換えることで、スイッチＮＡ，ＮＢの双方を電流が流れる状態と、スイッチＮＡ，ＮＢの双方を電流が流れない状態が切換えられ、電流値を検出することで駆動回路を検査することが可能となる。
【選択図】図１
【解決手段】メモリ２とスイッチＮＢの間に接続されている反転回路４に、切換端子ＭＳの電圧によって非反転電圧を出力する状態に切換え可能なものを用いる。非反転電圧を出力する状態では、メモリ２の記憶値を書換えることで、スイッチＮＡ，ＮＢの双方を電流が流れる状態と、スイッチＮＡ，ＮＢの双方を電流が流れない状態が切換えられ、電流値を検出することで駆動回路を検査することが可能となる。
【選択図】図１
Description
ＭＥＭＳミラー等は、２個の電極対（本明細書では電極対Ａと電極対Ｂという）を備えており、電極対Ａと電極対Ｂを利用してミラーの傾斜方向を切換える。電極対Ａが蓄電して電極対Ｂが放電した状態と、電極対Ａが放電して電極対Ｂが蓄電した状態の間で切換えると、ミラーの傾斜方向が切換わる。本明細書では、電極対を構成する２個の電極の電位が相違する状態を蓄電状態といい、２個の電極の電位が等しい状態を放電状態という。蓄電状態の電極対では吸引力が発生し、放電状態の電極対では吸引力が発生しない。
電極対Ａと電極対Ｂを備えている電気機器は、電極対Ａが蓄電して電極対Ｂが放電した状態と、電極対Ａが放電して電極対Ｂが蓄電した状態との間を切換える駆動回路を必要とする。
本明細書では、上記に例示したように、電極対Ａと電極対Ｂと駆動回路とを備えている電気機器に関する技術を開示する。
電極対Ａと電極対Ｂを備えている電気機器は、電極対Ａが蓄電して電極対Ｂが放電した状態と、電極対Ａが放電して電極対Ｂが蓄電した状態との間を切換える駆動回路を必要とする。
本明細書では、上記に例示したように、電極対Ａと電極対Ｂと駆動回路とを備えている電気機器に関する技術を開示する。
図１（Ａ）は、電極対Ａと電極対Ｂと駆動回路の一例を示している。ただし、ＭＳ端子は、本明細書に記載の技術で初めて採用したものであり、従来の技術では見られないものある。
駆動回路は、メモリ２と、反転回路４と、電極対Ａのためのスイッチ（図１に例示する場合は、ｎＭＯＳトランジスタＮＡ）と、電極対Ｂのためのスイッチ（ｎＭＯＳトランジスタＮＢ）を備えている。参照符号のＨは直流電源の高圧端子を示し、参照符号Ｌは低圧端子を示しており、参照符号ＰＡ，ＰＢはｐＭＯＳトランジスタを示している。
メモリ２は、メモリ２が記憶している記憶値に従って、ハイ電圧（Ｈ）またはロウ電圧（Ｌ）を出力する。反転回路４は、メモリ２の出力電圧を反転した電圧を出力する。ｐＭＯＳトランジスタＰＡ，ＰＢのゲートには、所定電圧ＶＢが印加される。所定電圧ＶＢは、ｐＭＯＳトランジスタＰＡ，ＰＢの閾値電圧に近い電圧であり、ｐＭＯＳトランジスタＰＡ，ＰＢのソース・ドレイン間抵抗を所定値に調整する。（Ａ１）以降では、ｐＭＯＳトランジスタＰＡが抵抗ＲＡとして図示され、ｐＭＯＳトランジスタＰＢが抵抗ＲＢとして図示されている。
（Ａ１）は、メモリ２がハイ電圧を出力した場合を示し、スイッチＮＡがオンしてスイッチＮＢがオフする。電極対Ａの側では、電極同志を接続する接続回路の電位が場所に依らずに一様となり（このことを「接続回路に電位差が生じない」という）、電極対Ａが放電状態となる。電極対Ｂの側では、電極同志を接続する接続回路の電位が場所によって相違し（このことを「接続回路に電位差が生じる」という）、電極対Ｂが蓄電状態となる。（Ａ１）では電極対Ｂに吸引力が生じる。
（Ａ２）は、メモリ２がロウ電圧を出力した場合を示し、スイッチＮＡがオフしてスイッチＮＢがオンする。電極対Ａの側では、接続回路に電位差が生じる状態となり、電極対Ａが蓄電状態となる。電極対Ｂの側では、接続回路に電位差が生じない状態となり、電極対Ｂが放電状態となる。（Ａ２）では電極対Ａに吸引力が生じる。
図１の駆動回路では、電極対Ａの電極同志を接続する接続回路内にスイッチＮＡが挿入されており、スイッチＮＡのオン・オフによって、接続回路に電位差が生じない状態（Ａ１）と、接続回路に電位差が生じる状態（Ａ２）を切換える。同様に、電極対Ｂの電極同志を接続する接続回路内にスイッチＮＢが挿入されており、スイッチＮＢのオン・オフによって、接続回路に電位差が生じる状態（Ａ１）と、接続回路に電位差が生じない状態（Ａ２）を切換える。
なお（Ａ３）（Ａ４）は、本明細書に記載の技術によって得られるものであり、従来の技術では得られない。
駆動回路は、メモリ２と、反転回路４と、電極対Ａのためのスイッチ（図１に例示する場合は、ｎＭＯＳトランジスタＮＡ）と、電極対Ｂのためのスイッチ（ｎＭＯＳトランジスタＮＢ）を備えている。参照符号のＨは直流電源の高圧端子を示し、参照符号Ｌは低圧端子を示しており、参照符号ＰＡ，ＰＢはｐＭＯＳトランジスタを示している。
メモリ２は、メモリ２が記憶している記憶値に従って、ハイ電圧（Ｈ）またはロウ電圧（Ｌ）を出力する。反転回路４は、メモリ２の出力電圧を反転した電圧を出力する。ｐＭＯＳトランジスタＰＡ，ＰＢのゲートには、所定電圧ＶＢが印加される。所定電圧ＶＢは、ｐＭＯＳトランジスタＰＡ，ＰＢの閾値電圧に近い電圧であり、ｐＭＯＳトランジスタＰＡ，ＰＢのソース・ドレイン間抵抗を所定値に調整する。（Ａ１）以降では、ｐＭＯＳトランジスタＰＡが抵抗ＲＡとして図示され、ｐＭＯＳトランジスタＰＢが抵抗ＲＢとして図示されている。
（Ａ１）は、メモリ２がハイ電圧を出力した場合を示し、スイッチＮＡがオンしてスイッチＮＢがオフする。電極対Ａの側では、電極同志を接続する接続回路の電位が場所に依らずに一様となり（このことを「接続回路に電位差が生じない」という）、電極対Ａが放電状態となる。電極対Ｂの側では、電極同志を接続する接続回路の電位が場所によって相違し（このことを「接続回路に電位差が生じる」という）、電極対Ｂが蓄電状態となる。（Ａ１）では電極対Ｂに吸引力が生じる。
（Ａ２）は、メモリ２がロウ電圧を出力した場合を示し、スイッチＮＡがオフしてスイッチＮＢがオンする。電極対Ａの側では、接続回路に電位差が生じる状態となり、電極対Ａが蓄電状態となる。電極対Ｂの側では、接続回路に電位差が生じない状態となり、電極対Ｂが放電状態となる。（Ａ２）では電極対Ａに吸引力が生じる。
図１の駆動回路では、電極対Ａの電極同志を接続する接続回路内にスイッチＮＡが挿入されており、スイッチＮＡのオン・オフによって、接続回路に電位差が生じない状態（Ａ１）と、接続回路に電位差が生じる状態（Ａ２）を切換える。同様に、電極対Ｂの電極同志を接続する接続回路内にスイッチＮＢが挿入されており、スイッチＮＢのオン・オフによって、接続回路に電位差が生じる状態（Ａ１）と、接続回路に電位差が生じない状態（Ａ２）を切換える。
なお（Ａ３）（Ａ４）は、本明細書に記載の技術によって得られるものであり、従来の技術では得られない。
駆動回路は図２（Ｂ）に示すものであってもよい。この駆動回路でも、「電極対Ａが蓄電して電極対Ｂが放電する」状態と「電極対Ａが放電して電極対Ｂが蓄電する」状態が切換えられる。
（Ｂ１）は、メモリ２がハイ電圧を出力した場合を示し、スイッチＮＡがオンしてスイッチＮＢがオフする。電極対Ａの側では、電極同志を接続する接続回路に電位差が生じ（抵抗ＲＡによって電圧降下が生じる）、電極対Ａが蓄電状態となる。電極対Ｂの側では、電極同志を接続する接続回路に電位差が生じず、電極対Ｂが放電状態となる。（Ｂ１）では電極対Ａに吸引力が生じる。
（Ｂ２）は、メモリ２がロウ電圧を出力した場合を示し、スイッチＮＡがオフしてスイッチＮＢがオンする。電極対Ａの側では、接続回路に電位差が生じない状態となり、電極対Ａが放電状態となる。電極対Ｂの側では、接続回路に電位差が生じる状態となり、電極対Ｂが蓄電状態となる。（Ｂ２）では電極対Ｂに吸引力が生じる。
図２の駆動回路では、電極対Ａの電極同志を接続する接続回路にスイッチＮＡが接続されており、スイッチＮＡのオン・オフによって、接続回路に電位差が生じる状態（Ｂ１）と、接続回路に電位差が生じない状態（Ｂ２）を切換える。同様に、電極対Ｂの電極同志を接続する接続回路にスイッチＮＢが接続されており、スイッチＮＢのオン・オフによって、接続回路に電位差が生じない状態（Ｂ１）と、接続回路に電位差が生じる状態（Ｂ２）を切換える。
本明細書では、図１に例示したように電極対の電極同志を接続する接続回路内にスイッチが挿入されている場合と、図２に例示したように電極対の電極同志を接続する接続回路にスイッチが接続されている場合を総称して、接続回路にスイッチが接続されているという。図３、図４でも同様である。
なお（Ｂ３）（Ｂ４）は、本明細書に記載の技術によって得られるものであり、従来の技術では得られない。
（Ｂ１）は、メモリ２がハイ電圧を出力した場合を示し、スイッチＮＡがオンしてスイッチＮＢがオフする。電極対Ａの側では、電極同志を接続する接続回路に電位差が生じ（抵抗ＲＡによって電圧降下が生じる）、電極対Ａが蓄電状態となる。電極対Ｂの側では、電極同志を接続する接続回路に電位差が生じず、電極対Ｂが放電状態となる。（Ｂ１）では電極対Ａに吸引力が生じる。
（Ｂ２）は、メモリ２がロウ電圧を出力した場合を示し、スイッチＮＡがオフしてスイッチＮＢがオンする。電極対Ａの側では、接続回路に電位差が生じない状態となり、電極対Ａが放電状態となる。電極対Ｂの側では、接続回路に電位差が生じる状態となり、電極対Ｂが蓄電状態となる。（Ｂ２）では電極対Ｂに吸引力が生じる。
図２の駆動回路では、電極対Ａの電極同志を接続する接続回路にスイッチＮＡが接続されており、スイッチＮＡのオン・オフによって、接続回路に電位差が生じる状態（Ｂ１）と、接続回路に電位差が生じない状態（Ｂ２）を切換える。同様に、電極対Ｂの電極同志を接続する接続回路にスイッチＮＢが接続されており、スイッチＮＢのオン・オフによって、接続回路に電位差が生じない状態（Ｂ１）と、接続回路に電位差が生じる状態（Ｂ２）を切換える。
本明細書では、図１に例示したように電極対の電極同志を接続する接続回路内にスイッチが挿入されている場合と、図２に例示したように電極対の電極同志を接続する接続回路にスイッチが接続されている場合を総称して、接続回路にスイッチが接続されているという。図３、図４でも同様である。
なお（Ｂ３）（Ｂ４）は、本明細書に記載の技術によって得られるものであり、従来の技術では得られない。
駆動回路は図３（Ｃ）に示すものであってもよい。この駆動回路は、電極対ＡのためのスイッチＰＡと電極対ＢのためのスイッチＰＢにｐＭＯＳトランジスタを用いる。ｎＭＯＳトランジスタＮＡ，ＮＢのゲートには、所定電圧ＶＢが印加される。所定電圧ＶＢは、ｎＭＯＳトランジスタＮＡ，ＮＢの閾値電圧に近い電圧であり、ｎＭＯＳトランジスタＮＡ，ＮＢのソース・ドレイン間抵抗を所定値に調整する。（Ｃ１）以降では、ｎＭＯＳトランジスタＮＡが抵抗ＲＡとして図示され、ｎＭＯＳトランジスタＮＢが抵抗ＲＢとして図示されている。
図３（Ｃ）の駆動回路でも、「電極対Ａが蓄電して電極対Ｂが放電する」状態と「電極対Ａが放電して電極対Ｂが蓄電する」状態が切換えられる。
（Ｃ１）は、メモリ２がロウ電圧を出力した場合を示し、スイッチＰＡがオンしてスイッチＰＢがオフする。電極対Ａの側では、電極同志を接続する接続回路に電位差が生じ（抵抗ＲＡによって電圧降下が生じる）、電極対Ａが蓄電状態となる。電極対Ｂの側では、電極同志を接続する接続回路に電位差が生じず、電極対Ｂが放電状態となる。（Ｃ１）では電極対Ａに吸引力が生じる。
（Ｃ２）は、メモリ２がハイ電圧を出力した場合を示し、スイッチＰＡがオフしてスイッチＰＢがオンする。電極対Ａの側では、接続回路に電位差が生じない状態となり、電極対Ａが放電状態となる。電極対Ｂの側では、接続回路に電位差が生じる状態となり、電極対Ｂが蓄電状態となる。（Ｃ２）では電極対Ｂに吸引力が生じる。
図３の駆動回路では、電極対Ａの電極同志を接続する接続回路にスイッチＰＡが接続されており、スイッチＰＡのオン・オフによって、接続回路に電位差が生じる状態（Ｃ１）と、接続回路に電位差が生じない状態（Ｃ２）を切換える。同様に、電極対Ｂの電極同志を接続する接続回路にスイッチＰＢが接続されており、スイッチＰＢのオン・オフによって、接続回路に電位差が生じない状態（Ｃ１）と、接続回路に電位差が生じる状態（Ｃ２）を切換える。
なお（Ｃ３）（Ｃ４）は、本明細書に記載の技術によって得られるものであり、従来の技術では得られない。
図３（Ｃ）の駆動回路でも、「電極対Ａが蓄電して電極対Ｂが放電する」状態と「電極対Ａが放電して電極対Ｂが蓄電する」状態が切換えられる。
（Ｃ１）は、メモリ２がロウ電圧を出力した場合を示し、スイッチＰＡがオンしてスイッチＰＢがオフする。電極対Ａの側では、電極同志を接続する接続回路に電位差が生じ（抵抗ＲＡによって電圧降下が生じる）、電極対Ａが蓄電状態となる。電極対Ｂの側では、電極同志を接続する接続回路に電位差が生じず、電極対Ｂが放電状態となる。（Ｃ１）では電極対Ａに吸引力が生じる。
（Ｃ２）は、メモリ２がハイ電圧を出力した場合を示し、スイッチＰＡがオフしてスイッチＰＢがオンする。電極対Ａの側では、接続回路に電位差が生じない状態となり、電極対Ａが放電状態となる。電極対Ｂの側では、接続回路に電位差が生じる状態となり、電極対Ｂが蓄電状態となる。（Ｃ２）では電極対Ｂに吸引力が生じる。
図３の駆動回路では、電極対Ａの電極同志を接続する接続回路にスイッチＰＡが接続されており、スイッチＰＡのオン・オフによって、接続回路に電位差が生じる状態（Ｃ１）と、接続回路に電位差が生じない状態（Ｃ２）を切換える。同様に、電極対Ｂの電極同志を接続する接続回路にスイッチＰＢが接続されており、スイッチＰＢのオン・オフによって、接続回路に電位差が生じない状態（Ｃ１）と、接続回路に電位差が生じる状態（Ｃ２）を切換える。
なお（Ｃ３）（Ｃ４）は、本明細書に記載の技術によって得られるものであり、従来の技術では得られない。
駆動回路は図４（Ｄ）に示すものであってもよい。この駆動回路でも、「電極対Ａが蓄電して電極対Ｂが放電する」状態と「電極対Ａが放電して電極対Ｂが蓄電する」状態が切換えられる。
（Ｄ１）は、メモリ２がロウ電圧を出力した場合を示し、スイッチＰＡがオンしてスイッチＰＢがオフする。電極対Ａの側では、電極同志を接続する接続回路に電位差が生じず、電極対Ａが放電状態となる。電極対Ｂの側では、電極同志を接続する接続回路に電位差が生じ、電極対Ｂが蓄電状態となる。（Ｄ１）の状態では電極対Ｂに吸引力が生じる。
（Ｄ２）は、メモリ２がハイ電圧を出力した場合を示し、スイッチＰＡがオフしてスイッチＰＢがオンする。電極対Ａの側では、接続回路に電位差が生じる状態となり、電極対Ａが蓄電状態となる。電極対Ｂの側では、接続回路に電位差が生じない状態となり、電極対Ｂが放電状態となる。（Ｄ２）では電極対Ａに吸引力が生じる。
図４の駆動回路では、電極対Ａの電極同志を接続する接続回路内にスイッチＰＡが接続されており、スイッチＰＡのオン・オフによって、接続回路に電位差が生じない状態（Ｄ１）と、接続回路に電位差が生じる状態（Ｄ２）を切換える。同様に、電極対Ｂの電極同志を接続する接続回路内にスイッチＰＢが接続されており、スイッチＰＢのオン・オフによって、接続回路に電位差が生じる状態（Ｄ１）と、接続回路に電位差が生じない状態（Ｄ２）を切換える。
なお（Ｄ３）（Ｄ４）は、本明細書に記載の技術によって得られるものであり、従来の技術では得られない。
上記の駆動回路が、特許文献１と２に開示されている。
（Ｄ１）は、メモリ２がロウ電圧を出力した場合を示し、スイッチＰＡがオンしてスイッチＰＢがオフする。電極対Ａの側では、電極同志を接続する接続回路に電位差が生じず、電極対Ａが放電状態となる。電極対Ｂの側では、電極同志を接続する接続回路に電位差が生じ、電極対Ｂが蓄電状態となる。（Ｄ１）の状態では電極対Ｂに吸引力が生じる。
（Ｄ２）は、メモリ２がハイ電圧を出力した場合を示し、スイッチＰＡがオフしてスイッチＰＢがオンする。電極対Ａの側では、接続回路に電位差が生じる状態となり、電極対Ａが蓄電状態となる。電極対Ｂの側では、接続回路に電位差が生じない状態となり、電極対Ｂが放電状態となる。（Ｄ２）では電極対Ａに吸引力が生じる。
図４の駆動回路では、電極対Ａの電極同志を接続する接続回路内にスイッチＰＡが接続されており、スイッチＰＡのオン・オフによって、接続回路に電位差が生じない状態（Ｄ１）と、接続回路に電位差が生じる状態（Ｄ２）を切換える。同様に、電極対Ｂの電極同志を接続する接続回路内にスイッチＰＢが接続されており、スイッチＰＢのオン・オフによって、接続回路に電位差が生じる状態（Ｄ１）と、接続回路に電位差が生じない状態（Ｄ２）を切換える。
なお（Ｄ３）（Ｄ４）は、本明細書に記載の技術によって得られるものであり、従来の技術では得られない。
上記の駆動回路が、特許文献１と２に開示されている。
図１の駆動回路の場合、（Ａ１）の状態では抵抗ＲＡに電流Ｉｂが流れ、（Ａ２）の状態では抵抗ＲＢに電流Ｉｂが流れる。（Ａ１）の状態でも（Ａ２）の状態でも、高圧端子Ｈと低圧端子Ｌの間を流れる電流値が変化しないために、高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出しても、（Ａ１）と（Ａ２）の切換が実施されたのか否かを判定することができない。
図２の駆動回路の場合、（Ｂ１）の状態では抵抗ＲＡに電流Ｉｂが流れ、（Ｂ２）の状態では抵抗ＲＢに電流Ｉｂが流れる。（Ｂ１）の状態でも（Ｂ２）の状態でも、高圧端子Ｈと低圧端子Ｌの間を流れる電流値が変化しないために、高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出しても、（Ｂ１）と（Ｂ２）の切換が実施されたのか否かを判定することができない。
図３の駆動回路の場合、（Ｃ１）の状態では抵抗ＲＡに電流Ｉｂが流れ、（Ｃ２）の状態では抵抗ＲＢに電流Ｉｂが流れる。（Ｃ１）の状態でも（Ｃ２）の状態でも、高圧端子Ｈと低圧端子Ｌの間を流れる電流値が変化しないために、高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出しても、（Ｃ１）と（Ｃ２）の切換が実施されたのか否かを判定することができない。
図４の駆動回路の場合、（Ｄ１）の状態では抵抗ＲＡに電流Ｉｂが流れ、（Ｄ２）の状態では抵抗ＲＢに電流Ｉｂが流れる。（Ｄ１）の状態でも（Ｄ２）の状態でも、高圧端子Ｈと低圧端子Ｌの間を流れる電流値が変化しないために、高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出しても、（Ｄ１）と（Ｄ２）の切換が実施されたのか否かを判定することができない。
図１から図４に示した駆動回路は、「電極対Ａが蓄電して電極対Ｂが放電する」状態と「電極対Ａが放電して電極対Ｂが蓄電する」状態を切換える際に、高圧端子Ｈと低圧端子Ｌの間を流れる電流値の大きさが変化しないことから、高圧端子Ｈと低圧端子Ｌの間を流れる電流の大きさを検出しても、駆動回路の正常・異常を検査することができない。
本明細書では、駆動回路の高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出することによって、駆動回路の正常・異常を検査できる技術を開示する。
図２の駆動回路の場合、（Ｂ１）の状態では抵抗ＲＡに電流Ｉｂが流れ、（Ｂ２）の状態では抵抗ＲＢに電流Ｉｂが流れる。（Ｂ１）の状態でも（Ｂ２）の状態でも、高圧端子Ｈと低圧端子Ｌの間を流れる電流値が変化しないために、高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出しても、（Ｂ１）と（Ｂ２）の切換が実施されたのか否かを判定することができない。
図３の駆動回路の場合、（Ｃ１）の状態では抵抗ＲＡに電流Ｉｂが流れ、（Ｃ２）の状態では抵抗ＲＢに電流Ｉｂが流れる。（Ｃ１）の状態でも（Ｃ２）の状態でも、高圧端子Ｈと低圧端子Ｌの間を流れる電流値が変化しないために、高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出しても、（Ｃ１）と（Ｃ２）の切換が実施されたのか否かを判定することができない。
図４の駆動回路の場合、（Ｄ１）の状態では抵抗ＲＡに電流Ｉｂが流れ、（Ｄ２）の状態では抵抗ＲＢに電流Ｉｂが流れる。（Ｄ１）の状態でも（Ｄ２）の状態でも、高圧端子Ｈと低圧端子Ｌの間を流れる電流値が変化しないために、高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出しても、（Ｄ１）と（Ｄ２）の切換が実施されたのか否かを判定することができない。
図１から図４に示した駆動回路は、「電極対Ａが蓄電して電極対Ｂが放電する」状態と「電極対Ａが放電して電極対Ｂが蓄電する」状態を切換える際に、高圧端子Ｈと低圧端子Ｌの間を流れる電流値の大きさが変化しないことから、高圧端子Ｈと低圧端子Ｌの間を流れる電流の大きさを検出しても、駆動回路の正常・異常を検査することができない。
本明細書では、駆動回路の高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出することによって、駆動回路の正常・異常を検査できる技術を開示する。
本明細書では、電極対Ａと電極対Ｂと駆動回路を備えており、駆動回路がメモリと反転回路とスイッチＡとスイッチＢを備えている電気機器を開示する。
図１から図４に例示したように、スイッチＡは電極対Ａの電極同志を接続する接続回路に接続されており（図１と図４の場合は接続回路内に接続されており、図２と図３では接続回路に接続されている）、スイッチＡのオン・オフによって、電極対Ａの電極同志を接続する接続回路に電位差が生じない放電状態と、接続回路に電位差が生じる蓄電状態が切換えられる。スイッチＢは電極対Ｂの電極同志を接続する接続回路に接続されており、スイッチＢのオン・オフによって、電極対Ｂの電極同志を接続する接続回路に電位差が生じない放電状態と、接続回路に電位差が生じる蓄電状態が切換えられる。
反転回路は、入力端子と出力端子と切換端子を備えている。切換端子に第１電圧が印加されていると入力端子に入力している電圧を反転した電圧を出力端子に出力し、切換端子に第２電圧が印加されていると入力端子に入力している電圧に等しい電圧を出力端子に出力する。すなわち、反転回路は、切換端子に加える電圧によって、反転電圧を出力するか非反転電圧を出力するかが切換可能である。
図１から図４に例示したように、メモリの出力端子は、スイッチＡのゲートと反転回路の入力端子に接続されており、反転回路の出力端子は、スイッチＢのゲートに接続されている。
反転回路の切換端子に第１電圧が印加されると、スイッチＡのゲートに印加する電圧を反転した電圧がスイッチＢのゲートに印加される。この結果、スイッチＡとスイッチＢの一方がオンして他方がオフする状態と、一方がオフして他方がオンする状態との間で切換わる状態となる。本明細書では、これを通常動作モードという。
反転回路の切換端子に第２電圧が印加されると、スイッチＡのゲートに印加する電圧が反転されないでスイッチＢのゲートに印加される。この結果、スイッチＡとスイッチＢの双方がオンする状態と、双方がオフする状態との間で切換わる状態となる。本明細書では、これを検査モードという。
図１から図４に例示したように、スイッチＡは電極対Ａの電極同志を接続する接続回路に接続されており（図１と図４の場合は接続回路内に接続されており、図２と図３では接続回路に接続されている）、スイッチＡのオン・オフによって、電極対Ａの電極同志を接続する接続回路に電位差が生じない放電状態と、接続回路に電位差が生じる蓄電状態が切換えられる。スイッチＢは電極対Ｂの電極同志を接続する接続回路に接続されており、スイッチＢのオン・オフによって、電極対Ｂの電極同志を接続する接続回路に電位差が生じない放電状態と、接続回路に電位差が生じる蓄電状態が切換えられる。
反転回路は、入力端子と出力端子と切換端子を備えている。切換端子に第１電圧が印加されていると入力端子に入力している電圧を反転した電圧を出力端子に出力し、切換端子に第２電圧が印加されていると入力端子に入力している電圧に等しい電圧を出力端子に出力する。すなわち、反転回路は、切換端子に加える電圧によって、反転電圧を出力するか非反転電圧を出力するかが切換可能である。
図１から図４に例示したように、メモリの出力端子は、スイッチＡのゲートと反転回路の入力端子に接続されており、反転回路の出力端子は、スイッチＢのゲートに接続されている。
反転回路の切換端子に第１電圧が印加されると、スイッチＡのゲートに印加する電圧を反転した電圧がスイッチＢのゲートに印加される。この結果、スイッチＡとスイッチＢの一方がオンして他方がオフする状態と、一方がオフして他方がオンする状態との間で切換わる状態となる。本明細書では、これを通常動作モードという。
反転回路の切換端子に第２電圧が印加されると、スイッチＡのゲートに印加する電圧が反転されないでスイッチＢのゲートに印加される。この結果、スイッチＡとスイッチＢの双方がオンする状態と、双方がオフする状態との間で切換わる状態となる。本明細書では、これを検査モードという。
上記の通常動作モードは、(Ａ１，Ａ２)、(Ｂ１，Ｂ２)、(Ｃ１，Ｃ２)、(Ｄ１，Ｄ２)を参照して説明した事項である。通常動作モードを選択することで、「電極対Ａが蓄電して電極対Ｂが放電する」状態と「電極対Ａが放電して電極対Ｂが蓄電する」状態を切換えることができる。駆動回路が意図したように動作することがわかる。
検査モードは、(Ａ３，Ａ４)、(Ｂ３，Ｂ４)、(Ｃ３，Ｃ４)、(Ｄ３，Ｄ４)を参照して説明する事項であり、駆動回路が正常に作動するか否かを検査することが可能となる。
検査モードは、(Ａ３，Ａ４)、(Ｂ３，Ｂ４)、(Ｃ３，Ｃ４)、(Ｄ３，Ｄ４)を参照して説明する事項であり、駆動回路が正常に作動するか否かを検査することが可能となる。
図１の場合、ＭＳは反転回路４の切換端子を示し、切換端子ＭＳにロウ電圧（この場合は第１電圧がロウ電圧の場合を例示している）が印加されると、反転回路４はメモリ２が出力した電圧を反転した電圧を出力する。反転回路４が反転電圧を出力する場合の動作は、（Ａ１）（Ａ２）で説明した通りである。
切換端子ＭＳにハイ電圧（この場合は第２電圧がハイ電圧の場合を例示している）が印加されると、反転回路４は反転しない電圧を出力する。すなわちメモリ２が出力した電圧をそのまま出力する。
（Ａ３）は、切換端子ＭＳにハイ電圧が印加され、メモリ２がハイ電圧を出力した場合を示し、スイッチＮＡとスイッチＮＢの双方がオンし、抵抗ＲＡと抵抗ＲＢの双方に電流Ｉｂが流れる。駆動回路の高圧端子Ｈと低圧端子Ｌの間に、２×Ｉｂの電流が流れる。
（Ａ４）は、切換端子ＭＳにハイ電圧が印加され、メモリ２がロウ電圧を出力した場合を示し、スイッチＮＡとスイッチＮＢの双方がオフし、抵抗ＲＡにも抵抗ＲＢにも電流が流れない。駆動回路の高圧端子Ｈと低圧端子Ｌの間に電流が流れない。
反転回路４の切換端子ＭＳに第２電圧（図1に例示する場合はハイ電圧）を印加した状態でメモリ２の記憶値を反転させた時に、駆動回路を流れる電流が、２×Ｉｂとゼロとの間で変化すれば、駆動回路が正常に作動していることが判明する。
切換端子ＭＳにハイ電圧（この場合は第２電圧がハイ電圧の場合を例示している）が印加されると、反転回路４は反転しない電圧を出力する。すなわちメモリ２が出力した電圧をそのまま出力する。
（Ａ３）は、切換端子ＭＳにハイ電圧が印加され、メモリ２がハイ電圧を出力した場合を示し、スイッチＮＡとスイッチＮＢの双方がオンし、抵抗ＲＡと抵抗ＲＢの双方に電流Ｉｂが流れる。駆動回路の高圧端子Ｈと低圧端子Ｌの間に、２×Ｉｂの電流が流れる。
（Ａ４）は、切換端子ＭＳにハイ電圧が印加され、メモリ２がロウ電圧を出力した場合を示し、スイッチＮＡとスイッチＮＢの双方がオフし、抵抗ＲＡにも抵抗ＲＢにも電流が流れない。駆動回路の高圧端子Ｈと低圧端子Ｌの間に電流が流れない。
反転回路４の切換端子ＭＳに第２電圧（図1に例示する場合はハイ電圧）を印加した状態でメモリ２の記憶値を反転させた時に、駆動回路を流れる電流が、２×Ｉｂとゼロとの間で変化すれば、駆動回路が正常に作動していることが判明する。
図２の（Ｂ３）と（Ｂ４）でも同様であり、反転回路４の切換端子ＭＳに第２電圧（例示の場合はハイ電圧）を印加した状態でメモリ２の記憶値を反転させた時に、駆動回路を流れる電流が、２×Ｉｂとゼロとの間で変化すれば、駆動回路が正常に作動していることが判明する。
図３の（Ｃ３）と（Ｃ４）でも同様であり、反転回路４の切換端子ＭＳに第２電圧を印加した状態でメモリ２の記憶値を反転させた時に、駆動回路を流れる電流が、２×Ｉｂとゼロとの間で変化すれば、駆動回路が正常に作動していることが判明する。
図４の（Ｄ３）と（Ｄ４）でも同様であり、反転回路４の切換端子ＭＳに第２電圧を印加した状態でメモリ２の記憶値を反転させた時に、駆動回路を流れる電流が、２×Ｉｂとゼロとの間で変化すれば、駆動回路が正常に作動していることが判明する。
切換端子ＭＳを備えており、反転電圧を出力する状態と非反転電圧を出力する状態を切換えることができる反転回路を利用すると、駆動回路の高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出すること正常・異常を検査できる駆動回路が得られる。
図３の（Ｃ３）と（Ｃ４）でも同様であり、反転回路４の切換端子ＭＳに第２電圧を印加した状態でメモリ２の記憶値を反転させた時に、駆動回路を流れる電流が、２×Ｉｂとゼロとの間で変化すれば、駆動回路が正常に作動していることが判明する。
図４の（Ｄ３）と（Ｄ４）でも同様であり、反転回路４の切換端子ＭＳに第２電圧を印加した状態でメモリ２の記憶値を反転させた時に、駆動回路を流れる電流が、２×Ｉｂとゼロとの間で変化すれば、駆動回路が正常に作動していることが判明する。
切換端子ＭＳを備えており、反転電圧を出力する状態と非反転電圧を出力する状態を切換えることができる反転回路を利用すると、駆動回路の高圧端子Ｈと低圧端子Ｌの間を流れる電流値を検出すること正常・異常を検査できる駆動回路が得られる。
図１から図４に例示した回路では、スイッチのオン・オフによって、電極対の電極同志を接続する接続回路に電位差が生じない放電状態と、電極同志を接続する接続回路に電位差が生じる蓄電状態が切換えられる。
上記回路は、ｐＭＯＳトランジスタとｎＭＯＳトランジスタを直列に接続した直列回路を利用して構成することができる。
その場合は、直流電源の高圧端子に接続されるｐＭＯＳトランジスタＰＡと、直流電源の低圧端子に接続されるｎＭＯＳトランジスタＮＡを直列に接続して直列回路Ａとし、その高圧端子に接続されるｐＭＯＳトランジスタＰＢと、その低圧端子に接続されるｎＭＯＳトランジスタＮＢを直列に接続して直列回路Ｂとする。図１と図２の場合（ｎＭＯＳトランジスタをスイッチに用いる場合）は、直流電源の高圧端子Ｈをプラスの電位とし、直流電源の低圧端子Ｌを接地電圧とする。図３と図４の場合（ｐＭＯＳトランジスタをスイッチに用いる場合）は、直流電源の高圧端子Ｈを接地電位とし、直流電源の低圧端子をマイナスの電位とする。
ｐＭＯＳトランジスタＰＡとｎＭＯＳトランジスタＮＡの接続点に電極対Ａの一方の電極を接続する。電極対Ａの他方の電極は、図１と図３に例示するように、直流電源の低圧端子Ｌに接続してもよいし、図２と図４に示すように、直流電源の高圧端子Ｈに接続してもよい。同様に、ｐＭＯＳトランジスタＰＢとｎＭＯＳトランジスタＮＢの接続点に電極対Ｂの一方の電極を接続する。電極対Ｂの他方の電極は、図１と図３に例示するように、直流電源の低圧端子Ｌに接続してもよいし、図２と図４に示すように、直流電源の高圧端子Ｈに接続してもよい。
図１と図２の場合（ｎＭＯＳトランジスタをスイッチに用いる場合）は、メモリの出力端子を反転回路の入力端子に接続するほか、図１と図２に例示したように、ｎＭＯＳトランジスタＮＡのゲートに接続する。この場合は、反転回路の出力端子をｎＭＯＳトランジスタＮＢのゲートに接続する。また、ｐＭＯＳトランジスタＰＡのゲートとｐＭＯＳトランジスタＰＢのゲートには、所定電圧を印加する。その所定電圧が閾値電圧の近傍にあると、ｐＭＯＳトランジスタＰＡは抵抗ＲＡとして動作し、ｐＭＯＳトランジスタＰＢは抵抗ＲＢとして動作する。
図３と図４の場合（ｐＭＯＳトランジスタをスイッチに用いる場合）は、メモリの出力端子を反転回路の入力端子に接続するほか、図３と図４に例示したように、ｐＭＯＳトランジスタＰＡのゲートに接続する。この場合は、反転回路の出力端子をｐＭＯＳトランジスタＰＢのゲートに接続する。また、ｎＭＯＳトランジスタＮＡのゲートとｎＭＯＳトランジスタＮＢのゲートには、所定電圧を印加する。その所定電圧が閾値電圧に近傍にあると、ｎＭＯＳトランジスタＮＡは抵抗ＲＡとして動作し、ｎＭＯＳトランジスタＮＢは抵抗ＲＢとして動作する。
上記回路は、ｐＭＯＳトランジスタとｎＭＯＳトランジスタを直列に接続した直列回路を利用して構成することができる。
その場合は、直流電源の高圧端子に接続されるｐＭＯＳトランジスタＰＡと、直流電源の低圧端子に接続されるｎＭＯＳトランジスタＮＡを直列に接続して直列回路Ａとし、その高圧端子に接続されるｐＭＯＳトランジスタＰＢと、その低圧端子に接続されるｎＭＯＳトランジスタＮＢを直列に接続して直列回路Ｂとする。図１と図２の場合（ｎＭＯＳトランジスタをスイッチに用いる場合）は、直流電源の高圧端子Ｈをプラスの電位とし、直流電源の低圧端子Ｌを接地電圧とする。図３と図４の場合（ｐＭＯＳトランジスタをスイッチに用いる場合）は、直流電源の高圧端子Ｈを接地電位とし、直流電源の低圧端子をマイナスの電位とする。
ｐＭＯＳトランジスタＰＡとｎＭＯＳトランジスタＮＡの接続点に電極対Ａの一方の電極を接続する。電極対Ａの他方の電極は、図１と図３に例示するように、直流電源の低圧端子Ｌに接続してもよいし、図２と図４に示すように、直流電源の高圧端子Ｈに接続してもよい。同様に、ｐＭＯＳトランジスタＰＢとｎＭＯＳトランジスタＮＢの接続点に電極対Ｂの一方の電極を接続する。電極対Ｂの他方の電極は、図１と図３に例示するように、直流電源の低圧端子Ｌに接続してもよいし、図２と図４に示すように、直流電源の高圧端子Ｈに接続してもよい。
図１と図２の場合（ｎＭＯＳトランジスタをスイッチに用いる場合）は、メモリの出力端子を反転回路の入力端子に接続するほか、図１と図２に例示したように、ｎＭＯＳトランジスタＮＡのゲートに接続する。この場合は、反転回路の出力端子をｎＭＯＳトランジスタＮＢのゲートに接続する。また、ｐＭＯＳトランジスタＰＡのゲートとｐＭＯＳトランジスタＰＢのゲートには、所定電圧を印加する。その所定電圧が閾値電圧の近傍にあると、ｐＭＯＳトランジスタＰＡは抵抗ＲＡとして動作し、ｐＭＯＳトランジスタＰＢは抵抗ＲＢとして動作する。
図３と図４の場合（ｐＭＯＳトランジスタをスイッチに用いる場合）は、メモリの出力端子を反転回路の入力端子に接続するほか、図３と図４に例示したように、ｐＭＯＳトランジスタＰＡのゲートに接続する。この場合は、反転回路の出力端子をｐＭＯＳトランジスタＰＢのゲートに接続する。また、ｎＭＯＳトランジスタＮＡのゲートとｎＭＯＳトランジスタＮＢのゲートには、所定電圧を印加する。その所定電圧が閾値電圧に近傍にあると、ｎＭＯＳトランジスタＮＡは抵抗ＲＡとして動作し、ｎＭＯＳトランジスタＮＢは抵抗ＲＢとして動作する。
メモリの出力端子が、ｐＭＯＳトランジスタＰＡとｎＭＯＳトランジスタＮＡの一方（図１、図２の場合はｎＭＯＳトランジスタＮＡであり、図３、図４の場合はｐＭＯＳトランジスタＰＡである）のゲートに接続されており、反転回路の出力端子がｐＭＯＳトランジスタＰＢとｎＭＯＳトランジスタＮＢの一方（図１、図２の場合はｎＭＯＳトランジスタＮＢであり、図３、図４の場合はｐＭＯＳトランジスタＰＢである）のゲートに接続されており、ｐＭＯＳトランジスタＰＡとｎＭＯＳトランジスタＮＡの他方（図１、図２の場合はｐＭＯＳトランジスタＰＡであり、図３、図４の場合はｎＭＯＳトランジスタＮＡである）のゲートと、ｐＭＯＳトランジスタＰＢとｎＭＯＳトランジスタＮＢの他方（図１、図２の場合はｐＭＯＳトランジスタＰＢであり、図３、図４の場合はｎＭＯＳトランジスタＮＢである）のゲートに所定電圧が印加されると、メモリまたは反転回路の出力電圧がゲートに印加されたトランジスタがスイッチとなり、所定電圧がゲートに印加されたトランジスタが抵抗となり、図１〜図４に例示した駆動回路が得られる。
ゲートに所定電圧を印加して抵抗として動作させるトランジスタは、ゲート電圧を調整することで抵抗値を調整することができる。その場合、反転回路の切換端子に第１電圧が印加されている間（反転電圧を出力する状態）は、所定電圧に第１所定電圧を用い、切換端子に第２電圧が印加されている間（非反転電圧を出力する状態）は、所定電圧に第２所定電圧を用いることが好ましい。その場合、切換端子に第１電圧が印加されている間（反転電圧を出力する通常動作モード）は、高い抵抗値をもたらす電圧を第１所定電圧とすることで、駆動回路の消費電力を低減することができる。切換端子に第２電圧が印加されている間（非反転電圧を出力する検査モード）は、低い抵抗値をもたらす電圧を第２所定電圧とすることで、検査に用いる電流値の変化を大きくすることができる。検査しやすくなる。
ｐＭＯＳトランジスタを抵抗に利用する場合は、第１所定電圧＞第２所定電圧とすることで、通常動作モードでは高抵抗値に調整でき、検査モードでは低抵抗値に調整できる。ｎＭＯＳトランジスタを抵抗に利用する場合は、第１所定電圧＜第２所定電圧とすることで、通常動作モードでは高抵抗値に調整でき、検査モードでは低抵抗値に調整できる。
ｐＭＯＳトランジスタを抵抗に利用する場合は、第１所定電圧＞第２所定電圧とすることで、通常動作モードでは高抵抗値に調整でき、検査モードでは低抵抗値に調整できる。ｎＭＯＳトランジスタを抵抗に利用する場合は、第１所定電圧＜第２所定電圧とすることで、通常動作モードでは高抵抗値に調整でき、検査モードでは低抵抗値に調整できる。
本明細書に記載の技術によると、駆動回路の高圧端子と低圧端子の間を流れる電流値を検出することで駆動回路の正常異常を検査することが可能となる。他の検査技術に比して駆動回路に付加する検査用回路を簡単化することができる。
以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）
電極対Ａの一方の電極と他方の電極は間隔を隔てて対向している。
電極対Ｂの一方の電極と他方の電極は間隔を隔てて対向している。
電極対Ａの一方の電極は揺動軸の一方側においてミラーに固定されている。
電極対Ｂの一方の電極は揺動軸の他方側においてミラーに固定されている。
電極対Ａの他方の電極と電極対Ｂの他方の電極は基板に固定されている。
電極対Ａが蓄電状態となって電極対Ｂが放電状態となると揺動軸の一方側が基板に接近する向きに傾斜し、電極対Ａが放電状態となって電極対Ｂが蓄電状態となると揺動軸の他方側が基板に接近する向きに傾斜する。
（第２特徴）
図６に示すように、メモリ装置３はメモリ２と反転装置５を内蔵している。メモリ２はメモリ２に記憶している記憶値に従ってハイ電圧またはロウ電圧を出力する。反転装置５は、メモリ２の出力電圧を反転した電圧を出力する。メモリ装置３は、２個の出力端子を備えており、一方の出力端子２２にはメモリ２の出力電圧を出力する。参照番号６は、マルチプレクサであり、第１入力端子（１）と第２入力端子（２）と切換端子ＭＳと出力端子２４を備えている。第１入力端子（１）には、反転装置５の出力電圧が入力する。第２入力端子（２）には、メモリ２の出力電圧が入力される。切換端子ＭＳにロウ電圧が入力されると、マルチプレクサ６は、第１入力端子（１）の電圧を出力端子２４に出力する。切換端子ＭＳにハイ電圧が入力されると、マルチプレクサ６は、第２入力端子（２）の電圧を出力端子２４に出力する。この結果、切換端子ＭＳにロウ電圧が入力されると、マルチプレクサ６は、メモリ２の出力電圧を反転した電圧（反転電圧）を端子２４に出力する。切換端子ＭＳにハイ電圧が入力されると、マルチプレクサ６は、メモリ２の出力電圧（非反転電圧）を端子２４に出力する。
図６の回路は、図５の回路と実質的に同一である。図５の回路では、反転回路４の切換端子ＭＳにロウ電圧が入力すると、反転回路４はメモリ２の出力電圧を反転した電圧（反転電圧）を端子２４に出力する。反転回路の４の切換端子ＭＳにハイ電圧が入力すると、反転回路４はメモリ２の出力電圧を反転しない電圧（非反転電圧）を端子２４に出力する。
図６の反転装置５とマルチプレクサ６で、図２の反転回路４を構成していることがわかる。
（第１特徴）
電極対Ａの一方の電極と他方の電極は間隔を隔てて対向している。
電極対Ｂの一方の電極と他方の電極は間隔を隔てて対向している。
電極対Ａの一方の電極は揺動軸の一方側においてミラーに固定されている。
電極対Ｂの一方の電極は揺動軸の他方側においてミラーに固定されている。
電極対Ａの他方の電極と電極対Ｂの他方の電極は基板に固定されている。
電極対Ａが蓄電状態となって電極対Ｂが放電状態となると揺動軸の一方側が基板に接近する向きに傾斜し、電極対Ａが放電状態となって電極対Ｂが蓄電状態となると揺動軸の他方側が基板に接近する向きに傾斜する。
（第２特徴）
図６に示すように、メモリ装置３はメモリ２と反転装置５を内蔵している。メモリ２はメモリ２に記憶している記憶値に従ってハイ電圧またはロウ電圧を出力する。反転装置５は、メモリ２の出力電圧を反転した電圧を出力する。メモリ装置３は、２個の出力端子を備えており、一方の出力端子２２にはメモリ２の出力電圧を出力する。参照番号６は、マルチプレクサであり、第１入力端子（１）と第２入力端子（２）と切換端子ＭＳと出力端子２４を備えている。第１入力端子（１）には、反転装置５の出力電圧が入力する。第２入力端子（２）には、メモリ２の出力電圧が入力される。切換端子ＭＳにロウ電圧が入力されると、マルチプレクサ６は、第１入力端子（１）の電圧を出力端子２４に出力する。切換端子ＭＳにハイ電圧が入力されると、マルチプレクサ６は、第２入力端子（２）の電圧を出力端子２４に出力する。この結果、切換端子ＭＳにロウ電圧が入力されると、マルチプレクサ６は、メモリ２の出力電圧を反転した電圧（反転電圧）を端子２４に出力する。切換端子ＭＳにハイ電圧が入力されると、マルチプレクサ６は、メモリ２の出力電圧（非反転電圧）を端子２４に出力する。
図６の回路は、図５の回路と実質的に同一である。図５の回路では、反転回路４の切換端子ＭＳにロウ電圧が入力すると、反転回路４はメモリ２の出力電圧を反転した電圧（反転電圧）を端子２４に出力する。反転回路の４の切換端子ＭＳにハイ電圧が入力すると、反転回路４はメモリ２の出力電圧を反転しない電圧（非反転電圧）を端子２４に出力する。
図６の反転装置５とマルチプレクサ６で、図２の反転回路４を構成していることがわかる。
図７は、第1実施例の電気機器の1セル分を示している。実際には、選択線9が複数行を横断して列方向に長く伸びており、データ線８が複数列を横断して行方向に長く伸びている、選択線９とデータ線８の交点ごとにセルが配置されており、各セルに、電極対Ａと電極対Ｂと駆動回路２０が配置されている。第1実施例の駆動回路２０は、図１に示したものに対応する。
駆動回路２０は、メモリ装置３を備えている。メモリ装置３は、図６に示したように、メモリ２と反転装置５を内蔵している。メモリ２は、記憶している記憶値に従って、ハイまたはロウ電圧を出力する（その出力電圧をＱとする）。メモリ装置３が内蔵している反転装置５は、メモリ２の出力電圧を反転した電圧を出力する（その出力電圧をＱＢとする）。ＱＢはＱを反転したものである。
図５、図６を参照して説明したように、マルチプレクサ６の切換端子ＭＳにロウ電圧が入力すると、マルチプレクサ６は反転装置５の出力電圧ＱＢを出力する。図８に示すように、ＭＳ＝ロウであれば、ＭＯ＝ＱＢである。マルチプレクサ６の切換端子ＭＳにハイ電圧が入力すると、マルチプレクサ６はメモリ２の出力電圧Ｑを出力する。図２に示すように、ＭＳ＝ハイであれば、ＭＯ＝Ｑである。
図７の回路は、図１の回路に等しいことが理解される。図７に示すように、ｐＭＯＳトランジスタを抵抗に利用し、ｎＭＯＳトランジスタをオン・オフする場合には、正の電圧を出力する電源端子ＶＨＨ側にｐＭＯＳを接続し、接地端子ＧＲＤ側にｎＭＯＳを接続する。
図５、図６を参照して説明したように、マルチプレクサ６の切換端子ＭＳにロウ電圧が入力すると、マルチプレクサ６は反転装置５の出力電圧ＱＢを出力する。図８に示すように、ＭＳ＝ロウであれば、ＭＯ＝ＱＢである。マルチプレクサ６の切換端子ＭＳにハイ電圧が入力すると、マルチプレクサ６はメモリ２の出力電圧Ｑを出力する。図２に示すように、ＭＳ＝ハイであれば、ＭＯ＝Ｑである。
図７の回路は、図１の回路に等しいことが理解される。図７に示すように、ｐＭＯＳトランジスタを抵抗に利用し、ｎＭＯＳトランジスタをオン・オフする場合には、正の電圧を出力する電源端子ＶＨＨ側にｐＭＯＳを接続し、接地端子ＧＲＤ側にｎＭＯＳを接続する。
駆動回路２０によって電極対Ａ，Ｂを通常に駆動する場合は、ＭＳ＝ロウ電圧とする。ＭＳ＝ロウ電圧とすると、図１（Ａ１）（Ａ２）を参照して説明したように、ｎＭＯＳトランジスタＮＡのゲートにメモリ２の出力電圧が印加され、ｎＭＯＳトランジスタＮＢのゲートにメモリ２の出力電圧を反転した電圧が印加されるので、ｎＭＯＳトランジスタＮＡがオンすればｎＭＯＳトランジスタＮＢはオフし（Ａ１）、ｎＭＯＳトランジスタＮＡがオフすればｎＭＯＳトランジスタＮＢはオンする（Ａ２）。電極対Ａが放電して電極対Ｂが蓄電する状態（Ａ１）と、電極対Ａが蓄電して電極対Ｂが放電する状態（Ａ２）が切換えられる。
図９の（Ａ１）は、ＭＳ＝ロウ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡがオンしてｎＭＯＳトランジスタＮＢはオフし、電極対Ａが放電して電極対Ｂが蓄電する状態を示している。図１の（Ａ１）に対応する。
図９の（Ａ２）は、ＭＳ＝ロウ電圧であり、メモリ２の出力電圧＝ロウ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡがオフしてｎＭＯＳトランジスタＮＢがオンし、電極対Ａが蓄電して電極対Ｂが放電する状態を示している。図１の（Ａ２）に対応する。
図９の（Ａ１）は、ＭＳ＝ロウ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡがオンしてｎＭＯＳトランジスタＮＢはオフし、電極対Ａが放電して電極対Ｂが蓄電する状態を示している。図１の（Ａ１）に対応する。
図９の（Ａ２）は、ＭＳ＝ロウ電圧であり、メモリ２の出力電圧＝ロウ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡがオフしてｎＭＯＳトランジスタＮＢがオンし、電極対Ａが蓄電して電極対Ｂが放電する状態を示している。図１の（Ａ２）に対応する。
駆動回路２０を検査する場合は、ＭＳ＝ハイ電圧とする。ＭＳ＝ハイ電圧とすると、図１０の（Ａ３）（Ａ４）に示すように、ｎＭＯＳトランジスタＮＡのゲートにもｎＭＯＳトランジスタＮＢのゲートにもメモリ２の出力電圧が印加されるので、メモリ２の記憶値によって、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオンする状態（Ａ３）と、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオフする状態（Ａ４）が切換えられる。
図１０の（Ａ３）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオンし、電極対Ａと電極対Ｂの双方が放電する状態を示している。図１の（Ａ３）に対応する。この状態では、ｐＭＯＳトランジスタＰＡ（抵抗ＲＡとして動作する）とｐＭＯＳトランジスタＰＢ（抵抗ＲＢとして動作する）の双方に、矢印１０，１２に示すように電流Ｉｂが流れ、高圧端子ＶＨＨと低圧端子ＧＲＤの間に、２×Ｉｂの電流が流れる。
図１０の（Ａ４）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ロウ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオフし、電極対Ａと電極対Ｂの双方が蓄電する状態を示している。図１の（Ａ４）に対応する。この状態では、高圧端子ＶＨＨと低圧端子ＧＲＤの間に電流が流れない。
ＭＳ＝ハイ電圧としておいてメモリ２がハイ電圧を出力する記憶値からロウ電圧を出力する記憶値に書き換えた際に、２×Ｉｂの電流が流れる状態から電流が流れない状態に変化すれば、駆動回路が正常に作動していることが判明する。
図１０の（Ａ３）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオンし、電極対Ａと電極対Ｂの双方が放電する状態を示している。図１の（Ａ３）に対応する。この状態では、ｐＭＯＳトランジスタＰＡ（抵抗ＲＡとして動作する）とｐＭＯＳトランジスタＰＢ（抵抗ＲＢとして動作する）の双方に、矢印１０，１２に示すように電流Ｉｂが流れ、高圧端子ＶＨＨと低圧端子ＧＲＤの間に、２×Ｉｂの電流が流れる。
図１０の（Ａ４）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ロウ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオフし、電極対Ａと電極対Ｂの双方が蓄電する状態を示している。図１の（Ａ４）に対応する。この状態では、高圧端子ＶＨＨと低圧端子ＧＲＤの間に電流が流れない。
ＭＳ＝ハイ電圧としておいてメモリ２がハイ電圧を出力する記憶値からロウ電圧を出力する記憶値に書き換えた際に、２×Ｉｂの電流が流れる状態から電流が流れない状態に変化すれば、駆動回路が正常に作動していることが判明する。
図７〜図１０に示した駆動回路は、図１の駆動回路に対応する。同様の検査が、図２〜図４の回路でも可能である。
図２の（Ｂ３）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオンし、ｐＭＯＳトランジスタＰＡ（抵抗ＲＡとして動作する）とｐＭＯＳトランジスタＰＢ（抵抗ＲＢとして動作する）の双方に電流Ｉｂが流れ、高圧端子Ｈと低圧端子Ｌの間に、２×Ｉｂの電流が流れる。この状態では、電極対Ａと電極対Ｂの双方が帯電状態となる。
図２の（Ｂ４）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ロウ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオフし、高圧端子Ｈと低圧端子Ｌの間に電流が流れない。この状態では、電極対Ａと電極対Ｂの双方が放電状態となる。
ＭＳ＝ハイ電圧としておいてメモリ２がハイ電圧を出力する記憶値とロウ電圧を出力する記憶値の間で書き換えた際に、２×Ｉｂの電流が流れる状態と電流が流れない状態の間で変化すれば、駆動回路が正常に作動していることが判明する。
図２の（Ｂ３）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオンし、ｐＭＯＳトランジスタＰＡ（抵抗ＲＡとして動作する）とｐＭＯＳトランジスタＰＢ（抵抗ＲＢとして動作する）の双方に電流Ｉｂが流れ、高圧端子Ｈと低圧端子Ｌの間に、２×Ｉｂの電流が流れる。この状態では、電極対Ａと電極対Ｂの双方が帯電状態となる。
図２の（Ｂ４）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ロウ電圧の場合を示しており、ｎＭＯＳトランジスタＮＡとｎＭＯＳトランジスタＮＢの双方がオフし、高圧端子Ｈと低圧端子Ｌの間に電流が流れない。この状態では、電極対Ａと電極対Ｂの双方が放電状態となる。
ＭＳ＝ハイ電圧としておいてメモリ２がハイ電圧を出力する記憶値とロウ電圧を出力する記憶値の間で書き換えた際に、２×Ｉｂの電流が流れる状態と電流が流れない状態の間で変化すれば、駆動回路が正常に作動していることが判明する。
図３の（Ｃ３）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ロウ電圧の場合を示しており、ｐＭＯＳトランジスタＰＡとｐＭＯＳトランジスタＰＢの双方がオンし、ｎＭＯＳトランジスタＮＡ（抵抗ＲＡとして動作する）とｎＭＯＳトランジスタＮＢ（抵抗ＲＢとして動作する）の双方に電流Ｉｂが流れ、高圧端子Ｈと低圧端子Ｌの間に２×Ｉｂの電流が流れる。この状態では、電極対Ａと電極対Ｂの双方が蓄電状態となる。
図３の（Ｃ４）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｐＭＯＳトランジスタＰＡとｐＭＯＳトランジスタＰＢの双方がオフし、高圧端子Ｈと低圧端子Ｌの間に電流が流れない。この状態では、電極対Ａと電極対Ｂの双方が放電状態となる。
ＭＳ＝ハイ電圧としておいてメモリ２がハイ電圧を出力する記憶値とロウ電圧を出力する記憶値の間で書き換えた際に、２×Ｉｂの電流が流れる状態と電流が流れない状態の間で変化すれば、駆動回路が正常に作動していることが判明する。
図３の（Ｃ４）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｐＭＯＳトランジスタＰＡとｐＭＯＳトランジスタＰＢの双方がオフし、高圧端子Ｈと低圧端子Ｌの間に電流が流れない。この状態では、電極対Ａと電極対Ｂの双方が放電状態となる。
ＭＳ＝ハイ電圧としておいてメモリ２がハイ電圧を出力する記憶値とロウ電圧を出力する記憶値の間で書き換えた際に、２×Ｉｂの電流が流れる状態と電流が流れない状態の間で変化すれば、駆動回路が正常に作動していることが判明する。
図４の（Ｄ３）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ロウ電圧の場合を示しており、ｐＭＯＳトランジスタＰＡとｐＭＯＳトランジスタＰＢの双方がオンし、ｎＭＯＳトランジスタＮＡ（抵抗ＲＡとして動作する）とｎＭＯＳトランジスタＮＢ（抵抗ＲＢとして動作する）の双方に電流Ｉｂが流れ、高圧端子Ｈと低圧端子Ｌの間に２×Ｉｂの電流が流れる。この状態では、電極対Ａと電極対Ｂの双方が放電状態となる。
図４の（Ｄ４）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｐＭＯＳトランジスタＰＡとｐＭＯＳトランジスタＰＢの双方がオフし、高圧端子Ｈと低圧端子Ｌの間に電流が流れない。この状態では、電極対Ａと電極対Ｂの双方が帯電状態となる。
ＭＳ＝ハイ電圧としておいてメモリ２がハイ電圧を出力する記憶値とロウ電圧を出力する記憶値の間で書き換えた際に、２×Ｉｂの電流が流れる状態と電流が流れない状態の間で変化すれば、駆動回路が正常に作動していることが判明する。
図４の（Ｄ４）は、ＭＳ＝ハイ電圧であり、メモリ２の出力電圧＝ハイ電圧の場合を示しており、ｐＭＯＳトランジスタＰＡとｐＭＯＳトランジスタＰＢの双方がオフし、高圧端子Ｈと低圧端子Ｌの間に電流が流れない。この状態では、電極対Ａと電極対Ｂの双方が帯電状態となる。
ＭＳ＝ハイ電圧としておいてメモリ２がハイ電圧を出力する記憶値とロウ電圧を出力する記憶値の間で書き換えた際に、２×Ｉｂの電流が流れる状態と電流が流れない状態の間で変化すれば、駆動回路が正常に作動していることが判明する。
（第２実施例）
図７〜図１０に示した第１実施例の駆動回路に、抵抗として利用するｐＭＯＳトランジスタのゲートに印加する所定電圧（メモリ２の記憶値に依存しない電圧）を切換える回路を付加してもよい。
図１１の場合、ＭＳ＝ロウ電圧（通常動作モード）の場合はｐＭＯＳトランジスタのゲートに第１所定電圧ＶＢ１を印加し、ＭＳ＝ハイ電圧（検査モード）の場合はｐＭＯＳトランジスタのゲートに第２所定電圧ＶＢ２を印加する。ここで、ＶＨＨ＞第１所定電圧ＶＢ１＞第２所定電圧ＶＢ２の関係に設定されている。
第１所定電圧ＶＢ１＞第２所定電圧ＶＢ２であると、「第１所定電圧ＶＢ１を印加したときのｐＭＯＳトランジスタのソース・ドレイン間抵抗」＞「第２所定電圧ＶＢ２を印加したときのｐＭＯＳトランジスタのソース・ドレイン間抵抗」となる。そのために、「ＭＳ＝ロウ電圧の通常動作モードにおいてｎＭＯＳトランジスタがオンしたときに流れる電流」＜「ＭＳ＝ハイ電圧の検査モードにおいてｎＭＯＳトランジスタがオンしたときに流れる電流」の関係が得られる。通常動作モードでは、通電電流を抑えて消費電力を低減することが可能となり、検査モードでは、通電電流を増加させて検査精度を向上することができる。
図７〜図１０に示した第１実施例の駆動回路に、抵抗として利用するｐＭＯＳトランジスタのゲートに印加する所定電圧（メモリ２の記憶値に依存しない電圧）を切換える回路を付加してもよい。
図１１の場合、ＭＳ＝ロウ電圧（通常動作モード）の場合はｐＭＯＳトランジスタのゲートに第１所定電圧ＶＢ１を印加し、ＭＳ＝ハイ電圧（検査モード）の場合はｐＭＯＳトランジスタのゲートに第２所定電圧ＶＢ２を印加する。ここで、ＶＨＨ＞第１所定電圧ＶＢ１＞第２所定電圧ＶＢ２の関係に設定されている。
第１所定電圧ＶＢ１＞第２所定電圧ＶＢ２であると、「第１所定電圧ＶＢ１を印加したときのｐＭＯＳトランジスタのソース・ドレイン間抵抗」＞「第２所定電圧ＶＢ２を印加したときのｐＭＯＳトランジスタのソース・ドレイン間抵抗」となる。そのために、「ＭＳ＝ロウ電圧の通常動作モードにおいてｎＭＯＳトランジスタがオンしたときに流れる電流」＜「ＭＳ＝ハイ電圧の検査モードにおいてｎＭＯＳトランジスタがオンしたときに流れる電流」の関係が得られる。通常動作モードでは、通電電流を抑えて消費電力を低減することが可能となり、検査モードでは、通電電流を増加させて検査精度を向上することができる。
図３と図４に示す場合（ｎＭＯＳトランジスタを抵抗に用い場合）は、ＭＳ＝ロウ電圧（通常動作モード）の場合はｎＭＯＳトランジスタのゲートに第１所定電圧ＶＢ１を印加し、ＭＳ＝ハイ電圧（検査モード）の場合はｎＭＯＳトランジスタのゲートに第２所定電圧ＶＢ２を印加する。ここで、接地電圧＞第２所定電圧ＶＢ２＞第１所定電圧ＶＢ１＞マイナスの電源電圧の関係に設定されている。第２所定電圧ＶＢ２＞第１所定電圧ＶＢ１であると、「第１所定電圧ＶＢ１を印加したときのｎＭＯＳトランジスタのソース・ドレイン間抵抗」＞「第２所定電圧ＶＢ２を印加したときのｎＭＯＳトランジスタのソース・ドレイン間抵抗」となる。そのために、「ＭＳ＝ロウ電圧の通常動作モードにおいてｐＭＯＳトランジスタがオンしたときに流れる電流」＜「ＭＳ＝ハイ電圧の検査モードにおいてｐＭＯＳトランジスタがオンしたときに流れる電流」の関係が得られる。通常動作モードでは、通電電流を抑えて消費電力を低減することが可能となり、検査モードでは、通電電流を増加させて検査精度を向上することができる。
電極対Ａと電極対Ｂと駆動回路で構成されるセルが行列に沿って配置されている場合、切換端子ＭＳについては全セルに共通に配線しておくことができる。切換端子ＭＳが全セルに共通であっても、セル毎に検査することができる。検査したいセルに対応する選択線９とデータ線８を選択してメモリ２の記憶値を書換えれば、そのセルの駆動回路の正常・異常が検査できる。一列分の駆動回路を一斉に検査することができる。一本の選択線にｎ本のデータ線が交差する場合、特定の選択線を選択し、その列の全行におけるメモリの記憶値を「００・・０」から「１１・・１」に反転させる。その際に、２×Ｉｂ×ｎの電流変化が検出されれば、全行において駆動回路が正常に動作することが判明する。検査対象セルの選択方法には、様々な手法が存在し、特定の手法に限定されるものでない。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Ａ：電極対Ａ
ＰＡ：電極対Ａ用のｐＭＯＳ
ＮＡ：電極対Ａ用のｎＭＯＳ
ＲＡ：ゲートに所定電圧を印加するｐＭＯＳまたはｎＭＯＳで構成する、電極対Ａ用の抵抗
Ｂ：電極対Ｂ
ＰＢ：電極対Ｂ用のｐＭＯＳ
ＮＢ：電極対Ｂ用のｎＭＯＳ
ＲＢ：ゲートに所定電圧を印加するｐＭＯＳまたはｎＭＯＳで構成する、電極対Ｂ用の抵抗
Ｈ：直流電源の高圧端子
Ｌ：直流電源の低圧端子
ＭＳ：切換端子
ＶＢ：ｐＭＯＳまたはｎＭＯＳを抵抗として動作させるためにゲートに印加する所定電圧
ＶＨＨ：直流電源の正の電圧端子
ＧＲＤ：接地電圧
Ｉｂ：通電電流
２：メモリ
３：メモリ装置
４：反転回路
５：反転装置
６：マルチプレクサ
８：データ線
９：選択線
１０，１２，１４，１６：通電電流を示す矢印
２０：駆動回路
２２：メモリの出力端子
２４：反転回路の出力端子
ＰＡ：電極対Ａ用のｐＭＯＳ
ＮＡ：電極対Ａ用のｎＭＯＳ
ＲＡ：ゲートに所定電圧を印加するｐＭＯＳまたはｎＭＯＳで構成する、電極対Ａ用の抵抗
Ｂ：電極対Ｂ
ＰＢ：電極対Ｂ用のｐＭＯＳ
ＮＢ：電極対Ｂ用のｎＭＯＳ
ＲＢ：ゲートに所定電圧を印加するｐＭＯＳまたはｎＭＯＳで構成する、電極対Ｂ用の抵抗
Ｈ：直流電源の高圧端子
Ｌ：直流電源の低圧端子
ＭＳ：切換端子
ＶＢ：ｐＭＯＳまたはｎＭＯＳを抵抗として動作させるためにゲートに印加する所定電圧
ＶＨＨ：直流電源の正の電圧端子
ＧＲＤ：接地電圧
Ｉｂ：通電電流
２：メモリ
３：メモリ装置
４：反転回路
５：反転装置
６：マルチプレクサ
８：データ線
９：選択線
１０，１２，１４，１６：通電電流を示す矢印
２０：駆動回路
２２：メモリの出力端子
２４：反転回路の出力端子
Claims (3)
- 電極対Ａと、電極対Ｂと、駆動回路を備えている電気機器であり、
前記駆動回路が、メモリと、反転回路と、スイッチＡと、スイッチＢを備えており、
前記スイッチＡが、前記電極対Ａの電極同志を接続する接続回路に接続されており、
前記スイッチＢが、前記電極対Ｂの電極同志を接続する接続回路に接続されており、
前記反転回路が、入力端子と出力端子と切換端子を備えており、前記切換端子に第１電圧が印加されていると前記入力端子に入力している電圧を反転した電圧を前記出力端子に出力し、前記切換端子に第２電圧が印加されていると前記入力端子に入力している電圧に等しい電圧を前記出力端子に出力し、
前記メモリの出力端子が、前記スイッチＡのゲートと、前記反転回路の前記入力端子に接続されており、
前記反転回路の前記出力端子が、前記スイッチＢのゲートに接続されており、
前記切換端子に前記第１電圧が印加されると、前記スイッチＡと前記スイッチＢの一方がオンして他方がオフする状態と、前記一方がオフして前記他方がオンする状態との間で切換わる通常動作モードが選択され、
前記切換端子に前記第２電圧が印加されると、前記スイッチＡと前記スイッチＢの双方がオンする状態と、前記双方がオフする状態との間で切換わる検査モードが選択されることを特徴とする電気機器。 - 直流電源の高圧端子に接続されるｐＭＯＳトランジスタＰＡと、前記直流電源の低圧端子に接続されるｎＭＯＳトランジスタＮＡが直列に接続されている直列回路Ａと、
前記高圧端子に接続されるｐＭＯＳトランジスタＰＢと、前記低圧端子に接続されるｎＭＯＳトランジスタＮＢが直列に接続されている直列回路Ｂを備えており、
前記ｐＭＯＳトランジスタＰＡと前記ｎＭＯＳトランジスタＮＡの接続点に前記電極対Ａの一方の電極が接続されており、
前記電極対Ａの他方の電極が、前記高圧端子と前記低圧端子の一方に接続されており、
前記ｐＭＯＳトランジスタＰＢと前記ｎＭＯＳトランジスタＮＢの接続点に前記電極対Ｂの一方の電極が接続されており、
前記電極対Ｂの他方の電極が、前記高圧端子と前記低圧端子の一方に接続されており、
前記メモリの出力端子が、前記ｐＭＯＳトランジスタＰＡと前記ｎＭＯＳトランジスタＮＡの一方のゲートと、前記反転回路の前記入力端子に接続されており、
前記反転回路の前記出力端子が、前記ｐＭＯＳトランジスタＰＢと前記ｎＭＯＳトランジスタＮＢの一方のゲートに接続されており、
前記ｐＭＯＳトランジスタＰＡと前記ｎＭＯＳトランジスタＮＡの他方のゲートと、前記ｐＭＯＳトランジスタＰＢと前記ｎＭＯＳトランジスタＮＢの他方のゲートに、所定電圧が印加されることを特徴とする請求項１に記載の電気機器。 - 前記切換端子に第１電圧が印加されている間は前記所定電圧を第１所定電圧とし、
前記切換端子に第２電圧が印加されている間は前記所定電圧を第２所定電圧とする所定電圧切換回路が付加されていることを特徴とする請求項２に記載の電気機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014051731A JP6174506B2 (ja) | 2014-03-14 | 2014-03-14 | 電極対と駆動回路を備えている電気機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014051731A JP6174506B2 (ja) | 2014-03-14 | 2014-03-14 | 電極対と駆動回路を備えている電気機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015177309A true JP2015177309A (ja) | 2015-10-05 |
| JP6174506B2 JP6174506B2 (ja) | 2017-08-02 |
Family
ID=54256092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014051731A Expired - Fee Related JP6174506B2 (ja) | 2014-03-14 | 2014-03-14 | 電極対と駆動回路を備えている電気機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6174506B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08220196A (ja) * | 1995-02-17 | 1996-08-30 | Nec Corp | 半導体集積回路装置及びテスト方法 |
| JP2001343924A (ja) * | 2000-03-27 | 2001-12-14 | Seiko Epson Corp | デジタル駆動装置およびこれを用いた画像表示装置 |
| JP2009523229A (ja) * | 2006-01-09 | 2009-06-18 | エヌエックスピー ビー ヴィ | テスト可能な集積回路およびｉｃテスト法 |
| JP2015055768A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社豊田中央研究所 | 静電容量型アクチュエータアレイの駆動回路 |
| JP2015056783A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社豊田中央研究所 | 静電容量型アクチュエータアレイの駆動回路 |
-
2014
- 2014-03-14 JP JP2014051731A patent/JP6174506B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08220196A (ja) * | 1995-02-17 | 1996-08-30 | Nec Corp | 半導体集積回路装置及びテスト方法 |
| JP2001343924A (ja) * | 2000-03-27 | 2001-12-14 | Seiko Epson Corp | デジタル駆動装置およびこれを用いた画像表示装置 |
| JP2009523229A (ja) * | 2006-01-09 | 2009-06-18 | エヌエックスピー ビー ヴィ | テスト可能な集積回路およびｉｃテスト法 |
| JP2015055768A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社豊田中央研究所 | 静電容量型アクチュエータアレイの駆動回路 |
| JP2015056783A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社豊田中央研究所 | 静電容量型アクチュエータアレイの駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6174506B2 (ja) | 2017-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9536584B2 (en) | Nonvolatile logic gate device | |
| TWI379139B (en) | Active matrix liquid crystal display device | |
| JP5356422B2 (ja) | ソースドライバーのガンマ基準電圧出力回路 | |
| KR20130066914A (ko) | 방전회로를 포함하는 액정표시장치 및 액정표시장치 구동방법 | |
| JP6597294B2 (ja) | 液晶表示装置及びその画素検査方法 | |
| JP2008102344A (ja) | 表示装置の駆動回路およびそのテスト方法 | |
| US8942024B2 (en) | Circuit arrangement and a method of writing states to a memory cell | |
| US10006957B2 (en) | Circuit and method for testing transistor(s) | |
| US20200082884A1 (en) | Data write circuit of resistive memory element | |
| US10937359B2 (en) | Source driver and display apparatus including the same | |
| JP2015171140A (ja) | 駆動モジュール及びディスプレイ装置 | |
| JP4018014B2 (ja) | 半導体装置およびその試験方法 | |
| CN105989876B (zh) | 电阻式存储器系统、其驱动电路及其阻抗设置方法 | |
| JP6174506B2 (ja) | 電極対と駆動回路を備えている電気機器 | |
| JP2016035796A (ja) | 低消費電力のメモリ装置 | |
| JP2011128477A (ja) | 液晶パネルのソースドライバ | |
| Kumar et al. | Operational fault detection and monitoring of a memristor-based LUT | |
| JP2011038849A (ja) | 半導体集積回路 | |
| JP2008242164A (ja) | 表示装置の駆動回路およびそのテスト方法 | |
| US11133046B2 (en) | Data writing device for variable-resistance memory element and non-volatile flip-flop | |
| US9953728B2 (en) | Redundant column or row in resistive random access memory | |
| JP6662370B2 (ja) | クロスバースイッチ型メモリ回路、ルックアップテーブル回路、及び、プログラム方法 | |
| KR100702564B1 (ko) | 반도체 장치 및 그 시험 방법 | |
| JP6272285B2 (ja) | 半導体装置の制御方法 | |
| JP2007333536A (ja) | 差動信号出力回路のｄｃ特性テスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160923 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6174506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |