JP2000081465A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JP2000081465A JP2000081465A JP10251559A JP25155998A JP2000081465A JP 2000081465 A JP2000081465 A JP 2000081465A JP 10251559 A JP10251559 A JP 10251559A JP 25155998 A JP25155998 A JP 25155998A JP 2000081465 A JP2000081465 A JP 2000081465A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- drive
- semiconductor integrated
- integrated device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【解決手段】半導体集積装置の外部負荷を駆動するため
の出力駆動回路における入力を共通として選択信号によ
り制御された所望の仕様を満足する為の駆動回路と並列
に、所望の仕様を満足する為の駆動回路より駆動能力の
小さい駆動回路を並列に複数個具備し、並列に具備した
複数の出力駆動回路の出力が選択信号により高インピ−
ダンス状態となり、並列に具備した複数の駆動回路の出
力が共通接続して成る。 【効果】被試験機能回路のみを評価及び出荷時に多数の
出力バッファが同時にオン・オフしても電源ノイズ発生
が押さえられノイズに起因する良品、不良品の誤判定す
ることなく高品質の半導体集積装置を得ることができ
る。
の出力駆動回路における入力を共通として選択信号によ
り制御された所望の仕様を満足する為の駆動回路と並列
に、所望の仕様を満足する為の駆動回路より駆動能力の
小さい駆動回路を並列に複数個具備し、並列に具備した
複数の出力駆動回路の出力が選択信号により高インピ−
ダンス状態となり、並列に具備した複数の駆動回路の出
力が共通接続して成る。 【効果】被試験機能回路のみを評価及び出荷時に多数の
出力バッファが同時にオン・オフしても電源ノイズ発生
が押さえられノイズに起因する良品、不良品の誤判定す
ることなく高品質の半導体集積装置を得ることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の試験に関するものであり、特にＬＳＩ試験装置を用
いての評価及び出荷試験時の出力駆動回路の駆動能力を
最適にする半導体集積回路装置に関する。
置の試験に関するものであり、特にＬＳＩ試験装置を用
いての評価及び出荷試験時の出力駆動回路の駆動能力を
最適にする半導体集積回路装置に関する。
【０００２】
【従来の技術】従来の半導体集積装置を図２に示す。１
４はＩ／Ｏ領域、２０出力駆動回路、２６、２７は外部
に接続される端子、３０は被試験機能回路と接続された
出力駆動回路入力である。従来の半導体集積装置１０に
おいては、１２の被試験機能回路の所望した仕様に対す
る動作の出力を試験する状態と、１３のテスト回路によ
り被試験機能回路のみを評価及び出荷時に試験する状態
を設けており、半導体集積装置としての端子数の増加を
防ぐ為、被試験機能回路の所望した仕様に対する動作の
入出力を試験する端子２６と、被試験機能回路のみを評
価及び出荷試験時の入出力を共用している。かつ被試験
機能回路の所望した仕様に対する動作の出力を試験する
状態では起こり得ないような多くの出力を同時に試験を
行ない出力を観測して試験時間の短縮を図ってきた。ま
た、内部の機能回路の試験が被試験機能回路の所望した
仕様に対する動作時では半導体集積装置より出力されな
い内部機能回路の出力を機能回路のみを評価及び出荷時
に試験する為に複数の出力端子に出力し観測していた。
４はＩ／Ｏ領域、２０出力駆動回路、２６、２７は外部
に接続される端子、３０は被試験機能回路と接続された
出力駆動回路入力である。従来の半導体集積装置１０に
おいては、１２の被試験機能回路の所望した仕様に対す
る動作の出力を試験する状態と、１３のテスト回路によ
り被試験機能回路のみを評価及び出荷時に試験する状態
を設けており、半導体集積装置としての端子数の増加を
防ぐ為、被試験機能回路の所望した仕様に対する動作の
入出力を試験する端子２６と、被試験機能回路のみを評
価及び出荷試験時の入出力を共用している。かつ被試験
機能回路の所望した仕様に対する動作の出力を試験する
状態では起こり得ないような多くの出力を同時に試験を
行ない出力を観測して試験時間の短縮を図ってきた。ま
た、内部の機能回路の試験が被試験機能回路の所望した
仕様に対する動作時では半導体集積装置より出力されな
い内部機能回路の出力を機能回路のみを評価及び出荷時
に試験する為に複数の出力端子に出力し観測していた。
【０００３】
【発明が解決しようとする課題】上記の従来半導体集積
装置では、被試験機能回路のみを評価及び出荷時に試験
する場合、被試験機能回路の出力を半導体集積装置の出
力端子に接続し被試験機能回路用のテストパタ−ンを半
導体集積装置に入力して機能を検査する。この場合、被
試験機能回路のみを評価及び出荷の試験でも、被試験機
能回路の所望した仕様に対する動作の出力を試験する状
態と同様な駆動能力を持った出力回路が動作する。この
場合に用いられるテストパタ−ンは被試験機能回路の所
望した仕様に対する動作の出力を試験する状態には起こ
り得ない状態を含んでいる。
装置では、被試験機能回路のみを評価及び出荷時に試験
する場合、被試験機能回路の出力を半導体集積装置の出
力端子に接続し被試験機能回路用のテストパタ−ンを半
導体集積装置に入力して機能を検査する。この場合、被
試験機能回路のみを評価及び出荷の試験でも、被試験機
能回路の所望した仕様に対する動作の出力を試験する状
態と同様な駆動能力を持った出力回路が動作する。この
場合に用いられるテストパタ−ンは被試験機能回路の所
望した仕様に対する動作の出力を試験する状態には起こ
り得ない状態を含んでいる。
【０００４】このため、被機能回路のみを評価及び出荷
時に試験する状態時には、被試験機能回路のみを評価及
び出荷時に試験する状態時には問題とならない出力駆動
回路の同時動作によるノイズの発生等といった問題が生
じていた。
時に試験する状態時には、被試験機能回路のみを評価及
び出荷時に試験する状態時には問題とならない出力駆動
回路の同時動作によるノイズの発生等といった問題が生
じていた。
【０００５】被試験機能回路の所望した仕様に対する動
作の出力を試験する状態時に必要とされる出力駆動回路
の駆動能力は半導体集積装置が使用される環境により決
定され、出力駆動回路の駆動能力をむやみに小さくする
ことはできない。このため、大きな駆動能力の出力駆動
回路を多数含む半導体集積装置では、特に出力駆動回路
の同時動作によるノイズが顕著になり、テスト時にこの
ノイズが影響して、良品の被試験デバイスを不良品と判
定する事態が生じていた。
作の出力を試験する状態時に必要とされる出力駆動回路
の駆動能力は半導体集積装置が使用される環境により決
定され、出力駆動回路の駆動能力をむやみに小さくする
ことはできない。このため、大きな駆動能力の出力駆動
回路を多数含む半導体集積装置では、特に出力駆動回路
の同時動作によるノイズが顕著になり、テスト時にこの
ノイズが影響して、良品の被試験デバイスを不良品と判
定する事態が生じていた。
【０００６】本発明はこの様な問題を解決するものでそ
の目的とするところは、半導体集積装置の被試験機能回
路のみを評価及び出荷時に試験する状態時、出力駆動回
路の駆動能力を小さくなるように切り換え、出力駆動回
路動作の動作時に発生するノイズを低減するようにした
半導体集積装置を提供することにある。
の目的とするところは、半導体集積装置の被試験機能回
路のみを評価及び出荷時に試験する状態時、出力駆動回
路の駆動能力を小さくなるように切り換え、出力駆動回
路動作の動作時に発生するノイズを低減するようにした
半導体集積装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体集積装置
は、被試験機能回路の所望した仕様に対する動作の出力
を試験する状態と、前記被試験機能回路のみを評価及び
出荷時に試験する状態と成る回路を具備し、かつ選択信
号により前記仕様に対する動作の出力状態と評価及び出
荷時の試験状態を切り替えられる回路を具備した半導体
集積装置において、前記半導体集積装置の外部負荷を駆
動するための出力駆動回路における入力を共通として前
記選択信号により制御された所望の仕様を満足する為の
駆動回路と並列に、所望の仕様を満足する為の駆動回路
より駆動能力の小さい駆動回路を並列に複数個具備し、
前記並列に具備した複数の出力駆動回路の出力が前記選
択信号により高インピ−ダンス状態となり、前記の並列
に具備した複数の駆動回路の出力が接続して成ることを
特徴とする。
は、被試験機能回路の所望した仕様に対する動作の出力
を試験する状態と、前記被試験機能回路のみを評価及び
出荷時に試験する状態と成る回路を具備し、かつ選択信
号により前記仕様に対する動作の出力状態と評価及び出
荷時の試験状態を切り替えられる回路を具備した半導体
集積装置において、前記半導体集積装置の外部負荷を駆
動するための出力駆動回路における入力を共通として前
記選択信号により制御された所望の仕様を満足する為の
駆動回路と並列に、所望の仕様を満足する為の駆動回路
より駆動能力の小さい駆動回路を並列に複数個具備し、
前記並列に具備した複数の出力駆動回路の出力が前記選
択信号により高インピ−ダンス状態となり、前記の並列
に具備した複数の駆動回路の出力が接続して成ることを
特徴とする。
【０００８】また、前記入力を共通とした並列に複数個
具備した駆動回路が前記選択信号により前記評価及び出
荷時に複数用意された駆動回路のうち１つ以上の駆動回
路のみの出力が外部負荷を駆動し、他の駆動回路出力が
高インピ−ダンス状態となることを特徴とする。
具備した駆動回路が前記選択信号により前記評価及び出
荷時に複数用意された駆動回路のうち１つ以上の駆動回
路のみの出力が外部負荷を駆動し、他の駆動回路出力が
高インピ−ダンス状態となることを特徴とする。
【０００９】また、前記出力駆動回路に入力されている
前記選択信号が前記評価及び出荷時に試験する状態を半
導体集積装置より複数の外部端子により設定されかつ並
列に複数個に具備した駆動回路を最適な出力駆動能力と
するために、駆動回路の出力数を制御するように駆動回
路の出力を高インピ−ダンス状態にすることを特徴とす
る。
前記選択信号が前記評価及び出荷時に試験する状態を半
導体集積装置より複数の外部端子により設定されかつ並
列に複数個に具備した駆動回路を最適な出力駆動能力と
するために、駆動回路の出力数を制御するように駆動回
路の出力を高インピ−ダンス状態にすることを特徴とす
る。
【００１０】
【作用】上記手段によれば被試験機能回路の所望した仕
様に対する動作の出力時には半導体集積装置としての仕
様を満足するような駆動回路条件で駆動回路が動作し、
被試験機能回路のみを評価及び出荷時には出力駆動能力
を小さく最適にでき、被試験機能回路のみを評価及び出
荷時に多数の出力駆動回路が同時にオン・オフしても電
源ノイズ発生が押さえられノイズに起因する良品、不良
品の誤判定することなく高品質の半導体集積装置を得る
ことができる。
様に対する動作の出力時には半導体集積装置としての仕
様を満足するような駆動回路条件で駆動回路が動作し、
被試験機能回路のみを評価及び出荷時には出力駆動能力
を小さく最適にでき、被試験機能回路のみを評価及び出
荷時に多数の出力駆動回路が同時にオン・オフしても電
源ノイズ発生が押さえられノイズに起因する良品、不良
品の誤判定することなく高品質の半導体集積装置を得る
ことができる。
【００１１】
【発明の実施の形態】以下に本発明について実施例に基
づいて説明する。図１は本発明の第一の実施例を示す構
成図である。１０は半導体集積装置、１１は半導体集積
装置の内部領域、１２は被試験機能回路、１３はテスト
回路、１４はＩ／Ｏ領域、２０は所望した仕様に対する
出力駆動能力を備えた駆動回路、２１、２２は所望の仕
様を満足する為の駆動回路より駆動能力の小さい駆動回
路、２３、２４、２５はテスト回路の出力としての選択
信号で制御されたトランスミッションで構成されたスイ
ッチ回路、２６、２７、２８は外部に接続される端子、
３０は被試験機能回路と接続された出力駆動回路入力で
ある。
づいて説明する。図１は本発明の第一の実施例を示す構
成図である。１０は半導体集積装置、１１は半導体集積
装置の内部領域、１２は被試験機能回路、１３はテスト
回路、１４はＩ／Ｏ領域、２０は所望した仕様に対する
出力駆動能力を備えた駆動回路、２１、２２は所望の仕
様を満足する為の駆動回路より駆動能力の小さい駆動回
路、２３、２４、２５はテスト回路の出力としての選択
信号で制御されたトランスミッションで構成されたスイ
ッチ回路、２６、２７、２８は外部に接続される端子、
３０は被試験機能回路と接続された出力駆動回路入力で
ある。
【００１２】被試験機能回路の所望した仕様に対する動
作の出力を試験する状態時は、２４、２５のスイッチが
非導通状態であり仕様を満足した２０の出力駆動能力の
みが動作することになり、２６の外部に接続する端子に
デ−タが出力されることになる。
作の出力を試験する状態時は、２４、２５のスイッチが
非導通状態であり仕様を満足した２０の出力駆動能力の
みが動作することになり、２６の外部に接続する端子に
デ−タが出力されることになる。
【００１３】被試験機能回路のみを評価及び出荷時に試
験する状態時は、２３のトランスミッション回路が非導
通状態、２４及び２５のトランスミッション回路が導通
状態となる。
験する状態時は、２３のトランスミッション回路が非導
通状態、２４及び２５のトランスミッション回路が導通
状態となる。
【００１４】電源ノイズは測定用テスタ−に寄生してい
る大きな容量をもつ伝送路を充放電することにより半導
体集積装置に供給される電源の揺れということであり、
上記の構成にすることにより選択することによりテスタ
−を駆動するのに必要な能力を駆動回路のみを出力する
ことができ、被試験機能回路のみを評価及び出荷時に試
験時に同時にオン・オフすることによるノイズを低減す
ることにより誤動作がなくなる。
る大きな容量をもつ伝送路を充放電することにより半導
体集積装置に供給される電源の揺れということであり、
上記の構成にすることにより選択することによりテスタ
−を駆動するのに必要な能力を駆動回路のみを出力する
ことができ、被試験機能回路のみを評価及び出荷時に試
験時に同時にオン・オフすることによるノイズを低減す
ることにより誤動作がなくなる。
【００１５】本実施例では出力駆動回路のスイッチとし
てトランスミッション回路を用いているが出力駆動回路
とスイッチを組み合わせたクロックドインバ−タ回路を
用いても同様な回路を実現することができ、同様な効果
を得ることができる。
てトランスミッション回路を用いているが出力駆動回路
とスイッチを組み合わせたクロックドインバ−タ回路を
用いても同様な回路を実現することができ、同様な効果
を得ることができる。
【００１６】
【発明の効果】以上のように本発明によれば、被試験機
能回路のみを評価及び出荷時に多数の出力バッファが同
時にオン・オフしても電源ノイズ発生が押さえられノイ
ズに起因する良品、不良品の誤判定することなく高品質
の半導体集積装置を得ることができる。
能回路のみを評価及び出荷時に多数の出力バッファが同
時にオン・オフしても電源ノイズ発生が押さえられノイ
ズに起因する良品、不良品の誤判定することなく高品質
の半導体集積装置を得ることができる。
【図１】本発明の実施例を示す構成図である。
【図２】従来の例を示す構成図である。
１０・・・半導体集積装置 １１・・・内部領域 １２・・・被試験機能回路 １３・・・テスト回路 １４・・・Ｉ／Ｏ領域 ２０・・・所望した仕様に対する出力駆動能力を備えた
駆動回路 ２１、２２・・・所望の仕様を満足する為の駆動回路よ
り駆動能力の小さい駆動回路 ２３、２４、２５・・・テスト回路の出力としての選択
信号で制御されたトランスミッションで構成されたスイ
ッチ回路 ２６、２７、２８・・・外部に接続される端子 ３０・・・被試験機能回路と接続された出力駆動回路入
力
駆動回路 ２１、２２・・・所望の仕様を満足する為の駆動回路よ
り駆動能力の小さい駆動回路 ２３、２４、２５・・・テスト回路の出力としての選択
信号で制御されたトランスミッションで構成されたスイ
ッチ回路 ２６、２７、２８・・・外部に接続される端子 ３０・・・被試験機能回路と接続された出力駆動回路入
力
Claims (3)
- 【請求項１】被試験機能回路の所望した仕様に対する動
作の出力を試験する状態と、前記被試験機能回路のみを
評価及び出荷時に試験する状態を設定できる回路を具備
し、かつ選択信号により前記仕様に対する動作の出力状
態と評価及び出荷時の試験状態を切り替えられる回路を
具備した半導体集積装置において、前記半導体集積装置
の外部負荷を駆動するための出力駆動回路における入力
を共通として前記選択信号により制御された所望の仕様
を満足する為の駆動回路と並列に、所望の仕様を満足す
る為の駆動回路より駆動能力の小さい駆動回路を並列に
複数個具備し、前記並列に具備した複数の出力駆動回路
の出力が前記選択信号により高インピ−ダンス状態とな
り、前記並列に具備した複数の駆動回路の出力が共通接
続して成ることを特徴とする半導体集積装置。 - 【請求項２】前記入力を共通とした所望の仕様を満足す
る為の駆動回路より駆動能力の小さい駆動回路を並列に
複数個具備した駆動回路が前記選択信号により前記評価
及び出荷時に複数用意された駆動回路のうち１つ以上の
駆動回路のみの出力が外部負荷を駆動し、他の駆動回路
出力が高インピ−ダンス状態となることを特徴とする請
求項１記載の半導体集積装置。 - 【請求項３】前記出力駆動回路に入力されている前記選
択信号が前記評価及び出荷時に試験する状態を半導体集
積装置より複数の外部端子により設定されかつ並列に複
数個に具備した駆動回路を最適な出力駆動能力とするた
めに、駆動回路の出力数を制御するように駆動回路の出
力を高インピ−ダンス状態にすることを特徴とする半導
体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10251559A JP2000081465A (ja) | 1998-09-04 | 1998-09-04 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10251559A JP2000081465A (ja) | 1998-09-04 | 1998-09-04 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000081465A true JP2000081465A (ja) | 2000-03-21 |
Family
ID=17224628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10251559A Withdrawn JP2000081465A (ja) | 1998-09-04 | 1998-09-04 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000081465A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105843717A (zh) * | 2016-04-05 | 2016-08-10 | 河北上元工控技术有限公司 | 一种车道控制器接口检测保护电路 |
-
1998
- 1998-09-04 JP JP10251559A patent/JP2000081465A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105843717A (zh) * | 2016-04-05 | 2016-08-10 | 河北上元工控技术有限公司 | 一种车道控制器接口检测保护电路 |
| CN105843717B (zh) * | 2016-04-05 | 2023-02-28 | 河北上元智能科技股份有限公司 | 一种车道控制器接口检测保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1358498B1 (en) | Input/output continuity test mode circuit | |
| EP0838689B1 (en) | Test of circuits with Schmitt inputs | |
| US20040183581A1 (en) | Semiconductor integrated circuit | |
| JP2000162284A (ja) | 半導体集積回路 | |
| JP2000081465A (ja) | 半導体集積装置 | |
| KR20070105847A (ko) | 반도체집적회로장치 | |
| US6646952B2 (en) | Semiconductor circuit and semiconductor device | |
| US7285974B2 (en) | Large scale integrated circuit | |
| JP2885122B2 (ja) | 半導体集積回路装置及びテスト方法 | |
| JP2000022072A (ja) | マルチチップモジュール | |
| JP4690731B2 (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
| JPH0575427A (ja) | 半導体集積回路装置 | |
| JP3395773B2 (ja) | 半導体装置 | |
| US5754561A (en) | Large scale integrated circuit equipped with a normal internal logic testing circuit and unconnected/substandard solder testing circuit | |
| JP4275094B2 (ja) | 半導体装置 | |
| JP3868623B2 (ja) | 出力バッファ回路、半導体集積回路、および出力バッファのテスト方法 | |
| JP2006118995A (ja) | 半導体集積回路 | |
| JPH0714392U (ja) | 集積回路 | |
| JPH0358396A (ja) | 半導体集積回路装置 | |
| JPH06258404A (ja) | ディジタル集積回路 | |
| JP2000258505A (ja) | Ｄｃテスト回路及び集積回路装置 | |
| JPH08278347A (ja) | 半導体集積回路 | |
| JPH08286942A (ja) | 半導体回路装置 | |
| JPH10115666A (ja) | テスト回路を組み込んだ集積回路、テスト回路及びテストボードを有する集積回路装置、並びに集積回路の試験方法 | |
| JP2012103205A (ja) | 半導体集積回路及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |