JP3154538B2 - データ入出力装置 - Google Patents

データ入出力装置

Info

Publication number
JP3154538B2
JP3154538B2 JP00670592A JP670592A JP3154538B2 JP 3154538 B2 JP3154538 B2 JP 3154538B2 JP 00670592 A JP00670592 A JP 00670592A JP 670592 A JP670592 A JP 670592A JP 3154538 B2 JP3154538 B2 JP 3154538B2
Authority
JP
Japan
Prior art keywords
communication
output
input
abnormality
abnormality monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00670592A
Other languages
English (en)
Other versions
JPH05197653A (ja
Inventor
久治 竹内
幹生 井手
正二 辻岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP00670592A priority Critical patent/JP3154538B2/ja
Publication of JPH05197653A publication Critical patent/JPH05197653A/ja
Application granted granted Critical
Publication of JP3154538B2 publication Critical patent/JP3154538B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プラントの制御装置或
いは監視装置などに適用されるデータ入出力装置に関す
る。
【0002】
【従来の技術】プラントの制御装置或いは監視装置など
に用いられるデータ入出力装置の全体構成図を図5に示
す。通信制御カード100は、複数枚の入出力カード1
11〜114の親局に相応しており、通信において入出
力カード111〜114から入力データを受けとり、ま
た、制御・監視の結果としての出力データを入出力カー
ド111〜114に渡す。通信データは、1本の通信デ
ータ伝送路21を用いるバス型の形態が一般的に用いら
れる。このバス型の形態においては、伝送路が1本であ
るため、通信データが衝突しない様、各入出力カード1
11〜114は通信制御カード100から通信データを
受け取って初めて送信することが可能となっている。
【0003】従って、通信制御カード100は、各入出
力カード111〜114と1枚ずつ順次通信を行なう。
各カード100、111〜114は、通信データ伝送路
21の他に、電源120を供給する電源供給路20と、
通信制御カード100が出力する通信クロックを伝送す
る通信クロック伝送路22とに接続される。以上がバス
型の通信形態を用いたデータ入出力装置の基本構成であ
る。
【0004】どのような制御装置或いは監視装置におい
ても、それ自身の異常を監視する必要がある。本データ
入出力装置でも1本の通信データ伝送路21を専有して
しまう様な通信異常、電源異常、或いは各カードのCP
U異常などが監視され、また、異常発生時には可能な限
り、その異常を隔離する必要がある。
【0005】従来における通信制御カード100の構成
を図6に示す。CPU1は通信コントローラ2を制御
し、送信/受信素子3を介して通信データ伝送路21に
通信データを送信するとともに、図5における入出力カ
ード111〜114から返送される通信データを受け取
る。更に、通信クロック源4から得られる通信クロック
を、送信/受信素子3を通して通信クロック伝送路22
に常に伝送し続けている。本通信制御カード100で
は、CPU1の異常を監視するCPU異常監視手段30
と、送信する通信データが通信データ伝送路21を専有
してしまう通信異常を監視する通信異常監視手段31
と、電源供給路20から与えられる電源の変動を監視す
る電源異常監視手段32とが設けられ、それらの監視結
果が論理和ゲート5を通してCPU1に知らされる。
【0006】また、従来の入出力カード110(111
〜114)の構成を図7に示す。入出力カード110
は、上記通信制御カード100の構成と同様、CPU1
が通信コントローラ2、送信/受信素子3を用いて通信
制御カード100と通信する構成となっている。通信ク
ロックは、通信クロック伝送路22から受信するだけで
送出することはない。本入出力カード110にも、CP
U異常監視手段30、通信異常監視手段31、電源異常
監視手段32が設けられ、それらの監視結果が論理和ゲ
ート5を通してCPU1に与えられる。
【0007】以上のような構成において、各異常監視手
段30〜32で異常が検出された場合の処理を考える
と、先ず入出力カード110における異常検出では、C
PU1は自ら出力データをその対象が安全な状態となる
様に設定して出力する。そして、送られてきた通信デー
タに対しては何も返答しない。通信制御カード100で
は、返答がないことで、その入出力カード110に異常
が検出されたことを認識する。
【0008】一方、通信制御カード100で異常が検出
された場合、通信制御カード100は各入出力カード1
10に対する通信を停止させる。そして、この場合は、
その対象を安全な状態にするために、各入出力カード1
10にある一定の間、通信制御カード100からの通信
がなければ、各カードの出力データをその対象が安全と
なる値に設定し、出力させるという機能を付加してい
る。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
データ入出力装置においては、次にあげるような問題が
ある。
【0010】(1)電源異常監視手段32には、使用さ
れている素子の特性のばらつきを取るため、調整部分の
あることが多く、全てのカードにおいて調整を行なうこ
とは非常にコスト高となる。
【0011】(2)電源異常監視手段32は、上記
(1)に挙げた調整を行なっても、電源120からの距
離等の要因により、カード単位で異常検出にばらつきが
発生し、データ入出力装置全体でみればその異常検出機
能は不安定である。
【0012】(3)通信制御カード100に異常が発生
した場合、その対象が安全な状態となるまでの時間、即
ち各入出力カードがそれ自身に通信データが届かないこ
とを監視する時間に充分な余裕を持たせる必要があり、
このため監視時間を長目にとらざるを得ず、対象の安全
な状態への移行が遅れてしまう。また、入出力カードを
追加する場合には、1枚の入出力カードの通信周期が延
びることから監視時間を長くとる必要が生ずる。しかし
ながら、これはデータ入出力装置の構成の自由度を小さ
くしてしまうことになる。
【0013】本発明は上記実情に鑑みてなされたもの
で、装置全体としてのコストを低減できると共に、非常
に短い時間でその対象を安全な状態に移行することがで
きるデータ入出力装置を提供することを目的とする。
【0014】
【課題を解決するための手段】本発明は、一枚の通信制
御カード、複数枚の入出力カード及び、これらの各カー
ドに1本の電源供給路により電源を供給する電源装置と
から成り、上記各カードが通信制御カードから出力され
る通信用クロックを伝送する通信クロック伝送路と、通
信データを伝送する通信データ伝送路とに接続されるデ
ータ入出力装置に於いて、上記通信制御カードには、電
源異常監視手段を設け、CPU異常監視など他の異常監
視手段を含めて、何れかの異常が発生した場合に通信ク
ロックの出力を停止する手段を付加し、また、上記各入
出力カードには通信クロックの喪失を監視する通信クロ
ック異常監視手段を設け、CPU異常監視など他の異常
監視手段を含めて、何れかの異常が発生した場合に、そ
の入出力装置の対象が安全な状態に移行する様に出力デ
ータを設定する手段を付加したことを特徴とする。
【0015】
【作用】本発明のデータ入出力装置は、上記のように調
整を要する電源異常監視手段は、通信制御カード1枚に
のみ設置される。そして、通信制御カードに異常が発生
した場合、各入出力カードがそれを認知するのは、常に
与えられている通信クロックの喪失をもって行なうた
め、入出力カードがその対象を安全な状態となる様な値
を設定するまでの時間は、通信制御カードから各入出力
カードに順次送信される通信データの喪失で認知する方
法に比べ、非常に短くて済む。
【0016】
【実施例】以下本発明の一実施例を図1〜図4を参照し
て説明する。
【0017】図1は、通信制御カード100Aの一構成
例である。CPU1は、通信コントローラ2を制御して
送信/受信素子3を介して通信データ伝送路21に通信
データを送信するとともに、入出力カードから返送され
る通信データを受け取る。更に、通信クロック源4から
得られる通信クロックを送信/受信素子3を通して通信
クロック伝送路22に伝送する。
【0018】本通信制御カード100Aの異常監視手段
は、例えばCPU異常監視手段30、通信異常監視手段
31、電源異常監視手段32を備えている。各検出手段
30〜32の異常検出信号は、論理和ゲート5を通して
送信/受信素子3の送信許可端子ENB(ENABLE
端子)に取り込まれる。即ち、何れかの異常が検出され
れば、CPU1を介さずに送信/受信素子3において通
信クロックの送信を禁止するようにしている。
【0019】一方、図2は本発明に係る入出力カード1
10Aの一構成例である。入出力カード110Aは、上
記の通信制御カード100Aと同様、CPU1が通信コ
ントローラ2、送信/受信素子3を用いて通信制御カー
ド100Aと通信するように構成される。通信クロック
は、通信クロック伝送路22から受信するだけで送信す
ることはない。本入出力カード110Aでは、調整を要
する電源異常監視手段32は必要でなく、その代わり通
信クロックの喪失を監視する通信クロック異常監視手段
33を設けている。この通信クロック異常監視手段33
の異常検出信号は、他の異常監視、即ちCPU異常監視
手段30と通信異常監視手段31の異常検出信号ととも
に論理和ゲート5を通してCPU1に取り込まれる。即
ち、何れかの異常が検出されれば、CPU1に知らさ
れ、その対象を安全な状態に移行させる出力データを設
定して出力する。この出力データの設定及び出力する手
段は、ハードウェア、ソフトウェアのいずれでも容易に
実現可能であるが、最も簡単な方法は、CPU1が異常
を知らされた時に安全な出力データを設定し、出力する
ロジックを実行することである。
【0020】次に各異常監視手段30,31,32,3
3の実現方法について説明する。図4は、電源異常監視
手段32の一構成例である。電源異常監視手段32は、
電源電圧Vccを2つの抵抗10、11で分圧したした
ものと、基準電圧素子8で得られる基準電圧とを比較器
7で比較することにより、電源異常の監視、検出を行な
って電源異常信号15を出力する。即ち、Vccを分圧
した電圧値が決められた基準電圧値以下となれば、比較
器7の出力が反転して電源異常を知らせる。殆どの場
合、基準電圧素子8や比較器7には特性上のばらつきが
含まれているため分圧するための抵抗の1つを可変抵抗
11として、しかるべき値に調整する。コンデンサ9は
高周波で発生する電源変動には反応せずに、低周波、即
ち時間の長い電源変動にのみ反応させるように設けられ
たものである。
【0021】一方、CPU異常監視手段30、通信異常
監視手段31及び通信クロック異常監視手段33は、基
本的に同一の構成で実現できる。これは図3に示すよう
に、カウンタ6a〜6nを多段に組み合わせ、基本とな
るクロック12を入力する。カウンタ6a〜6nは、基
本クロック12によりカウントアップしており、カウン
タクリア信号13によりカウンタ6a〜6nがクリアさ
れるが、ある一定の期間カウンタクリア信号13が来な
ければ、最終的なカウントアップ信号を異常信号14と
する。基本クロック12の周波数及びカウンタ6a〜6
nの段数を適切に選ぶことによって任意期間の監視手段
が得られる。
【0022】CPU異常監視手段30では、カウンタク
リア信号13として、CPUが正常動作時に周期的に出
力する信号を設け、割り当てればよい。これは一般的に
ウォッチ・ドッグ・タイマとして知られている。
【0023】通信異常監視手段31では、カウンタクリ
ア信号13として送信している状態を示す信号を設け割
り当てる。送信中ではカウントアップ許可となるから、
この送信が決められた時間以上行なわれれば、通信異常
とみなし強制的に送信を禁止すればよい。
【0024】通信クロック異常監視手段33では、通信
クロックをカウンタクリア信号13として用いる。通信
クロックが喪失すれば、カウンタ6a〜6nのクリアは
行なわれないので、最終的なカウントアップにより、通
信クロックの異常信号14を出力することができる。以
上の図3に示した監視手段を、ASIC等を利用して1
ゲートに収めれば、コスト的及びスペース的なメリット
が得られる。
【0025】
【発明の効果】以上詳記したように本発明によれば、調
整を要する電源異常監視手段は、通信制御カード1枚に
おかれるため、データ入出力装置全体としてのコストが
低減できる。また、各入出力カードが、通信制御カード
の異常を認知するのは、常に与えられている通信クロッ
クの喪失で行なうため、非常に短い時間でその対象を安
全な状態に移行することができる。更に、上記通信クロ
ック喪失による通信制御カードの異常認知は、入出力カ
ードの枚数や通信周期等には全く影響を受けないため、
その対象に適したデータ入出力装置を容易に構成するこ
とができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る通信制御カードの構成
を示すブロック図。
【図2】本発明に係る入出力カードの構成を示すブロッ
ク図。
【図3】本発明に係る異常監視手段の構成図。
【図4】本発明に係る電源異常監視手段の構成図。
【図5】データ入出力装置の全体構成図。
【図6】従来の通信制御カードの構成を示すブロック
図。
【図7】従来の入出力カードの構成を示すブロック図。
【符号の説明】
1…CPU、2…通信コントローラ、3…送信/受信素
子、4…通信クロック源、5…論理和ゲート、6…カウ
ンタ、7…比較器、8…基準電圧素子、9…コンデン
サ、10…抵抗、11…可変抵抗、12…基本クロッ
ク、13…カウンタ・クリア信号、14…異常信号、1
5…電圧異常信号、20…電源供給路、21…通信デー
タ伝送路、22…通信クロック伝送路、30…CPU異
常監視手段、31…通信異常監視手段、32…電源異常
監視手段、33…通信クロック異常監視手段、100,
100A…通信制御カード、110,110A,111
〜114…入出力カード、120…電源。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−58391(JP,A) 特開 昭62−25529(JP,A) 特開 昭62−248341(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 13/00 G06F 11/00 H04L 12/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 一枚の通信制御カード、複数枚の入出力
    カード及び、これらの各カードに1本の電源供給路によ
    り電源を供給する電源装置とから成り、上記各カードが
    通信制御カードから出力される通信用クロックを伝送す
    る通信クロック伝送路と、通信データを伝送する通信デ
    ータ伝送路とに接続されるデータ入出力装置に於いて、
    上記通信制御カードには、電源異常監視手段を設け、C
    PU異常監視など他の異常監視手段を含めて、何れかの
    異常が発生した場合に通信クロックの出力を停止する手
    段を付加し、また、上記各入出力カードには通信クロッ
    クの喪失を監視する通信クロック異常監視手段を設け、
    CPU異常監視など他の異常監視手段を含めて、何れか
    の異常が発生した場合に、その入出力装置の対象が安全
    な状態に移行する様に出力データを設定する手段を付加
    したことを特徴とするデータ入出力装置。
JP00670592A 1992-01-17 1992-01-17 データ入出力装置 Expired - Fee Related JP3154538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00670592A JP3154538B2 (ja) 1992-01-17 1992-01-17 データ入出力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00670592A JP3154538B2 (ja) 1992-01-17 1992-01-17 データ入出力装置

Publications (2)

Publication Number Publication Date
JPH05197653A JPH05197653A (ja) 1993-08-06
JP3154538B2 true JP3154538B2 (ja) 2001-04-09

Family

ID=11645726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00670592A Expired - Fee Related JP3154538B2 (ja) 1992-01-17 1992-01-17 データ入出力装置

Country Status (1)

Country Link
JP (1) JP3154538B2 (ja)

Also Published As

Publication number Publication date
JPH05197653A (ja) 1993-08-06

Similar Documents

Publication Publication Date Title
US8514065B2 (en) Method and device for waking users of a bus system, and corresponding users
US4799052A (en) Method for communicating data on a communication network by token passing
JP2738106B2 (ja) 多重通信制御装置
JP3154538B2 (ja) データ入出力装置
JP3916495B2 (ja) フェイルセーフ機能を備えたコントローラ
JP2614926B2 (ja) 電源制御システム
JP3252556B2 (ja) 通信装置
JPS5855535B2 (ja) 車両用マルチコンピユ−タ装置
JPS6394394A (ja) マスタ−スレ−ブ方式の自動販売機の制御装置
JPH04367944A (ja) 故障検出方法および装置
JP2618890B2 (ja) 異常送信検出方式
JPH10307601A (ja) Cpuの出力制御回路
JPH02252034A (ja) ウォッチドッグタイマ設定方式
JPH0326696Y2 (ja)
JPH0625976B2 (ja) マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路
JPS6374293A (ja) 遠隔制御システム
JP2728500B2 (ja) 時刻データ同値化方式
JPS61285315A (ja) 遠隔制御型燃焼制御装置
JPH0675867A (ja) I/o監視制御装置
JPH066870A (ja) 無線制御システム
JPS62245837A (ja) 時分割多重伝送システムにおける端末故障検出方法
JPH06334669A (ja) 多重伝送方式
JPS59117345A (ja) デ−タ通信システムにおける障害防止装置
JPS62196948A (ja) ル−プ状伝送路を持つ伝送システムの伝送方式
JPH0834509B2 (ja) 多重監視方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010109

LAPS Cancellation because of no payment of annual fees