JPH0625976B2 - マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 - Google Patents

マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路

Info

Publication number
JPH0625976B2
JPH0625976B2 JP60027901A JP2790185A JPH0625976B2 JP H0625976 B2 JPH0625976 B2 JP H0625976B2 JP 60027901 A JP60027901 A JP 60027901A JP 2790185 A JP2790185 A JP 2790185A JP H0625976 B2 JPH0625976 B2 JP H0625976B2
Authority
JP
Japan
Prior art keywords
bus
transmission
level
transmission unit
monitoring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60027901A
Other languages
English (en)
Other versions
JPS61187056A (ja
Inventor
憲和 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Electric Manufacturing Co Ltd
Priority to JP60027901A priority Critical patent/JPH0625976B2/ja
Publication of JPS61187056A publication Critical patent/JPS61187056A/ja
Publication of JPH0625976B2 publication Critical patent/JPH0625976B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 A、産業上の利用分野 この発明は、伝送路としてマルチドロツプ・シリアルバ
スを使用する伝送ユニツトに関し、特に、送信系の異常
がバスに波及しないようにするための異常監視回路に関
する。
B、発明の概要 この発明は、マルチドロツプ・シリアルバスに送信ドラ
イバをワイヤードロジツク接続する伝送ユニツトにおい
て、送信ドライバの出力端とレシーバの入力端との接続
点をバスから切り離すためのスイツチ手段を設け、レシ
ーバで得られる受信データ信号が一定時間以上継続して
能動レベルになつたときに上記スイツチ手段をオフに
し、このオフによつて受信データ信号が不動レベルに戻
れば自局の異常でないと判断してスイツチ手段をオフに
し、受信データ信号が能動レベルのままであれば、自局
の異常としてスイツチ手段をオフに保つように回路構成
することにより、自局の送信系が故障してもバスシステ
ム全体を能動状態に固定するシステムダウン状態を回避
できるようにしたものである。
C、従来の技術 マルチドロツプ・シリアルバスによる一般的な伝送シス
テムでは、多数の伝送ユニツトの各送信ドライバをバス
にワイヤードロジツク接続し、各伝送システムにおい
て、非送信時には送信ドライバの送信データ入力を不動
レベルに固定し、送信時に能動レベルと不動レベルの2
値変化による送信データを送信ドライバに入力する構成
となつている。
この伝送システムにおいては、ある伝送ユニツトが能動
レベルの信号を出力すれば(オープンコレクタ型の送信
ドライバの場合はLレベルの出力となる)、シリアルバ
ス全体が能動レベルになる。したがつて、ある伝送ユニ
ツトの送信系に障害が発生し、その伝送ユニツトが能動
レベル信号を出力し続けた場合、バスも能動レベルに固
定されてしまうため、障害を発生した伝送ユニツトだけ
でなくシステム全体にその障害の影響が波及し、どのユ
ニツト間でもデータ伝送を行なうことができなくなる。
つまりシステムダウンとなる。
このシステムダウンを回避するため、従来では、各伝送
ユニツトにて伝送制御やデータ処理を統括しているCPU
(中央処理装置)に異常診断プログラムを実行させ、バ
スが能動レベルに固定されるような障害を検出し、その
障害が自らの伝送ユニツトで発生した場合には、当該ユ
ニツトの送信系をバスから切り離す制御を行なつてい
る。こうすれば、健全なユニツト間ではバスを使つた伝
送が可能になる。
D.発明が解決しようとする問題点 上述のようなCPUによる高度な異常診断は、CPUを備えた
いわゆるインテリジエント・ターミナルにおいては比較
的容易に実施できる。しかし、近年ではこの種のマルチ
ドロツプ・シリアルバス方式の伝送システムが様々な装
置で幅広く応用されつつあり、単純なセンサやアクチエ
ータ駆動回路などが1つの伝送ユニツトを構成する実施
例も見られるようになつてきた。この種の単純な機能ユ
ニツトでは高度なCPUは搭載されず、したがつてインテ
リジエント・ターミナルに見られるようなバスの異常診
断は行なえない。単純な構成の伝送ユニツト(機能ユニ
ツト)といえども、自局の障害でバスシステム全体を使
用不能にしてしまうことがないように、何らかの対策が
必要である。
この発明は上述した従来の問題点に鑑みなされたもの
で、その目的は、1つの伝送ユニツトとなる単純な構成
の機能ユニツトに適した極めて簡単な構成で、自局の障
害がバスシステム全体に波及するのを防止できるように
したマルチドロツプ・シリアルバス用伝送ユニツトの異
常監視回路を提供することにある。
E.問題点を解決するための手段 この発明に係る異常監視回路は、送信ドライバをマルチ
ドロツプ・シリアルバスにワイヤードロジツク接続する
伝送ユニツトにおいて、上記送信ドライバの出力端を上
記バスから切り離すためのスイツチ手段と、上記送信ド
ライバの出力端に入力端が接続されたレシーバと、この
レシーバから得られる受信データ信号が一定時間以上継
続して能動レベルになつたとき出力信号を発する時間監
視回路と、この回路手段の出力信号を受けて上記スイツ
チ手段をオフするとともに、その直後に上記受信データ
信号が不動レベルになつたならば上記スイツチ手段をオ
ンに戻すスイツチ制御回路手段とを備えたものである。
F.作用 自局または他局の何らかの異常によつてバスが能動レベ
ルに固定されると、一定時間後にはこの異常が上記時間
監視回路手段によつて検出され、上記スイツチ制御回路
手段によつて上記スイツチ手段がオフになる。これで自
局の送信ドライバおよびレシーバがバスから切り離され
る。上記の異常原因が自局の送信系にあるのであれば、
バスから切り離しても、レシーバの出力(送信ドライバ
の出力)が能動レベルのままであり、その場合はスイツ
チ手段をオフにしたまま自局の運用を停止する。上記の
異常原因が他局にあるのであれば、自局をバスから切り
離すことでレシーバの出力は不動レベルになり、この場
合は上記スイツチ制御回路手段によつて上記スイツチ手
段がオンに戻される。つまり、異常のある他局がバスか
ら切り離されるのを待つて、自局の運用を続けることに
なる。
G.実施例 第1図はこの発明による異常監視回路の一実施例を示し
ている。図において、E1はオープンコレクタ型インバ
ータからなる送信ドライバで、その出力端はプルアツプ
抵抗14を介して電源に接続されているとともに、リレー
12を介してマルチドロツプ・シリアルバス10に接続さ
れ、他局の送信ドライバとワイヤードロジツク接続され
ている。E2はレシーバで、これの入力端は送信ドライ
バE1の出力端とリレー12との接続点に接続されてお
り、やはりリレー12を介してバス10につながつている。
後述するように、通常時はD型フリツプフロツプE7の
出力QはHレベルで、この出力を受けてリレードライバ
E8がリレー12をオン駆動しており、送信ドライバE1
とレシーバE2はバス10に接続されている。
E6は再トリガ可能単安定マルチバイブレータ(以下モ
ノマルチと称す)で、前述の時間監視回路手段に相当す
る。つまり、このモノマルチE6はレシーバE2から得
られる受信データ信号RDのLレベルへの立下り点でト
リガされ、出力はLレベルになる。その後トリガ信号
が一定時間T3印加されないと、モノマルチE6の出力
がHレベルになる。(第2図参照)。
上記フリツプフロツプE7は、モノマルチE6の出力
が立上るのに応答し、受信データ信号RDの理論を読み
込む。つまり、受信データ信号RDが一定時間T3以上
続けてLレベル(バス10の能動レベル)になると、モノ
マルチE6の出力がHレベルになり、このときフリツ
プフロツプE7がLレベルの受信データ信号RDを読み
込んで反転し、その出力がLレベルになり、リレード
ライバE8の出力もLレベルになつてリレー12がオフす
る。これでバス10から切り離される。
E4は単安定マルチバイブレータ(再トリガ可能な結線
にはなつていない、これもモノマルチと称す)で、後述
のリセツト信号RがHレベルのとき、ANDゲートE3を
介して入力される受信データ信号RDの立上りでトリガ
され、一定時間T1だけ出力QがHレベル(出力がL
レベル)になる。
E5は再トリガ可能な単安定マルチバイブレータ(以下
モノマルチと称す)で、モノマルチE4の出力の立上
りでトリガされ、幅T2のLレベルパルスを出力に生
じる(第2図参照)。このモノマルチE5の出力のパ
ルスは、上記フリツプフロツプE7をセツトし、リレー
12をオンさせる。
モノマルチE4とE5の作用を整理すると、受信データ
信号RDが立上ると、一定時間T1後に一定幅T2のL
レベルパルスを発生し、これでフリツプフロツプE7を
セツトしたものである。
なお、リセツト信号Rは図示しない制御系から与えられ
るもので、当該伝送ユニツトに電源を投入してから一定
時間T4後に始めてHレベルになる。それまではリセツ
ト信号RはLレベルで、モノマルチE5,E6およびフ
リツプフロツプE7をリセツトするとともに、ANDゲー
トE3を禁止する。
第3図の波形図に示すように、電源投入直後の一定時間
T4はリセツト信号RがLレベルであるので、フリツプ
フロツプE7はリセツトされていて、リレー12はオフし
ている。電源投入後に正常に受信データ信号RDがHレ
ベルになれば、リセット信号RがHレベルになるとモノ
マルチE4がトリガされ、一定時間T1後にモノマルチ
E5がトリガされ、フリツプフロツプE7のリセツトパ
ルスが生じてこれがセツトされ、リレー12がオンし、バ
ス10に接続される。受信データ信号RDがHレベルに立
上らないと(自局に何らかの異常がある)、リレー12は
オフのままで、この障害ユニツトはバス10に接続されな
い。このようにして電源投入時に自局の障害を調べ、正
常な場合にのみバス10に接続するようになつている。
第2図の波形図において、左側の状態では受信データ信
号SDが正常に変化している。
中央の状態では受信データ信号SDが時間T3も連続し
てLレベルになつている。この時点でモノマルチE6が
異常を検出し、フリツプフロツプE7がリセツトされ、
リレー12がオフしてバス10から切り離す。
受信データ信号SDが長時間Lレベルに固定される異常
の原因が自局にあれば、リレー12をオフしても、信号S
DはLレベルのままで、したがつてリレー12もオフのま
まになる。
他局に原因があるのであれば、リレー12はオフにするこ
とで、自局の信号SDはHレベルに戻る。そうすると、
モノマルチE4とE5の作用でフリツプフロツプE7が
セツトされ、リレー12が再びオンする。この動作の間に
バス10がHレベルに戻つておればそのまま運用再開とな
り、まだバス10がLレベルに固定されていれば、以上の
動作を繰返すことになる。
H.発明の効果 以上詳細に説明したように、この発明に係る異常監視回
路は、リレーと若干の論理回路素子などを用いて極めて
簡単に回路構成でき、しかも送信系(送信ドライバも含
まれる)の障害がバスシステム全体に波及するのを確実
に防止でき、健全ユニツト間でデータ伝送を続行するこ
とができる。したがつてCPUを搭載していない単純な機
能の伝送ユニツトには好適な回路となる。
【図面の簡単な説明】
第1図はこの発明の一実施例による異常監視回路の構成
図、第2図および第3図は同上回路の動作を示す波形図
である。 10…バス、12…リレー(スイツチ手段)、E6…再トリ
ガ可能単安定マルチバイブレータ(時間監視回路手
段)、E7…フリツプフロツプ(スイツチ制御回路手段
の中心要素)。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】送信ドライバをマルチドロツプ・シリアル
    バスにワイヤードロジツク接続する伝送ユニツトにおい
    て、上記送信ドライバの出力端を上記バスから切り離す
    ためのスイツチ手段と、上記送信ドライバの出力端に入
    力端が接続されたレシーバと、このレシーバから得られ
    る受信データ信号が一定時間以上継続して能動レベルに
    なつたとき出力信号を発する時間監視回路手段と、この
    回路手段の出力信号を受けて上記スイツチ手段をオフに
    するとともに、その直後に上記受信データ信号が不動レ
    ベルになつたならば上記スイツチ手段をオンに戻すスイ
    ツチ制御回路手段とを備えたマルチドロツプ・シリアル
    バス用伝送ユニツトの異常監視回路。
JP60027901A 1985-02-14 1985-02-14 マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 Expired - Lifetime JPH0625976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60027901A JPH0625976B2 (ja) 1985-02-14 1985-02-14 マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60027901A JPH0625976B2 (ja) 1985-02-14 1985-02-14 マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路

Publications (2)

Publication Number Publication Date
JPS61187056A JPS61187056A (ja) 1986-08-20
JPH0625976B2 true JPH0625976B2 (ja) 1994-04-06

Family

ID=12233787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60027901A Expired - Lifetime JPH0625976B2 (ja) 1985-02-14 1985-02-14 マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路

Country Status (1)

Country Link
JP (1) JPH0625976B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745268B1 (en) * 2000-08-11 2004-06-01 Micron Technology, Lnc. Capacitive multidrop bus compensation
CN109610542B (zh) * 2018-12-12 2023-09-08 江苏徐工工程机械研究院有限公司 一种双轮铣槽机can线路故障定位系统及定位方法

Also Published As

Publication number Publication date
JPS61187056A (ja) 1986-08-20

Similar Documents

Publication Publication Date Title
JPH0351002B2 (ja)
JPH0625976B2 (ja) マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路
JPS6197762A (ja) マイクロプロセッサのメモリー安全装置
EP0460643A2 (en) Emergency circuit for, e.g., numerical control unit
JP3164360B2 (ja) ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法
JP3368970B2 (ja) 車載用電子機器通信装置
JPH0426914Y2 (ja)
JPH0679298B2 (ja) マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路
JPS6394394A (ja) マスタ−スレ−ブ方式の自動販売機の制御装置
JPH05160759A (ja) 切替制御方式
JP3154538B2 (ja) データ入出力装置
JP2749994B2 (ja) 数値制御装置
JPS639691B2 (ja)
JP2525185B2 (ja) インタ−フェ−ス回路
JPH0535460B2 (ja)
JP2774595B2 (ja) Cpuシステムの動作監視装置
JPH05250195A (ja) 情報処理システムのヘルスチェック制御方式
JPH0728295B2 (ja) コマンド・レスポンス方式データバス端末装置
JP2692576B2 (ja) 複数クロックパルス監視装置
JPS6213153Y2 (ja)
JPH0348521B2 (ja)
JPS59210787A (ja) 監視制御システム
JPH10307601A (ja) Cpuの出力制御回路
JPH04324568A (ja) Cpu暴走監視装置
JPH0332685B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term