JPS6197762A - マイクロプロセッサのメモリー安全装置 - Google Patents
マイクロプロセッサのメモリー安全装置Info
- Publication number
- JPS6197762A JPS6197762A JP60230926A JP23092685A JPS6197762A JP S6197762 A JPS6197762 A JP S6197762A JP 60230926 A JP60230926 A JP 60230926A JP 23092685 A JP23092685 A JP 23092685A JP S6197762 A JPS6197762 A JP S6197762A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- memory
- terminal
- battery
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、特にテレプリンタ・マイクロプロセッサに適
したメモリ安全装置を対象としており、安全（保護）バ
ッテリならびに該バッテリのターミナルをメモリのター
ミナルに接続するようにした手段を備えたマイクロプロ
セッサのメモリ安全装置に関するものである。
したメモリ安全装置を対象としており、安全（保護）バ
ッテリならびに該バッテリのターミナルをメモリのター
ミナルに接続するようにした手段を備えたマイクロプロ
セッサのメモリ安全装置に関するものである。
（従来の技術）
マイクロブロセッナ電源部の電圧が降下した場合や、不
忠の事故等により電源部が停止した場合、マイクロプロ
セッサはプログラムの実行を停止するが、その場合でも
電源電圧が上昇してマイクロプロセッサが初期の状態に
戻るまで、メモリは保護しておく必要がある。安全バッ
テリは上記メモリに接続されでおり、この機能を発揮す
るようになっている。
忠の事故等により電源部が停止した場合、マイクロプロ
セッサはプログラムの実行を停止するが、その場合でも
電源電圧が上昇してマイクロプロセッサが初期の状態に
戻るまで、メモリは保護しておく必要がある。安全バッ
テリは上記メモリに接続されでおり、この機能を発揮す
るようになっている。
更に、安全上及び特性上の理由により、マイクロプロセ
ッサの輸送中は、安全バッテリをメモリから切離してお
く必要がある。
ッサの輸送中は、安全バッテリをメモリから切離してお
く必要がある。
（発明が解決しようとする問題点）
このために、従来、安全バッテリはスイッチを介してメ
モリに接続されており、輸送が完了した時点でスイッチ
を接続状態にするようになっている。
モリに接続されており、輸送が完了した時点でスイッチ
を接続状態にするようになっている。
しかも、マイクロプロセッサが「アンバックリング」状
態にある場合、すなわちマイクロプロセッサすが、全体
として作動不能な状態に必ずしもあるわけではないが、
作動しない場合、マイクロプロセッサを初Ｉ’ｌｌ化す
るか、あるいは、いわゆるガード・ドッグ機能部を設け
、電源部のイニシ１１ライゼーション（初期化）信号出
力部に従来接続している初期化信号ラインに、ボタンを
介して、ガード・ドッグ薇能部の初期化信号入力部を接
続する必要があった。
態にある場合、すなわちマイクロプロセッサすが、全体
として作動不能な状態に必ずしもあるわけではないが、
作動しない場合、マイクロプロセッサを初Ｉ’ｌｌ化す
るか、あるいは、いわゆるガード・ドッグ機能部を設け
、電源部のイニシ１１ライゼーション（初期化）信号出
力部に従来接続している初期化信号ラインに、ボタンを
介して、ガード・ドッグ薇能部の初期化信号入力部を接
続する必要があった。
要するに、従来、スイッチ・ボタン及びイニシャライゼ
ーション・ボタンは必要であった。
ーション・ボタンは必要であった。
（向題点を解−決するための手段）
上記問題を解決するために、本発明°は、バッテリ安仝
曙能の動作を単純化するとともに、バッテリ安全曙能及
びガード・ドッグ機能を発揮させるのに必要な部品の数
を低減することを目的としている。
曙能の動作を単純化するとともに、バッテリ安全曙能及
びガード・ドッグ機能を発揮させるのに必要な部品の数
を低減することを目的としている。
上記目的を達成するために、本発明は、安全バッテリな
らびにバッテリのターミナルをメモリのターミナルに接
続するようにした接続手段を備えたマイクロプロセッサ
のメモリ安全装置において、上記接続手段に、２個の入
力ターミナルと、メモリの２個のターミナルの一方及び
マイクロプロセッサのロジック・ゼロ部に接続する共通
ターミナルとを備えたスイッチを設け、上記スイッチの
２個の入力ターミナルの一方をバッテリの２個のターミ
ナルの一方に接続し、メ［りの他方のターミナルをバッ
テリの他方のターミナルに接続し、スイッチの２個の入
力ターミナルの他方をマイクロプロセッサのイニシＶラ
イゼーション（初期化）ラインに接続したことを特徴と
している。
らびにバッテリのターミナルをメモリのターミナルに接
続するようにした接続手段を備えたマイクロプロセッサ
のメモリ安全装置において、上記接続手段に、２個の入
力ターミナルと、メモリの２個のターミナルの一方及び
マイクロプロセッサのロジック・ゼロ部に接続する共通
ターミナルとを備えたスイッチを設け、上記スイッチの
２個の入力ターミナルの一方をバッテリの２個のターミ
ナルの一方に接続し、メ［りの他方のターミナルをバッ
テリの他方のターミナルに接続し、スイッチの２個の入
力ターミナルの他方をマイクロプロセッサのイニシＶラ
イゼーション（初期化）ラインに接続したことを特徴と
している。
本発明によると、輸送中は、メモリをイニシャライゼー
ション・ラインに接続する状態にスイッチを設定してお
けばよい。これにより、メモリがバッテリの２個のター
ミナルに接続することはなく、仮にスイッチの切替えを
忘れた状態でマイクロプロセッサに電圧が加わった場合
でも、マイクロプロセッサは初期化された状態のままと
なる。
ション・ラインに接続する状態にスイッチを設定してお
けばよい。これにより、メモリがバッテリの２個のター
ミナルに接続することはなく、仮にスイッチの切替えを
忘れた状態でマイクロプロセッサに電圧が加わった場合
でも、マイクロプロセッサは初期化された状態のままと
なる。
更に、作動状態でスイッチがメしり安全位置にあり、マ
イクロプロセッサがアンバックリング状態にある場合で
も、マイクロプロセッサの初ＩＩＩＪ化を行う位；べに
単一のスイッチを切替えてから、スイッチを再度切Ｕえ
てメモリ安全位置に戻りだ番プでよい。
イクロプロセッサがアンバックリング状態にある場合で
も、マイクロプロセッサの初ＩＩＩＪ化を行う位；べに
単一のスイッチを切替えてから、スイッチを再度切Ｕえ
てメモリ安全位置に戻りだ番プでよい。
本発明の装置の実施例によると、イニシャライげ−ショ
ン・ラインは電源部のイニシＶライビージョン出力部に
直接接続されている。
ン・ラインは電源部のイニシＶライビージョン出力部に
直接接続されている。
更に本発明の装置の実施例ににると、複数のマイクロプ
ロセッサを相豆に接続するシリーズ・データ・バスによ
りイニシャライピーション・ラインが形成されており、
少なくとも１個の電源部のイニシャライゼーション出力
部がマイクロプロセッサに接続されている。
ロセッサを相豆に接続するシリーズ・データ・バスによ
りイニシャライピーション・ラインが形成されており、
少なくとも１個の電源部のイニシャライゼーション出力
部がマイクロプロセッサに接続されている。
（実施例）
第１図において、マイクロプロセッサ１は例えばテレプ
リンタ用で、２＠のターミナル３．４を設けた少なくと
も１個のメモリ２を備えており、ターミナル３が装置の
ロジック・ゼロ部に接続されている。
リンタ用で、２＠のターミナル３．４を設けた少なくと
も１個のメモリ２を備えており、ターミナル３が装置の
ロジック・ゼロ部に接続されている。
メモリ２は、ターミナル３を介してスイッチ６の共通タ
ーミナル５に接続しており、ターミナル４を介してバッ
テリ９の２個のターミナル７．８の一方（この場合には
正ターミナル７）に接続している。バッテリ９のターミ
ナル８はスイッチ６の２個のターミナルの内の一方（１
０）に接続している。ライン′１−６の他方のターミナ
ル１１はマイクロブ［ルッ号１を初期化するためのライ
ン１４に接続している。ライン１４は電源部１３のイニ
シレライＵ−シコン信号出力部１２に接続するとともに
、マイクロプロセッサのイニシャライゼーション信号入
力部１６に接続している。スイッチ６の可動接触部１５
は、共通ターミナル５、すなわちメモリのターミナル３
を、ターミナル１０、すなわちバッテリ９のターミナル
８に接続することもでき、又ターミナル１１．ｖなわち
イニシＶライゼーション・ライン１４に接続し、それに
よりマイクロプロセッサ１のイニシャライゼーション・
ライン１４をロジック・ゼロ部に接続させることもでき
る。
ーミナル５に接続しており、ターミナル４を介してバッ
テリ９の２個のターミナル７．８の一方（この場合には
正ターミナル７）に接続している。バッテリ９のターミ
ナル８はスイッチ６の２個のターミナルの内の一方（１
０）に接続している。ライン′１−６の他方のターミナ
ル１１はマイクロブ［ルッ号１を初期化するためのライ
ン１４に接続している。ライン１４は電源部１３のイニ
シレライＵ−シコン信号出力部１２に接続するとともに
、マイクロプロセッサのイニシャライゼーション信号入
力部１６に接続している。スイッチ６の可動接触部１５
は、共通ターミナル５、すなわちメモリのターミナル３
を、ターミナル１０、すなわちバッテリ９のターミナル
８に接続することもでき、又ターミナル１１．ｖなわち
イニシＶライゼーション・ライン１４に接続し、それに
よりマイクロプロセッサ１のイニシャライゼーション・
ライン１４をロジック・ゼロ部に接続させることもでき
る。
輸送位置にある場合、スイッチ６の可動接触部１５はタ
ーミナル１１に係合している。
ーミナル１１に係合している。
作動位置にある場合、可動接触部１５はターミナル１０
に係合している。
に係合している。
輸送後に操作口がスイッチの切替えを忘れた場合、メモ
リ２がバッテリに接続しないだけではなく、マイクロプ
ロセッサ１は初期化されたままとなる。
リ２がバッテリに接続しないだけではなく、マイクロプ
ロセッサ１は初期化されたままとなる。
アンバックリング状態の場合、スイッチを１７Ｊ？、４
えることにより、接続部（１６，１４，Ｌｌ、１５）を
介してマイクロプロセッサは初期化される。
えることにより、接続部（１６，１４，Ｌｌ、１５）を
介してマイクロプロセッサは初期化される。
第２図、第３図に示す実ｆＭ例では、マイクロプロヒツ
ナ２０は他のマイク日ブロセッナ２１．２２と共にシリ
ーズ・データ・バスで相豆に接続されてシステムを形成
している。各マイクロプロセッサは電源入力部２４とイ
ニシャライピーシ１ン信号入力部２１５を備えている。
ナ２０は他のマイク日ブロセッナ２１．２２と共にシリ
ーズ・データ・バスで相豆に接続されてシステムを形成
している。各マイクロプロセッサは電源入力部２４とイ
ニシャライピーシ１ン信号入力部２１５を備えている。
、電源部２６（ここでは１個）は、電源出力部２８なら
びに各入力部２４に接続する電源ライン２７を介して、
これらのマイクロプロセッサに電力（この場合は５ボル
ト）を供給するようになっている。
びに各入力部２４に接続する電源ライン２７を介して、
これらのマイクロプロセッサに電力（この場合は５ボル
ト）を供給するようになっている。
電源部２６はイニシャライゼーション信号出力部２９を
介してバス２３に接続している。バス２゛３には各マイ
クロプロセッサの入力部２５が殿能的に接続している。
介してバス２３に接続している。バス２゛３には各マイ
クロプロセッサの入力部２５が殿能的に接続している。
これらのイニシャライピーション信号入力部２５はそれ
ぞれイニシャライゼーション信号カウンタ２１０に接続
している。
ぞれイニシャライゼーション信号カウンタ２１０に接続
している。
システムを立ち上げる場合、ならびに電圧降下や不慮の
中断の後に電源部を再ＩＪ立ち上げる場合に、電源電圧
■（第４図）は上界り゛るが、その上昇中（時間：ｔ、
ｔ＋ｔｏ）は、バス２３を停止状態（ここでは低状態）
に保ち、バス２３に接続するマイクロプロヒラ１すがプ
ログラムを実行しないようにＪる必要がある。このため
に、電源部２６は、継続１！Ｉ］間θの方形波信号Ｍを
出力部２９から発し゛Ｃバス２３を０に（ピロ）に保持
する。入力部２５、ｔなわらカウンタ２１０のカウント
使用可能信号入力部、においてカウンタ２１０が保持信
号Ｍを受取ると、マイクロプロセッサの能動部２１３の
リセット・ターミナル２１２、寸なわら本当のイニシレ
ライゼーション・ターミナル、において、バス２３から
流れるキャラクタのフレームの内の最も良い継続期間に
等しい期間ρが過ぎた後に、上記期間の差（０−ρ）に
等しい１１１１間νのパルスが光けられ、そのパルスに
よりマイクロプロセッサーが実際に初期化される。
中断の後に電源部を再ＩＪ立ち上げる場合に、電源電圧
■（第４図）は上界り゛るが、その上昇中（時間：ｔ、
ｔ＋ｔｏ）は、バス２３を停止状態（ここでは低状態）
に保ち、バス２３に接続するマイクロプロヒラ１すがプ
ログラムを実行しないようにＪる必要がある。このため
に、電源部２６は、継続１！Ｉ］間θの方形波信号Ｍを
出力部２９から発し゛Ｃバス２３を０に（ピロ）に保持
する。入力部２５、ｔなわらカウンタ２１０のカウント
使用可能信号入力部、においてカウンタ２１０が保持信
号Ｍを受取ると、マイクロプロセッサの能動部２１３の
リセット・ターミナル２１２、寸なわら本当のイニシレ
ライゼーション・ターミナル、において、バス２３から
流れるキャラクタのフレームの内の最も良い継続期間に
等しい期間ρが過ぎた後に、上記期間の差（０−ρ）に
等しい１１１１間νのパルスが光けられ、そのパルスに
よりマイクロプロセッサーが実際に初期化される。
イニシャライゼ・〜ジョン信号をＦｈ’ｔ ＷＡするた
めに、各マイクロプロセツナは能動データ処理部２１Ｊ
３、カウンタ２１０、クロック２１５を備えている。
めに、各マイクロプロセツナは能動データ処理部２１Ｊ
３、カウンタ２１０、クロック２１５を備えている。
実際には、マイクロプロセッサとバス２３の間の接続部
２１１はマイクロプロセッサの１ミツタ（図示せず）と
バス２３との接続部を構成するだ４ノではなく、マイク
ロプロしツリのレシーバ（図示Ｖず）とバス２３との接
続部をｂ構成している。
２１１はマイクロプロセッサの１ミツタ（図示せず）と
バス２３との接続部を構成するだ４ノではなく、マイク
ロプロしツリのレシーバ（図示Ｖず）とバス２３との接
続部をｂ構成している。
カウンタ２１０はその２個の入力部においてクロック２
１５の出力部及び接続部２５に接続している。マイクロ
ブｏ ｔツリ゛の能動部２１３のリセット・ターミナル
２１２はカウンタ２１０の出力部の１つ（２１４）に接
続して−いる。該出力部２１４のバイナリ・ウェイトは
少なくとも上記値ρに等しい期間に対応している。
１５の出力部及び接続部２５に接続している。マイクロ
ブｏ ｔツリ゛の能動部２１３のリセット・ターミナル
２１２はカウンタ２１０の出力部の１つ（２１４）に接
続して−いる。該出力部２１４のバイナリ・ウェイトは
少なくとも上記値ρに等しい期間に対応している。
ガード・ドッグ線面を果すために、各マイクロプロセツ
Ｖには、更に、第２カウンタ２１６が設けである。カウ
ンタ２１６はその入力部がクロック２１５及びインバー
タ２１７に接続している。
Ｖには、更に、第２カウンタ２１６が設けである。カウ
ンタ２１６はその入力部がクロック２１５及びインバー
タ２１７に接続している。
インバータ２１７は入力部が上記イニシセライゼ−ジョ
ン信号入力部２５に接続している。カウンタ２１６の出
力部は、そのバイナリ・ウェイトが２個のフレームの間
の最大期間に少なくとも等しい所定の期間ηに対応して
おり、単安定部２１８（七ノステーブル）の入力部に接
続している。単安定部２１８の出力部はバス２３に接続
し工おり、カウンタ２１６と単安定部２１８は、例えば
、上記イニシャライピーション信号発生部を形成してい
る。
ン信号入力部２５に接続している。カウンタ２１６の出
力部は、そのバイナリ・ウェイトが２個のフレームの間
の最大期間に少なくとも等しい所定の期間ηに対応して
おり、単安定部２１８（七ノステーブル）の入力部に接
続している。単安定部２１８の出力部はバス２３に接続
し工おり、カウンタ２１６と単安定部２１８は、例えば
、上記イニシャライピーション信号発生部を形成してい
る。
「アンバックリング」状態の後にバス２３が少なくとも
上記期間ηだけその状態に留まっている時、単安定８１
１２１８を介して、カウンタ２１６がバス２３を他方の
状態（ここでは低状態）にリセットする（従って前述の
問題に戻ることになる）。
上記期間ηだけその状態に留まっている時、単安定８１
１２１８を介して、カウンタ２１６がバス２３を他方の
状態（ここでは低状態）にリセットする（従って前述の
問題に戻ることになる）。
更にマイクロプロセッサ２０はメモリ３０を備えている
。メモリ３０は、第１図のマイクロプロセッサ゛ｌのメ
モリ２と同様に、スイッチ３６を介してバッテリ３９に
接続している。スイッチ３６は２個の入力ターミナル４
０．４１と共通ターミナル３５とを備えている。ターミ
ナル３５はメモリ３０のターミナルの１つ、ならびに装
置のロジック・ゼロ部に接続している。ターミナル４０
はバッテリ３９のターミナルの１つに接続し、ターミナ
ル４１はデータ・バス２３に接続している。
。メモリ３０は、第１図のマイクロプロセッサ゛ｌのメ
モリ２と同様に、スイッチ３６を介してバッテリ３９に
接続している。スイッチ３６は２個の入力ターミナル４
０．４１と共通ターミナル３５とを備えている。ターミ
ナル３５はメモリ３０のターミナルの１つ、ならびに装
置のロジック・ゼロ部に接続している。ターミナル４０
はバッテリ３９のターミナルの１つに接続し、ターミナ
ル４１はデータ・バス２３に接続している。
輸送状態では、スイッチ３６の可動接触部が端子４１に
係合する。作動状態では、可動接触部がターミナル４０
に係合する。
係合する。作動状態では、可動接触部がターミナル４０
に係合する。
この実施例の装置の作用は前述の作用と同様である。
第１図は本発明の第１実施例の装置のレイアラミル略図
、第２図はデータ・バスにより相互に接続された複数の
マイクロブロセッ“りからなるシステムに組込まれた本
発明の第２実施例の装置のレイアウト略図、第３図は第
２図のシステムのマイクロプロセッサの１つの詳細略図
、第４図は第２図のシステムのマイクロプロセッサを初
期化するための信号、及びデータ・バス信号、電源電圧
のタイミング線図である。１・・・マイクロプロセッサ
、２・・・メモリ、６・・・スイッチ１．９・・・バッ
テリ、１４・・・イニシＶライゼーション・ライン特許
出願人 ソシエテ デアプリ力シャズジエネラルズ デ
エレクｉ−リシテ エ デ メ力ニク サーゼム
、第２図はデータ・バスにより相互に接続された複数の
マイクロブロセッ“りからなるシステムに組込まれた本
発明の第２実施例の装置のレイアウト略図、第３図は第
２図のシステムのマイクロプロセッサの１つの詳細略図
、第４図は第２図のシステムのマイクロプロセッサを初
期化するための信号、及びデータ・バス信号、電源電圧
のタイミング線図である。１・・・マイクロプロセッサ
、２・・・メモリ、６・・・スイッチ１．９・・・バッ
テリ、１４・・・イニシＶライゼーション・ライン特許
出願人 ソシエテ デアプリ力シャズジエネラルズ デ
エレクｉ−リシテ エ デ メ力ニク サーゼム
Claims (3)
- （１）安全バッテリならびにバッテリのターミナルをメ
モリのターミナルに接続するようにした接続手段を備え
たマイクロプロセッサ用メモリ安全装置において、上記
接続手段に、２個の入力ターミナルと、メモリの２個の
ターミナルの一方及びマイクロプロセッサのロジック・
ゼロ部に接続する共通ターミナルとを備えたスイッチを
設け、上記スイッチの２個の入力ターミナルの一方をバ
ッテリの２個のターミナルの一方に接続し、メモリの他
方のターミナルをバッテリの他方のターミナルに接続し
、スイッチの２個の入力ターミナルの他方をマイクロプ
ロセッサのイニシャライゼーション・ラインに接続した
ことを特徴とするマイクロプロセッサ用メモリ安全装置
。 - （２）上記イニシャライゼーション・ラインを電源部の
イニシャライゼーション信号出力部に直接接続したこと
を特徴とする特許請求の範囲第１項に記載のマイクロプ
ロセッサ用メモリ安全装置。 - （３）上記イニシャライゼーション・ラインが複数のマ
イクロプロセッサを相互に接続するシリーズ・データ・
バスで形成されており、少なくとも１個の電源部がイニ
シャライゼーション信号出力部において上記データ・バ
スに接続していることを特徴とする特許請求の範囲第１
項に記載のマイクロプロセッサ用メモリ安全装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8415759A FR2571870B1 (fr) | 1984-10-15 | 1984-10-15 | Dispositif de sauvegarde de memoire de microprocesseur. |
| FR8415759 | 1984-10-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6197762A true JPS6197762A (ja) | 1986-05-16 |
| JPH0618019B2 JPH0618019B2 (ja) | 1994-03-09 |
Family
ID=9308655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60230926A Expired - Lifetime JPH0618019B2 (ja) | 1984-10-15 | 1985-10-15 | マイクロプロセッサのメモリー安全装置 |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US4715016A (ja) |
| JP (1) | JPH0618019B2 (ja) |
| CN (1) | CN1003615B (ja) |
| AU (1) | AU584028B2 (ja) |
| BE (1) | BE903435A (ja) |
| BR (1) | BR8505092A (ja) |
| DE (1) | DE3536633A1 (ja) |
| FR (1) | FR2571870B1 (ja) |
| GB (1) | GB2167217B (ja) |
| IN (1) | IN164601B (ja) |
| IT (1) | IT1182610B (ja) |
| SE (1) | SE457907B (ja) |
| YU (1) | YU46385B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6227843A (ja) * | 1985-07-29 | 1987-02-05 | Sharp Corp | 電子装置 |
| US5270931A (en) * | 1989-02-23 | 1993-12-14 | The Boeing Company | Software controlled aircraft component configuration system |
| US5151855A (en) * | 1989-10-19 | 1992-09-29 | Saturn Corporation | Multiple microprocessor single power supply system shutdown |
| US5168206A (en) * | 1990-12-21 | 1992-12-01 | Dallas Semiconductor Corp. | Battery manager chip with connections for redundant backup battery |
| US5251179A (en) * | 1991-03-29 | 1993-10-05 | At&T Bell Laboratories | Apparatus and method for extending battery life |
| DE4219398A1 (de) * | 1992-06-13 | 1993-12-16 | Claas Ohg | Gepufferte Spannungsversorgung für Bordelektronik |
| US5384747A (en) * | 1994-01-07 | 1995-01-24 | Compaq Computer Corporation | Circuit for placing a memory device into low power mode |
| US6107865A (en) * | 1997-10-31 | 2000-08-22 | Stmicroelectronics, Inc. | VSS switching scheme for battery backed-up semiconductor devices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3980935A (en) * | 1974-12-16 | 1976-09-14 | Worst Bernard I | Volatile memory support system |
| US3978457A (en) * | 1974-12-23 | 1976-08-31 | Pitney-Bowes, Inc. | Microcomputerized electronic postage meter system |
| US4145761A (en) * | 1978-03-09 | 1979-03-20 | Motorola Inc. | Ram retention during power up and power down |
| US4148099A (en) * | 1978-04-11 | 1979-04-03 | Ncr Corporation | Memory device having a minimum number of pins |
| US4232377A (en) * | 1979-04-16 | 1980-11-04 | Tektronix, Inc. | Memory preservation and verification system |
| IT1118947B (it) * | 1979-10-04 | 1986-03-03 | Indesit | Circuito elettronico di memorizzazione di dati in un apparato elettrodomestico |
| US4288865A (en) * | 1980-02-06 | 1981-09-08 | Mostek Corporation | Low-power battery backup circuit for semiconductor memory |
| JPS573164A (en) * | 1980-06-04 | 1982-01-08 | Nippon Denso Co Ltd | Microcomputer control device |
| US4463446A (en) * | 1980-08-25 | 1984-07-31 | U.M.C. Industries, Inc. | Control device |
| DE3040326C1 (de) * | 1980-10-25 | 1981-10-08 | Eurosil GmbH, 8000 München | Mikroprozessor mit Ruecksetz-Schaltanordnung |
| US4451742A (en) * | 1981-05-27 | 1984-05-29 | Mostek Corporation | Power supply control for integrated circuit |
| US4489394A (en) * | 1982-04-21 | 1984-12-18 | Zenith Electronics Corporation | Microprocessor power on reset system |
| US4421977A (en) * | 1982-07-19 | 1983-12-20 | Pitney Bowes Inc. | Security system for electronic device |
-
1984
- 1984-10-15 FR FR8415759A patent/FR2571870B1/fr not_active Expired
-
1985
- 1985-10-07 US US06/784,773 patent/US4715016A/en not_active Expired - Fee Related
- 1985-10-09 GB GB08524911A patent/GB2167217B/en not_active Expired
- 1985-10-10 IN IN842/DEL/85A patent/IN164601B/en unknown
- 1985-10-11 SE SE8504727A patent/SE457907B/sv not_active IP Right Cessation
- 1985-10-14 IT IT67869/85A patent/IT1182610B/it active
- 1985-10-14 BE BE0/215721A patent/BE903435A/fr not_active IP Right Cessation
- 1985-10-14 AU AU48740/85A patent/AU584028B2/en not_active Ceased
- 1985-10-14 CN CN85107660.2A patent/CN1003615B/zh not_active Expired
- 1985-10-14 BR BR8505092A patent/BR8505092A/pt not_active IP Right Cessation
- 1985-10-15 JP JP60230926A patent/JPH0618019B2/ja not_active Expired - Lifetime
- 1985-10-15 DE DE19853536633 patent/DE3536633A1/de active Granted
- 1985-10-15 YU YU164285A patent/YU46385B/sh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| BE903435A (fr) | 1986-02-03 |
| AU584028B2 (en) | 1989-05-11 |
| CN1003615B (zh) | 1989-03-15 |
| AU4874085A (en) | 1986-04-24 |
| US4715016A (en) | 1987-12-22 |
| YU46385B (sh) | 1993-10-20 |
| BR8505092A (pt) | 1986-07-29 |
| SE8504727D0 (sv) | 1985-10-11 |
| SE457907B (sv) | 1989-02-06 |
| FR2571870A1 (fr) | 1986-04-18 |
| GB2167217A (en) | 1986-05-21 |
| IN164601B (ja) | 1989-04-22 |
| CN85107660A (zh) | 1986-04-10 |
| DE3536633A1 (de) | 1986-04-17 |
| JPH0618019B2 (ja) | 1994-03-09 |
| FR2571870B1 (fr) | 1987-02-20 |
| SE8504727L (sv) | 1986-04-16 |
| YU164285A (en) | 1987-10-31 |
| IT8567869A0 (it) | 1985-10-14 |
| DE3536633C2 (ja) | 1989-06-15 |
| GB2167217B (en) | 1988-06-29 |
| GB8524911D0 (en) | 1985-11-13 |
| IT1182610B (it) | 1987-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3303474A (en) | Duplexing system for controlling online and standby conditions of two computers | |
| GB2290891B (en) | Multiprocessor system | |
| JPH0351002B2 (ja) | ||
| US4768147A (en) | Electric power supply device for microprocessors | |
| JPS6197762A (ja) | マイクロプロセッサのメモリー安全装置 | |
| JPH0625976B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| US5648737A (en) | Method of setting the polarity of a digital signal, and integrated circuits implementing the method | |
| SU1471197A1 (ru) | Устройство дл контрол двухмашинной системы | |
| JPH01250162A (ja) | メモリライト方式 | |
| JPH0644209B2 (ja) | バス変換装置 | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JPH02189612A (ja) | 出力インタフェース装置 | |
| JPS63101938A (ja) | マイクロプロセツサの暴走防止装置 | |
| JPH0693226B2 (ja) | 割込報告側装置 | |
| JPH0157810B2 (ja) | ||
| JPH01150394A (ja) | 電子装置の誤動作防止回路 | |
| JPH01171028A (ja) | マイクロコンピュータシステム | |
| JPS59108928U (ja) | 電子回路システムの誤動作防止回路 | |
| JPS63208929A (ja) | プリンタ切替回路 | |
| JPH0528101A (ja) | バス通信方式 | |
| JPH0315940A (ja) | プリンタ出力回路 | |
| JPH01150395A (ja) | 電子装置の誤動作防止回路 | |
| JPS61141037A (ja) | マイクロプロセツサ | |
| JPS6211943A (ja) | 診断方式 | |
| JPS62247735A (ja) | 電源制御回路 |