JPS61141037A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS61141037A JPS61141037A JP59263404A JP26340484A JPS61141037A JP S61141037 A JPS61141037 A JP S61141037A JP 59263404 A JP59263404 A JP 59263404A JP 26340484 A JP26340484 A JP 26340484A JP S61141037 A JPS61141037 A JP S61141037A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal line
- microprocessor
- bus
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野） ゛
本発明は、マイクロプロセッサに関し、特に情報処理装
置に詔けるマイクロプロセッサに関する。
置に詔けるマイクロプロセッサに関する。
（従来技術）
従来のこの種のマイクロプロセッサは、初期設定信号が
入力され、初期設定が終了した後に最初の命令を実行す
るが、この命令のアドレスが固定されているため外部条
件により変更することかで ゛きないといり欠点が
あったー （発明の目的）゛・ 本発明の目的′は従来のマイクロプロセッサにおける欠
点を除去すると共に初期設定が終了した後に最初に実行
する命令のアドレスを決定し得るようにしたマイクロプ
ロセッサを提供することにある。
入力され、初期設定が終了した後に最初の命令を実行す
るが、この命令のアドレスが固定されているため外部条
件により変更することかで ゛きないといり欠点が
あったー （発明の目的）゛・ 本発明の目的′は従来のマイクロプロセッサにおける欠
点を除去すると共に初期設定が終了した後に最初に実行
する命令のアドレスを決定し得るようにしたマイクロプ
ロセッサを提供することにある。
（発明の構成）
本発明によれば、情報処理装置におけるマイクロプロセ
ッサにおいて、初期設定信号が入力された時にパス信号
線上の信号を取り込む手段を含み、前期取り込んだ信号
により初期設定が終了した後に最初に実行する命令のア
ドレスを決定するようにしたことをＩｌ！１ｗＬとする
マイクロプロセッサが得られる。
ッサにおいて、初期設定信号が入力された時にパス信号
線上の信号を取り込む手段を含み、前期取り込んだ信号
により初期設定が終了した後に最初に実行する命令のア
ドレスを決定するようにしたことをＩｌ！１ｗＬとする
マイクロプロセッサが得られる。
（実施例）
次に本発明について図面を参照して詳細に説明する。
図面は本発明の一実施例を示す。第１図において、本発
明の一実施例は情報処理装置に右けるマイクロプロセッ
サ１で、初期設定信号が入力された時憾バス信号線上の
信号を取り込む手段を含む。
明の一実施例は情報処理装置に右けるマイクロプロセッ
サ１で、初期設定信号が入力された時憾バス信号線上の
信号を取り込む手段を含む。
マイクロプロセッサｌは初期設定信号入力ビン２に接続
された初期設定信号線１０１上の信号を受信するレシー
バ４と、バス信号入出力ピン３に接続されたバス信号線
１０３上の信号を受信するレシーバ６およびバス信号４
Ｉ３！１０３に信号を送信するトライステートドライバ
７と、レシーバ４の出力信号をＣＰ端子に入力し、レシ
ーバ６の出力信号をＤ端子に入力するＤタイプフリップ
フロラ、プ５とを含んでいる。
された初期設定信号線１０１上の信号を受信するレシー
バ４と、バス信号入出力ピン３に接続されたバス信号線
１０３上の信号を受信するレシーバ６およびバス信号４
Ｉ３！１０３に信号を送信するトライステートドライバ
７と、レシーバ４の出力信号をＣＰ端子に入力し、レシ
ーバ６の出力信号をＤ端子に入力するＤタイプフリップ
フロラ、プ５とを含んでいる。
レシーバ４は内部初期設定信号線に接続されてぷり、レ
シーバ６は内部バス入力信号線１０４に接続されている
。トライステートドライバ７はその入力側が内部バス出
力信号線１０５に接続されている。
シーバ６は内部バス入力信号線１０４に接続されている
。トライステートドライバ７はその入力側が内部バス出
力信号線１０５に接続されている。
バス信号線上の信号を取り込む手段はＤタイプフリップ
フロップ５で構成され、フリップフロップ５のＤ端子に
内部バス入力信号線１０４が接続され、災にＱ端子に内
部動作モード切替信号線１゛０“６が接続されている。
フロップ５で構成され、フリップフロップ５のＤ端子に
内部バス入力信号線１０４が接続され、災にＱ端子に内
部動作モード切替信号線１゛０“６が接続されている。
また、外部回路としてのトライステートドライバ８は初
期開始アドレス指定信号線１０７に！絖され動作モード
切換信号を入力するように構成され、トライステートド
ライバ８の出方端がバス信トドライパ８の制御入力端に
は初期設定信号線１０１が接続されていて、′初期設定
信号が供給されるように構成されている。
期開始アドレス指定信号線１０７に！絖され動作モード
切換信号を入力するように構成され、トライステートド
ライバ８の出方端がバス信トドライパ８の制御入力端に
は初期設定信号線１０１が接続されていて、′初期設定
信号が供給されるように構成されている。
尚、バス信号入出力ピン３、Ｄタイプフリップフロップ
５、レシーバ６、トライステートドライバ７と８は複数
の信号を送受する複数個のものを代表して表現している
。
５、レシーバ６、トライステートドライバ７と８は複数
の信号を送受する複数個のものを代表して表現している
。
初期設定信号線１０１の信号は、負論理であり、＠Ｏ”
が入力されると、レシーバ４の出力信号が１０″ と
なり、Ｄタイプフリップフロップ５のＣＰ大入力内部初
期設定信号線１０２の信号が′″θ″ となってマイク
ロプロセッサ１の内部論理回路の初期設定がおこなわれ
る。初期設定信号線１０１の信号が′０” の時、トラ
イステートドライバ８は、初期開始アドレス指定信号線
の信、号をそのままバス信号線１０３に出力する。マイ
クロプロセッサ１が初期設定を行う時には、パス信号線
１０３を使用しないためトライステートドライバ７の出
力は、ハイインピーダンス状態になる。
が入力されると、レシーバ４の出力信号が１０″ と
なり、Ｄタイプフリップフロップ５のＣＰ大入力内部初
期設定信号線１０２の信号が′″θ″ となってマイク
ロプロセッサ１の内部論理回路の初期設定がおこなわれ
る。初期設定信号線１０１の信号が′０” の時、トラ
イステートドライバ８は、初期開始アドレス指定信号線
の信、号をそのままバス信号線１０３に出力する。マイ
クロプロセッサ１が初期設定を行う時には、パス信号線
１０３を使用しないためトライステートドライバ７の出
力は、ハイインピーダンス状態になる。
従って、レシーバ６の出力信号は、パス信号線１０３の
信号がそのまま出力されるため、初期開始アドレス指定
信号線１０，７の信号がＤタイプフリップフロップ５０
ｐ Ｄ入力に一人力される。
信号がそのまま出力されるため、初期開始アドレス指定
信号線１０，７の信号がＤタイプフリップフロップ５０
ｐ Ｄ入力に一人力される。
次に、初期設定信号ｌｌ７７１１０１の信号が′″０″
か、ら′１″ に変化すると、Ｄタイプフリップフロ
ップ５のＣＰ入力信号も°０”から”１″′ に変化す
るため、Ｄ入力端子に入力された信号が保持され・Ｑ出
力端子に出力される。
か、ら′１″ に変化すると、Ｄタイプフリップフロ
ップ５のＣＰ入力信号も°０”から”１″′ に変化す
るため、Ｄ入力端子に入力された信号が保持され・Ｑ出
力端子に出力される。
すなわち、初期開始アドレス指定信号線１０７の信号が
、Ｄタイプフリップフロップ５に保持され、初期開始ア
ドレス信号線１０６に出力される。
、Ｄタイプフリップフロップ５に保持され、初期開始ア
ドレス信号線１０６に出力される。
初期設定信号ｌ１１１０１の信号が′１＠ になると、
マイクロプロセッサｌは、初期開始アドレス信号［ｉ！
１０６の信号により最初に実行する命令のアドレスを決
定し、通常の動作を開始する。
マイクロプロセッサｌは、初期開始アドレス信号［ｉ！
１０６の信号により最初に実行する命令のアドレスを決
定し、通常の動作を開始する。
また、この時トライステートドライバ８の出力信号は、
制御入力が′１″ であるためハイインビ 、−グンス
状ｍ１こなり、マイクロプロセッサ１は自由にバス信号
！１０３を制御信号バろ又はアドレス信号バス又はデー
タ信号バスとして使用できる。
制御入力が′１″ であるためハイインビ 、−グンス
状ｍ１こなり、マイクロプロセッサ１は自由にバス信号
！１０３を制御信号バろ又はアドレス信号バス又はデー
タ信号バスとして使用できる。
、初期開始アドレス指定信号線１０７には、スイッチ等
を接続するこ、とにより、スイッチで指定される記念の
アドレスの命令から実行を開始されることができる。ま
た、初期開始アドレス指定信号１ｉ１０７には、命令の
絶対アドレスを入力してもよいし、割込み時に使用され
るベクタアドレスを入力してもよい。
を接続するこ、とにより、スイッチで指定される記念の
アドレスの命令から実行を開始されることができる。ま
た、初期開始アドレス指定信号１ｉ１０７には、命令の
絶対アドレスを入力してもよいし、割込み時に使用され
るベクタアドレスを入力してもよい。
尚、バス信号１１ｉ１ｊｉ１０３を入力信号線としての
み使用する場合には内部バス信号＠１０５とトライろテ
ートバスドライバ７は、ないものとみなルてよい。
− （発明の効果） 本発明は、以上説明したように初期設定信号が入力され
た時にバス信号線上の信号を取り込む手段を付加するこ
とにより、初期設定終了後に実行を開始する命令のアド
レスを容易に変更できるという効果がある。
み使用する場合には内部バス信号＠１０５とトライろテ
ートバスドライバ７は、ないものとみなルてよい。
− （発明の効果） 本発明は、以上説明したように初期設定信号が入力され
た時にバス信号線上の信号を取り込む手段を付加するこ
とにより、初期設定終了後に実行を開始する命令のアド
レスを容易に変更できるという効果がある。
図面は本発明の実施例を示す回路図である。
Claims (1)
- 情報処理装置におけるマイクロプロセッサにおいて、初
期設定信号が入力された時にバス信号線上の信号を取り
込む手段を含み、前記取り込んだ信号により初期設定が
終了した後に最初に実行する命令のアドレスを決定する
ようにしたことを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59263404A JPS61141037A (ja) | 1984-12-13 | 1984-12-13 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59263404A JPS61141037A (ja) | 1984-12-13 | 1984-12-13 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61141037A true JPS61141037A (ja) | 1986-06-28 |
Family
ID=17389026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59263404A Pending JPS61141037A (ja) | 1984-12-13 | 1984-12-13 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61141037A (ja) |
-
1984
- 1984-12-13 JP JP59263404A patent/JPS61141037A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61141037A (ja) | マイクロプロセツサ | |
| JPH01136251A (ja) | 自己診断方式 | |
| JP2664777B2 (ja) | 機能拡張方式 | |
| JPS61141069A (ja) | マイクロプロセツサ | |
| JPS58101361A (ja) | デ−タ処理装置 | |
| JP2871749B2 (ja) | コプロセッサ・バス切換回路 | |
| JP3298018B2 (ja) | プログラマブルコントローラ | |
| JPH0628060A (ja) | Ｃｐｕのリセット回路 | |
| JPS59154519A (ja) | 電源制御装置 | |
| JPS599768A (ja) | デ−タ処理装置の初期設定装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS6359181B2 (ja) | ||
| JPS6349964A (ja) | ハンドシエ−ク制御装置 | |
| JPS60178524A (ja) | １チツプマイクロコンピユ−タ | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPS63208929A (ja) | プリンタ切替回路 | |
| JPH0240755A (ja) | データ処理装置 | |
| JPS63231558A (ja) | 中央処理装置 | |
| JPS62295166A (ja) | Ｍｐｕ間のデ−タ伝送装置 | |
| JPH0187401U (ja) | ||
| JPH02272667A (ja) | 入出力信号処理方式 | |
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| JPS61213958A (ja) | Ｃｐｕ間デ−タ伝送方式 | |
| JPH04217060A (ja) | 複合プロセッサシステムのリセット方法 |