JPH0240755A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0240755A JPH0240755A JP18963088A JP18963088A JPH0240755A JP H0240755 A JPH0240755 A JP H0240755A JP 18963088 A JP18963088 A JP 18963088A JP 18963088 A JP18963088 A JP 18963088A JP H0240755 A JPH0240755 A JP H0240755A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- bus
- access
- system bus
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置に関し、特に中央処理装置と
記憶装置に対しＤＭＡアクセスを実行するデータ処理装
置に関する。
記憶装置に対しＤＭＡアクセスを実行するデータ処理装
置に関する。
従来のデータ処理装置に於いては、中央処理装置が発行
するシステムバスアクセス要求と、システムバスからの
ＤＭＡアクセスが重なった時の処理としては。
するシステムバスアクセス要求と、システムバスからの
ＤＭＡアクセスが重なった時の処理としては。
（ｉ） システムバスとプロセッサバスのデッドロッ
クによるバスタイムアウト割込み発生によシステムバス
の要求処理を再度行う。
クによるバスタイムアウト割込み発生によシステムバス
の要求処理を再度行う。
（２） システムバス使用時にはあらかじめバス制御
装置に対してシステムバスの使用許可を得た後。
装置に対してシステムバスの使用許可を得た後。
システムバス要求命令を実行する。
等を行っている。
しかしながら、上述した（１） ｔ （２）の方式では
、中央処理装置の処理、及び入出力装置の処理が低下す
るという問題がある。
、中央処理装置の処理、及び入出力装置の処理が低下す
るという問題がある。
本発明の目的は、上述の従来技術による問題点に対し、
データ処理装置のＤＭＡアクセスに於て。
データ処理装置のＤＭＡアクセスに於て。
強制ＤＭＡ実行信号により、中央処理装置のシステムバ
スアクセス要求トシステムバスカラのＤＭＡアクセス要
求が重なった時の中央処理装置の処理。
スアクセス要求トシステムバスカラのＤＭＡアクセス要
求が重なった時の中央処理装置の処理。
及び入出力制御装置の処理を向上させることができるデ
ータ処理装置を提供することにある。
ータ処理装置を提供することにある。
本発明によるデータ処理装置は、中央処理装置。
記憶装置、及びシステムバスと接続されたバス制御装置
がプロセッサバスによシ接続され、 ＤＭＡアクセスを
可能とするデータ処理装置に於いて。
がプロセッサバスによシ接続され、 ＤＭＡアクセスを
可能とするデータ処理装置に於いて。
前記・マス制御装置は、前記記憶装置に対し前記ＤＭＡ
アクセスを実行するだめのＤＭＡアクセス要求信号を前
記中央処理装置へ送出し。
アクセスを実行するだめのＤＭＡアクセス要求信号を前
記中央処理装置へ送出し。
該ＤＭＡアクセス要求信号を受けた中央処理装置は、前
記プロセッサバスを開放し、 ＤＭＡアクセス許可を指
示するＤＭＡアクセス許可信号を前記バス制御装置へ送
出し。
記プロセッサバスを開放し、 ＤＭＡアクセス許可を指
示するＤＭＡアクセス許可信号を前記バス制御装置へ送
出し。
前記中央処理装置からのシステムバスアクセスと前記バ
ス制御装置からのＤＭＡアクセス要求信号とが重なった
場合、前記バス制御装置は、前記中央処理装置に対して
、前記プロセッサバスを強制的に開放させ、前記記憶装
置からの応答を総てマスクせしめ、前記バス制御装置か
らのＤＭＡアクセス要求信号を優先実行させるための強
制ＤＭＡ実行信号を前記中央処理装置へ送出することを
特徴とする。
ス制御装置からのＤＭＡアクセス要求信号とが重なった
場合、前記バス制御装置は、前記中央処理装置に対して
、前記プロセッサバスを強制的に開放させ、前記記憶装
置からの応答を総てマスクせしめ、前記バス制御装置か
らのＤＭＡアクセス要求信号を優先実行させるための強
制ＤＭＡ実行信号を前記中央処理装置へ送出することを
特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例によるデータ処理装置の構成
を示すブロック図である。
を示すブロック図である。
中央処理装置１０がシステムバス５０に対しシステムバ
スアクセス要求をプロセッサバス４０に発行する。中央
処理装置１０のシステムバスアクセス要求はバス制御装
置３０によシステムバス５０の使用権を獲得後実行され
る。中央処理装置１０はバス制御装置３０からの応答を
待ち続ける。
スアクセス要求をプロセッサバス４０に発行する。中央
処理装置１０のシステムバスアクセス要求はバス制御装
置３０によシステムバス５０の使用権を獲得後実行され
る。中央処理装置１０はバス制御装置３０からの応答を
待ち続ける。
入出力装置６０はシステムバス５０の使用権を獲得し、
バス制御装置３０から記憶装置２０へＤＭＡアクセスを
実行しようとしてＤＭＡ要求償号１００を出力する。
バス制御装置３０から記憶装置２０へＤＭＡアクセスを
実行しようとしてＤＭＡ要求償号１００を出力する。
中央処理装置１０は、この時、すでに発行したシステム
バスアクセスの応答が返シ次第、 ＤＭＡ許可信号１１
０をバス制御装置３０に対して送シＤＭＡアクセス実行
を指示しようとするが、システムバス５０の使用権はす
でに入出力装置６０が獲得している為、システムバスア
クセス要求を実行することが出来ない。
バスアクセスの応答が返シ次第、 ＤＭＡ許可信号１１
０をバス制御装置３０に対して送シＤＭＡアクセス実行
を指示しようとするが、システムバス５０の使用権はす
でに入出力装置６０が獲得している為、システムバスア
クセス要求を実行することが出来ない。
この時、バス制御装置３０は、中央処理装置１０に対し
て強制ＤＭＡ実行信号１２０を送シ、記憶装置２０に対
しＤＭＡアクセスを開始する。
て強制ＤＭＡ実行信号１２０を送シ、記憶装置２０に対
しＤＭＡアクセスを開始する。
強制ＤＭＡ信号１２０を受は取った中央処理装置１０は
、プロセッサバス４０を開放し、バス上の応答信号に対
し全てマスクをかける。（ここで言う１バスを開放する
”とは、バスの使用権を破棄し、バスをハイインピーダ
ンス状態とすることである。） ＤＭＡアクセスが終了したバス制御装置３０は。
、プロセッサバス４０を開放し、バス上の応答信号に対
し全てマスクをかける。（ここで言う１バスを開放する
”とは、バスの使用権を破棄し、バスをハイインピーダ
ンス状態とすることである。） ＤＭＡアクセスが終了したバス制御装置３０は。
入出力装置６０に対しＤＭＡアクセスの終了を報告し、
入出力装置６０はシステムバス５０の使用権を破棄する
。
入出力装置６０はシステムバス５０の使用権を破棄する
。
バス制御装置３０は強制ＤＭＡ実行信号を解除し。
システムバス５０の使用権を獲得し、中央処理装置ｌＯ
のシステムバスアクセス要求ヲシステムバス５０に対し
発行する。
のシステムバスアクセス要求ヲシステムバス５０に対し
発行する。
以上説明したように本発明は、中央処理装置のシステム
バスアクセス要求とシステムバスからのＤＭＡアクセス
要求が重なった時９強制ＤＭＡ実行信号によシプロセッ
サバスを中央処理装置から切シ離しＤＭＡアクセスを実
行させ、 ＤＭＡアクセス終了後システムバスを中央処
理装置が獲得し、システムバスアクセスを実行する事に
より、中央処理装置のシステムバスアクセス処理、及び
入出力制御装置の処理を向上させることが出来る。
バスアクセス要求とシステムバスからのＤＭＡアクセス
要求が重なった時９強制ＤＭＡ実行信号によシプロセッ
サバスを中央処理装置から切シ離しＤＭＡアクセスを実
行させ、 ＤＭＡアクセス終了後システムバスを中央処
理装置が獲得し、システムバスアクセスを実行する事に
より、中央処理装置のシステムバスアクセス処理、及び
入出力制御装置の処理を向上させることが出来る。
第１図は本発明の一実施例によるデータ処理装置の構成
を示すブロック図である。 ｉｏ・・・中央処理装置、２０・・・記憶装置、３０・
・・バス制御装置、４０・・・プロセッサバス、５０・
・・システムバス、６０・・・入出力４Ｍ４−装置、１
００・・・ＤＭＡ要求信号、１１０・・・ＤＭＡ許可信
号、１２０・・・強制ＤＭＡ実行信号。
を示すブロック図である。 ｉｏ・・・中央処理装置、２０・・・記憶装置、３０・
・・バス制御装置、４０・・・プロセッサバス、５０・
・・システムバス、６０・・・入出力４Ｍ４−装置、１
００・・・ＤＭＡ要求信号、１１０・・・ＤＭＡ許可信
号、１２０・・・強制ＤＭＡ実行信号。
Claims (1)
- 【特許請求の範囲】 １、中央処理装置、記憶装置、及びシステムバスと接続
されたバス制御装置がプロセッサバスにより接続され、
ＤＭＡアクセスを可能とするデータ処理装置に於いて、 前記バス制御装置は、前記記憶装置に対し前記ＤＭＡア
クセスを実行するためのＤＭＡアクセス要求信号を前記
中央処理装置へ送出し、 該ＤＭＡアクセス要求信号を受けた中央処理装置は、前
記プロセッサバスを開放し、ＤＭＡアクセス許可を指示
するＤＭＡアクセス許可信号を前記バス制御装置へ送出
し、 前記中央処理装置からのシステムバスアクセスと前記バ
ス制御装置からのＤＭＡアクセス要求信号とが重なった
場合、前記バス制御装置は、前記中央処理装置に対して
、前記プロセッサバスを強制的に開放させ、前記記憶装
置からの応答を総てマスクせしめ、前記バス制御装置か
らのＤＭＡアクセス要求信号を優先実行させるための強
制ＤＭＡ実行信号を前記中央処理装置へ送出することを
特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63189630A JP2680842B2 (ja) | 1988-07-30 | 1988-07-30 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63189630A JP2680842B2 (ja) | 1988-07-30 | 1988-07-30 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0240755A true JPH0240755A (ja) | 1990-02-09 |
| JP2680842B2 JP2680842B2 (ja) | 1997-11-19 |
Family
ID=16244511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63189630A Expired - Fee Related JP2680842B2 (ja) | 1988-07-30 | 1988-07-30 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680842B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485260A (ja) * | 1990-07-27 | 1992-03-18 | Canon Inc | 画像形成装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62168254A (ja) * | 1986-01-20 | 1987-07-24 | Fujitsu Ltd | バス制御方式 |
-
1988
- 1988-07-30 JP JP63189630A patent/JP2680842B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62168254A (ja) * | 1986-01-20 | 1987-07-24 | Fujitsu Ltd | バス制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485260A (ja) * | 1990-07-27 | 1992-03-18 | Canon Inc | 画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2680842B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04318654A (ja) | マイクロプロセッサへの割り込みのリダイレクションシステム | |
| JPH0240755A (ja) | データ処理装置 | |
| JPH07219887A (ja) | Ｄｍａ転送制御装置 | |
| JP2961542B2 (ja) | データ処理システム | |
| JPH01205312A (ja) | バス変換装置 | |
| JPS61143858A (ja) | 複数のオペレ−テイングシステムの下におけるフアイルの共用方法 | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH02146660A (ja) | 情報処理装置 | |
| JPS63314668A (ja) | メモリマツプドデ−タ転送システム | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPH03201151A (ja) | 入出力制御装置 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPS63271537A (ja) | 割り込み制御装置 | |
| JPS6336533B2 (ja) | ||
| JPS6042978B2 (ja) | 入出力割込み制御方式 | |
| JPH05216840A (ja) | バス競合分散制御方式 | |
| JPH04148244A (ja) | ソフトウェア評価装置 | |
| JPH04101239A (ja) | 情報処理装置のデバッグ方式 | |
| JPH04372042A (ja) | 入出力割込み処理管理方式 | |
| JPH0682348B2 (ja) | 入出力制御方式 | |
| JPS5911430A (ja) | 入出力制御装置 | |
| JPH04182855A (ja) | 情報処理システムの入出力制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |