JPH02146657A - データ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＤＭＡコントローラを用いたデータ転送方法
に関する。

従来の技術 従来の転送方法を図を用いて示す。この従来例に対する
システム構成図を第６図に、ＣＰＵのフローチャート図
を第７図に示す。ここで１９は、ＤＭＡコントローラの
終了信号端子を表す。

演算を実行中に大量のデータを転送する必要が生じた際
、ＣＰＵがそれを行うと、かなりの時間が転送処理に費
やされ、演算は止ってしまう。

従って、専用装置に転送を担ぜることか考えられ、これ
がＤＭＡ装置である。ずなわち、転送するデータの送り
元のアドレス、ワード数、送り先のアドレスなどの転送
用命令（パラメータ）をＤＭＡコントローラへ与え、し
かるのちの転送をスタートさせる。

この時、ＣＰＵは、ＤＭＡコントローラへ命令を与えた
後は、引き続き演算の処理を再開する。

よって、見かけ上、転送処理はなくなる。

しかし、ＤＭＡコントローラが前の転送を行っている最
中には、次の転送用命令を与えることができないので、
ＣＰＵはＤＭＡ終了信号を検出し続ける判断ルーチンに
入ったまま（ビジーウェイト）次の演算に入れず、演算
の処理は再開できない（マルチタスキングシステムでは
、ＤＭＡ処理を必要とするタスクがビジーウェイトする
）。

発明が解決しようとする課題 従来のデータ転送方式では、転送用命令の発行する間隔
が短いとき、ＣＰ　Ｕがビジーウェイトを起こし、演算
処理能力が下がる。

本発明では、かかる問題点に鑑み、無駄なビジーウェイ
トを省くデータ転送方法を提供することを目的としてい
る。

課題を解決するための手段 前記課題を解決するために、本発明は、転送用命令を入
力する命令入力手段と転送の終了信号出力する終了信号
端子と転送手段を備えたＤＭＡコントローラと、前記Ｄ
ＭＡコントローラの前記命令入力手段へ転送用命令を出
力する命令出力手段と外部割込み入力端子と割込み処理
手段と前記ＤＭＡコントローラの前記終了信号端子の出
力を入力するＤＭＡ終了端子と演算手段を備えたＣＰＵ
と、前記ＤＭＡコントローラの前記終了端子からの出力
より、前記ＣＰＵへの割込み信号を発生し該信号を前記
ＣＰＵの前記割込み入力端子へ出力するインタラプタと
メモリと、前記ＣＰＵ、前記ＤＭＡコントローラと前記
メモリを結合するバスから成るデータ転送装置において
、前記ＤＭＡコントローラは、転送が終了したときに、
終了信号を前記終了信号端子から出力し、前記ＣＰＵは
、前記ＤＭＡコントローラへの転送用命令の発生時には
、前記メモリ内に設けたＤＭＡコントローラ用命令領域
内に前記転送用命令をリスティングし、外部割込み発生
時に前記割込み処理手段が前記ＤＭＡコントローラから
の終了信号であることを判断し、前記ＤＭＡコントロー
ラ用命令領域内の転送命令を前記ＤＭＡコントローラの
前記命令入力手段に出力することを特徴とするデータ転
送方法を解決手段とする。

作　　　用 インタラプタから割り込み信号で起動され、転送用命令
をＤＭＡコントローラに与える方法（デマンドドリブン
）により、ＣＰＵのビジーウェイトがなくなり（マルチ
タスキングシステムでも同様）、演算の処理が効率化さ
れる。

実施例 本発明は、前記従来の欠点に鑑み、インタラプタにより
割込まれることによりＤＭＡコントローラを起動するデ
マンドドリブン方式の転送方法である。

本実施例を図を用いて示す。第１図は、システム構成図
、第２図は転送用命令のチエイニング図、第３図は新た
にチエイニングを行った後のチエイニング図、第４図は
ＣＰＵの演算実行のフローチャート図、第５図はＣＰＵ
の割込み処理のフローチャート図を示し、６は外部割込
み入力端子、７はＤＭＡ終了端子、８は終了信号端子、
５は割込みを発生するインタラプタを表す。

ハードウェアの動作について説明する。

ＤＭＡコントローラ２は、命令入力手段１３より命令を
受は取り、転送を行う。転送終了時及びリセット解除時
には終了信号端子８から終了信号を出す。

インタラプタ５は、リセット解除時でなく、かつ、ＤＭ
Ａコントローラ２からの終了信号入力時に割込み信号を
発生し、ＣＰＵ１の外部割込み入力端子６に出力する。

ＣＰＵＩは、外部割込み信号を外部割込み端子６より受
け、処理する割込み処理手段１０を備えている。

通常ＣＰＵは、第４図に示すように演算処理を進め、転
送用命令の処理は ｉ　ｆ　（ＤＭＡコントローラは終了）転送用命令をＤ
ＭＡコントローラに渡す；ｌｓｅ 転送用命令をチエイニング； のように行う。ここでチエイニングは第２図から第３図
の変化のように行う。すなわち、静的に存在もしくは動
的に生成された転送用命令（ＤＭＡ用命令）をポインタ
でリンクする。

また、ＤＭＡコントローラは、転送が終わると終了信号
を出力し、インタラプタによりＣＰＵは外部割込みを受
ける。第５図のように、外部割込みの処理では、転送用
命令チエインをリトラクトし、転送用命令をＤＭＡコン
トローラへ渡すことを行う。

以上のように、ＣＰＵは転送用命令を行うときにも、必
ず次の演算処理に進むことができ、ビジーウェイトを発
生することはない。

発明の効果 このように、本実施例によると、割込みによるＤＭＡ処
理の起動（デマンドドリブン）を用いることにより、Ｃ
ＰＵのビジーウェイトを避けることができる。

【図面の簡単な説明】

第１図は、本発明のデータ転送によるシステム構成図、
第２図、第３図は転送用命令チエイニング図、第４図は
本発明のＣＰＵの演算実行のフローチャ、−ト図、第５
図は割り込み処理のフローチャート図、第６図は、従来
例のデータ転送によるシステム構成図、第７図は同従来
のＣＰＵのフローチャート図である。 １・・・・・・ＣＰＵ、２・・・・・・ＤＭＡコントロ
ーラ、４・・・・・・メモリ、５・・・・・・インタラ
プタ、１０・・・・・・割込み処理手段、１２・・・・
・・転送手段、１３・・・・・・命令入力手段。 代理人の氏名　弁理士　粟野重孝　ほか１名第 第 図 図 第 図

Claims (1)

【特許請求の範囲】
1. 転送用命令を入力する命令入力手段と転送の終了信号出
   力する終了信号端子と転送手段を備えたＤＭＡコントロ
   ーラと、前記ＤＭＡコントローラの前記命令入力手段へ
   転送用命令を出力する命令出力手段と外部割込み入力端
   子と割込み処理手段と前記ＤＭＡコントローラの前記終
   了信号端子の出力を入力するＤＭＡ終了端子と演算出力
   手段を備えたＣＰＵと、前記ＤＭＡコントローラの前記
   終了端子からの出力より、前記ＣＰＵへの割込み信号を
   発生し該信号を前記ＣＰＵの前記割込み入力端子へ出力
   するインタラプタとメモリと、前記ＣＰＵ、前記ＤＭＡ
   コントローラと前記メモリを結合するバスから成るデー
   タ転送装置において、前記ＤＭＡコントローラは、転送
   が終了したときに、終了信号を前記終了信号端子から出
   力し、前記ＣＰＵは、前記ＤＭＡコントローラへの転送
   用命令の発生時には、前記メモリ内に設けたＤＭＡコン
   トローラ用命令領域内に前記転送用命令をリストテイン
   グし、外部割込み発生時に前記割込み処理手段が前記Ｄ
   ＭＡコントローラからの終了信号であることを判断し、
   前記ＤＭＡコントローラ用命令領域内の転送命令を前記
   ＤＭＡコントローラの前記命令入力手段に出力すること
   を特徴とするデータ転送方法。