JPS6240561A

JPS6240561A - デ−タ通信制御装置

Info

Publication number: JPS6240561A
Application number: JP60180571A
Authority: JP
Inventors: Shinichi Tamada; 玉田　眞一; Hideaki Yoruno; 夜野　英昭
Original assignee: NEC Corp; Nippon Telegraph and Telephone Corp
Current assignee: NEC Corp; Nippon Telegraph and Telephone Corp
Priority date: 1985-08-19
Filing date: 1985-08-19
Publication date: 1987-02-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数の処理装置を有するデータ通信制御装置
に関し、特に各処理装置間のコマンド処理に関する。

〔従来の技術〕

従来、この種のデータ通信制御装置は、少なくとも、コ
マンドを送出する第１の処理装置と、コマンドを受信し
てコマンドの処理を実行する第２の処理装置とを有して
いる。第４図は従来の第２の処理装置で実行される一連
のマイクロ命令の流′れを示したフローチャートである
。即ち、第１の処理装置からの入出力命令を受けつける
（マイクロ命令７０１）と、その入出力命令をデコード
しくマイクロ命令７０２）、コマンドを実行しくマイク
ロ命令７０３）、その実行が終了すると終了信号を第１
の処理装置へ送出しくマイクロ命令７０４）、次の入出
力命令受付（マイクロ命令７０１）、下位制御部からの
回線処理要求（マイクロ命令７０５）待ちとなる。回線
処理要求（マイクロ命令７０５）があると９回線処理し
くマイクロ命令７０６）、次の入出力命令受付（マイク
ロ命令７０１　）、回線処理要求（マイクロ命令７０５
）待ちとなる。従って、第２の処理装置では、出力命令
のコマンドを実行或いは回線処理をしている間は、第１
の処理装置からの新たな出力命令を受けつけることがで
きない。一方、出力命令を発した第１の処理装置では、
第５図（ａ）に示される如く、第２の処理装置によるそ
の出力命令のコマンド処理終了後でなければ９次の命令
を実行することが出来ない。

〔発明が解決しようとする問題点〕

上述した従来のデータ処理装置では、第２の処理装置で
コマンド実行中に、第１の処理装置より次のコマンドが
送出されると、第２の処理装置で実行中のコマンド処理
が終了するまで２次のコマンドがまたされるため、その
間バスを専有してしまい、ソフト処理能力が悪くなる欠
点があった。

〔間厘点を解決するための手段〕

本発明によるデータ通信制御装置は、少なくとも、コマ
ンドを送出する第１の処理装置と、前記コマンドを受信
して該コマンドの処理を実行する第２の処理装置とを有
し、前記第２の処理装置は。

前記第１の処理装置から送出されてきたコマンドを待避
する手段と、該コマンドの処理を実行中あるいは当該第
２の処理装置＋÷の下位制御部からの処理要求を処理し
ている間に前記第１の処理装置から送出されてきた次の
コマンドの受付を検出する手段と、該受付けた次のコマ
ンドに対してコマンド処理終了を前記第１の処理装置へ
送出する手段と、コマンドをおいてきぼりしたことを表
示する手段とを備えている。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第３図は本発明の適用されるデータ通信制御装置の一構
成例を示したブロック図である。第３図において、１０
０はデータ通信制御装置で、バス５００を介して、中央
処理装置２００．主記憶装置３００及び入出力制御装置
４００に接続されている。データ通信制御装置１００に
おいて、基本処理装置なるプロトコル処理部１３０は、
上位処理装置ナルハスインタフェースコントロール１２
ｏ。

下位処理装置なるラインアダプタコントロール１３０か
ら送出される出力命令により、システムパス１５０を介
して、プロトコル処理部１３０とラインアダプタコント
ロール１４０．プロトコル処理部１３０とパスインタフ
ェースコントロール１２０あるいはバッファメモリ１１
０とのデータ通信が行なわれる。また、バスインタフェ
ースコントロール１２０．ラインアダプタコントロール
１４０からシステムバス１５０を介してプロトコル処理
部１３０あるいはバッファメモリ１１０へのデータ通信
が行なわれる。ラインアダプタコントロール１４０は、
下位制御部なるラインアダプタ１６０と接続されている
。

第１図は第３図のラインアダプタコントロール１４０及
びパスインタフェースコントロール１２０の本発明に係
る部分の構成を詳細に示したブロック図である。第１図
において、プロトコル処理部１３０やバッファメモリ１
１０とのデータ転送。

コマンドの送受信を行う為のシステムパス１５０は、ア
ドレスバス１５１．制御バス１５２及びデータバス１５
３からなる。ラインアダプタコントロール１４０は、コ
マンドあるいはデータを蓄積しておくデータレジスタ１
４１と、バス制御と入出力命令受付表示を行なうバス制
御回路１４２と。

ラインアダプタコントロール１４０全体を制御するプロ
セッサ１４３と、おいてきぼシ表示あるいはデータ、コ
マンドを一時蓄積しワークエリアとして使用するメモリ
１４４と、プロトコル処理部１３０が出力した出力命令
を終了させるレディ制御回路１４５を有している。パス
インタフェースコントロール１２０も、同様な構成要素
を有しておシ、第１図に括弧で示しである。

プロトコル処理部１３０からシステムパス要求ヲ出カシ
、ハスインタフェースコントロール１２ｏ。

ラインアダプタコントロール１４０からパス要求１５３
に送出される。パスインタフェースコントロール１２０
　＋　ランアタフタコントロール１４０では、アドレス
バス１５１の内容をバス制御回路１２２．１４２で検出
して、自分宛の命令であればデータバス１５３の内容を
データレジスタ１２１゜１４１ヘセツトし、バス制御回
路１２２，１４２の入出力命令受付表示をセットし、ｆ
ロセッサ１２３．１４３へ通知する。

ここで、アドレスバス１５１の内容がラインアダプタコ
ントロール１４０宛の命令であったとすると、データバ
ス１５３の内容をデータレジスタ１４１ヘセツトすると
同時にシステムバス１５０（アドレスバス１５１．制御
バス１５２．データバス１５３　）ハ、パスインタフェ
ースコントロール１２０　Ｋ開放され、パスインタフェ
ースコントロール１２０とバッファメモリ１１０との転
送を行うことが出来る。

第２図はプロセッサ１４３で実行される一連のマイクロ
命令の流れを示したフローチャートであ。

る。プロセッサ１４３は、マイクロ命令６０１でバス制
御回路１４２が出力した入出力命令受付表示を検出し、
マイクロ命令６０２で出力命令をデコードする。出力命
令がコマンドであれば、マイクロ命令６０３によってレ
ディ制御回路１４５を駆動して終了信号を制御バス１５
２を介してプロトコル処理部１３０に与え出力命令を終
了させる。

出力命令を終了させることによってプロトコル処理部１
３０では次の命令が実行可能となる。ここで、従来では
コマンドの実行が終了した時点で終了信号が送出されて
いたことに注意されたい。

デコードされたコマンドの内容は１次のマイクロ命令６
０４でメモリ１４４に待避して、マイクロ命令６０５で
そのコマンドの処理を実行する。。

コマンド処理実行中に、マイクロ命令６０６゜６０７で
プロトコル処理部１３０より送出された出力命令を検出
し、その出力命令が自分宛コマンドであれば、マイクロ
命令６０８によってレディ制御回路１４５を駆動して終
了信号をグロトコル処理部１３０に与え、システムバス
１５０を開放し、出力命令を終了させる。

この２個目のコマンドは実行されず、マイクロ命令６０
９でコマンドをおいてきぼシしたことをメモリ１４４に
セットする。１個目のコマンドは。

マイクロ命令６１０で処理を続けて実行し、コマンド処
理が終了した・ならモニタルーチンに戻り。

マイクロ命令６１１でおいてきぼりされているコマンド
があれば優先的に実行を行なう。

一方、モニタルーチンのマイクロ命令６１２でラインア
ダプタ１６０より回線処理要求があると。

マイクロ命令６１３でその回線処理を行う。回線処理中
に、マイクロ命令６１４，６１５でプロトコル処理部１
３０より送出された出力命令を検出し、その出力命令が
自分宛コマンドであれば、マイクロ命令６１６によって
レディ制御回路１４５を駆動して終了信号をプロトコル
処理部１３０に与え、システムバス１５０を開放し、出
力命令を終了させる。

この回線処理中に送られてきたコマンドは実行されず、
マイクロ命令６１７でコマンドをおいてきぼりしたこと
をメモリ１４４にセットする。回線処理は、マイクロ命
令６１８で続行し２回線処理が終了したならモニタルー
チンに戻り、マイクロ命令６１１でおいてきぼりされて
いるコマンドがあれば優先的に実行を行なう。

このようにコマンド処理あるいは回線処理など処理時間
が多く掛るものがある場合に、処理実行中にコマンドを
検出し、コマンドをおいてきぼりすることによって、シ
ステムバスを開放し、プロトコル処理部の出力命令を終
了させ、処理効率を上げている。なお、第２図において
、マイクロ命令６１２〜６１８を除いたマイクロ命令６
０１〜６１１ｉＪ、、パスインタフェースコントロール
１２０のプロセッサ１２３で実行される一連のマイクロ
命令の流れでもある。従って、従来では、第５図（、）
に示される如く、第１の処理装置（プロトコル処理部１
３０）は第２の処理装置（パスインタフェースコントロ
ール１２０．、ｌｙインアタプタコントロール１４０）
で出力命令のコマンド処理や回線処理が終了した後でな
ければ９次の命令を実行することが出来なかったが２本
発明では、第５図（ｂ）に示される如く、第２の処理装
置で出力命令のコマンド処理や回線処理が終了しなくと
も２次の命令を実行することが出来る。

〔発明の効果〕

以上説明したように本発明は、出力命令のコマンド指示
のみおいてきぼり制御をおこなっているので、コマンド
実行時間の短縮しいては処理時間の短縮を達成できると
いう効果がある。

【図面の簡単な説明】

第１図は第３図のラインアダプタコントロール及ヒバス
インタフエースコントロールの本発明に係る部分の構成
を詳細に示したブロック図、第２図は第１図のプロセッ
サで実行される一連のマイクロ命令の流れを示したフロ
ーチャート、第３図は本発明の適用されるデータ通信制
御装置の一構成例を示しだブロック図、第４図は従来実
行されていた一連のマイクロ命令の流れを示したフロー
チャート、第５図は従来と本発明における命令実行時間
とコマンド処理の関係を示したタイムチャートである。１００・・・データ通信制御装置、１１０・・・パンツ
アメ％ｌＪ、１２０・・・パスインタフェースコントロ
ール（上位処理装置）、１２１・・・データレジスタ。１２２・・・パス制御回路、１２３・・・プロセッサ。１２４・・・メモ！Ｊ　ｔ　１２５・・・レディ制御回
路、１３０・・・プロトコル処理部（基本処理装置）、
１４０・・・ラインアダプタコントロール、１４１・・
・データレジスタ、１４２・・・パス制御回路、１４３
・・・プロセッサ、１４４・・・メモリ、１４５・・・
レディ制御回路。１５０・・・システムパス、　１５１−・・アドレスバ
ス。１５２・・・制御ハス、１５３・・・データバス、２０
０・・・中央処理装置、３００・・・主制御装置、４０
０・・・入出力制御装置、５００・・・パス。晃１図幕２酋兇５図（０Ｌ）（ｂ）

Claims

【特許請求の範囲】

１、少なくとも、コマンドを送出する第１の処理装置と
、前記コマンドを受信して該コマンドの処理を実行する
第２の処理装置とを有するデータ通信制御装置において
、前記第２の処理装置は、前記第１の処理装置から送出
されてきたコマンドを待避する手段と、該コマンドの処
理を実行中あるいは当該第２の処理装置の下位制御部か
らの処理要求を処理している間に前記第１の処理装置か
ら送出されてきた次のコマンドの受付を検出する手段と
、該受付けた次のコマンドに対してコマンド処理終了を
前記第１の処理装置へ送出する手段と、コマンドをおい
てきぼりしたことを表示する手段とを有することを特徴
とするデータ通信制御装置。