JPH01205312A - バス変換装置 - Google Patents
バス変換装置Info
- Publication number
- JPH01205312A JPH01205312A JP63028932A JP2893288A JPH01205312A JP H01205312 A JPH01205312 A JP H01205312A JP 63028932 A JP63028932 A JP 63028932A JP 2893288 A JP2893288 A JP 2893288A JP H01205312 A JPH01205312 A JP H01205312A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- bus
- conversion device
- bit
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 21
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 abstract description 7
- 230000006870 function Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要］
この発明はシステム間に接続されるバス変換装置に関し
、 電源オンリセットあるいはシステムリセット時に接続シ
ステムの機能設定が不定状態となり該動作を生ずるのを
防止することを目的とし、システムバス間に接続され、
接続システムのシステム制ｆ１を機能をソフトウェアに
より設定するバス変換装置であって、中央処理装置から
送出される設定指示に基づいて、自システムの電源オン
リセット、システムリセット等のリセット動作を接続シ
ステムに伝播し、バス使用調停、時間監視等の各種の設
定を行なう設定手段と、電源オン後の自システムのリセ
ット動作終了時においても接続システムのリセット状態
を保持するリセット保持手段と、前記設定手段による各
種設定の終了時にリセット解除信号を前記リセット保持
手段に送出し、接続システムのリセット状態を解除する
リセット解除手段により構成される。
、 電源オンリセットあるいはシステムリセット時に接続シ
ステムの機能設定が不定状態となり該動作を生ずるのを
防止することを目的とし、システムバス間に接続され、
接続システムのシステム制ｆ１を機能をソフトウェアに
より設定するバス変換装置であって、中央処理装置から
送出される設定指示に基づいて、自システムの電源オン
リセット、システムリセット等のリセット動作を接続シ
ステムに伝播し、バス使用調停、時間監視等の各種の設
定を行なう設定手段と、電源オン後の自システムのリセ
ット動作終了時においても接続システムのリセット状態
を保持するリセット保持手段と、前記設定手段による各
種設定の終了時にリセット解除信号を前記リセット保持
手段に送出し、接続システムのリセット状態を解除する
リセット解除手段により構成される。
本発明はシステム間を接続するバス変換装置に関し、特
に、接続するシステムのバス使用の調停、バス使用の時
間監視等のシステム制御機能をソフトウェアにより設定
するバス変換装置に関する。
に、接続するシステムのバス使用の調停、バス使用の時
間監視等のシステム制御機能をソフトウェアにより設定
するバス変換装置に関する。
〔従来の技術及び発明が解決しようとする課題〕第４図
はバス変換装置により接続されたデータ処理システムの
構成例を示す。システムＡではシステムバスＡに中央処
理装置（ＣＰＵ）、メモリ（ＭＥＭ） 、アダプタ（Ａ
ＤＰ）、バス変換装置（ＢＣ）等を接続して構成され、
システムＡに接続されるシステムＢも同様に構成される
。バス変換装置ＢＣはシステムバスＡとシステムバス８
間に接続されシステムＡとシステムＢとを接続し、シス
テムＢのシステム制御機能、例えばバス使用の調停、バ
ス使用の時間監視等やシステム制御に係る特有の機能、
例えばメモリ、レジスタ、割込みハンドラ機能等を有し
、かつ接続するシステムの構成によりこれら機能を有効
／無効等に設定可能とする。
はバス変換装置により接続されたデータ処理システムの
構成例を示す。システムＡではシステムバスＡに中央処
理装置（ＣＰＵ）、メモリ（ＭＥＭ） 、アダプタ（Ａ
ＤＰ）、バス変換装置（ＢＣ）等を接続して構成され、
システムＡに接続されるシステムＢも同様に構成される
。バス変換装置ＢＣはシステムバスＡとシステムバス８
間に接続されシステムＡとシステムＢとを接続し、シス
テムＢのシステム制御機能、例えばバス使用の調停、バ
ス使用の時間監視等やシステム制御に係る特有の機能、
例えばメモリ、レジスタ、割込みハンドラ機能等を有し
、かつ接続するシステムの構成によりこれら機能を有効
／無効等に設定可能とする。
このような構成において、システムの電源をオンすると
リセット信号が発せられこのリセット信号の継続中にシ
ステムの初期化が行なわれる。リセットの終了後システ
ムＡからシステムＢに対して諸機能の初期設定がなされ
るが、この初期設定以前にリセット終了後直ちにシステ
ムＢが動作を開始してしまうことがある。
リセット信号が発せられこのリセット信号の継続中にシ
ステムの初期化が行なわれる。リセットの終了後システ
ムＡからシステムＢに対して諸機能の初期設定がなされ
るが、この初期設定以前にリセット終了後直ちにシステ
ムＢが動作を開始してしまうことがある。
第５図は上述の問題点を説明するタイミングチャートを
示し、電源オン後のリセット状態が時刻りにて終了する
と、本来ならば、システムＡのＣＰＵによりバス変換装
置の設定がなされ、その後バス変換装置によるバス使用
調停がなされバス調停が有効となる。しかしながら、シ
ステムＡによるシステムＢの初期設定終了以前にシステ
ムＢが動作開始してしまうことがある。
示し、電源オン後のリセット状態が時刻りにて終了する
と、本来ならば、システムＡのＣＰＵによりバス変換装
置の設定がなされ、その後バス変換装置によるバス使用
調停がなされバス調停が有効となる。しかしながら、シ
ステムＡによるシステムＢの初期設定終了以前にシステ
ムＢが動作開始してしまうことがある。
従来、このような誤動作を解決するために、−方法とし
て機械的な切換手段あるいは設定ポスト等を設ける方法
がある。しかしこの方法では接触不良や設定ミス等の不
良が生ずることがあり信頼性が低下し、さらに、設定変
更に際しては、システムの電源オフリプリント基板の抜
取り→設定変更→プリント基板の挿入→システムの電源
オン等の極めて煩雑な作業を必要とする。他の方法とし
て、上述の対策のために、バス変換装置にシステムＡ側
から書込み可能な設定レジスタを設けたり、設定コマン
ドのようなコマンドを用意してソフトウェアにより設定
を行なう方法がとられているが、この方法においても、
例えば、バス使用調停の有効／無効設定のようにシステ
ムのリセット状態が解除されると直ちに機能しなければ
ならないようなものについては、その動作が保障されな
いという問題がある。
て機械的な切換手段あるいは設定ポスト等を設ける方法
がある。しかしこの方法では接触不良や設定ミス等の不
良が生ずることがあり信頼性が低下し、さらに、設定変
更に際しては、システムの電源オフリプリント基板の抜
取り→設定変更→プリント基板の挿入→システムの電源
オン等の極めて煩雑な作業を必要とする。他の方法とし
て、上述の対策のために、バス変換装置にシステムＡ側
から書込み可能な設定レジスタを設けたり、設定コマン
ドのようなコマンドを用意してソフトウェアにより設定
を行なう方法がとられているが、この方法においても、
例えば、バス使用調停の有効／無効設定のようにシステ
ムのリセット状態が解除されると直ちに機能しなければ
ならないようなものについては、その動作が保障されな
いという問題がある。
本発明の目的は、電源オンリセットあるいはシステムリ
セット時に接続システムの機能設定が不定状態となり誤
動作を生ずるのを防止するリセット状態保持手段を提供
することにある。
セット時に接続システムの機能設定が不定状態となり誤
動作を生ずるのを防止するリセット状態保持手段を提供
することにある。
〔課題を解決するための手段］
第１図は本発明の原理構成図である、バス変換装置ＢＣ
は、従来の機械的な切換手段あるいは設定ポストに代わ
るソフトウェアによる設定手段（１）と、ソフトウェア
の設定による動作を保障するためのリセット保持手段（
２）およびリセット解除手段（３）とを具備する。ＣＰ
Ｕはソフトウェアによる設定手段（１）およびリセット
解除手段（２）に対して設定指示Ｓｏを行ない、前者は
システムＢの各種の設定を行ない、後者はリセット保持
手段にリセット解除信号Ｓを出力する。また、リセット
保持手段（３）にはシステムバスＡからリセット信号が
入力されシステムバスＢに送出される。
は、従来の機械的な切換手段あるいは設定ポストに代わ
るソフトウェアによる設定手段（１）と、ソフトウェア
の設定による動作を保障するためのリセット保持手段（
２）およびリセット解除手段（３）とを具備する。ＣＰ
Ｕはソフトウェアによる設定手段（１）およびリセット
解除手段（２）に対して設定指示Ｓｏを行ない、前者は
システムＢの各種の設定を行ない、後者はリセット保持
手段にリセット解除信号Ｓを出力する。また、リセット
保持手段（３）にはシステムバスＡからリセット信号が
入力されシステムバスＢに送出される。
第２図は第１図構成の動作を説明するタイミングチャー
トである。まず、リセット保持手段（３）はシステムＡ
からのリセットＡ信号を受けるとシステムＢヘリセット
Ｂ信号として送出するが、リセット解除手段（２）から
のリセット解除信号Ｓが入力されるまでリセットＢを保
持する。リセットＡが時刻ｔ１において解除されると、
バス変換装置を含むシステムＡは一連の処理を開始し、
バス使用の調停や時間監視等の各種の設定処理を行なう
。
トである。まず、リセット保持手段（３）はシステムＡ
からのリセットＡ信号を受けるとシステムＢヘリセット
Ｂ信号として送出するが、リセット解除手段（２）から
のリセット解除信号Ｓが入力されるまでリセットＢを保
持する。リセットＡが時刻ｔ１において解除されると、
バス変換装置を含むシステムＡは一連の処理を開始し、
バス使用の調停や時間監視等の各種の設定処理を行なう
。
この時点ではリセットＡがリセット保持手段（３）に伝
播されシステムＢはリセット状態が保持されており、い
かなる装置も動作できない。そして、バス変換装置の各
種設定が時刻Ｌ２において完了すると、リセット解除手
段（２）が動作開始し、リセット保持手段（３）に対し
てリセット解除信号Ｓを発しリセットＢの解除を指示す
る。リセットＢが解除されると、システムＢはバスに対
してバスアクセスを行ないその処理を開始するが、この
時点ではシステムＢに係るすべての初期設定が完了して
おり正当な動作が保障される。尚、リセット解除手段の
方式はハードウェアにより設定完了を検知する方式ある
いはリセット制御レジスタへの書込みあるいはリセット
制御コマンドの発行等が考えられるが特に規定するもの
ではない。
播されシステムＢはリセット状態が保持されており、い
かなる装置も動作できない。そして、バス変換装置の各
種設定が時刻Ｌ２において完了すると、リセット解除手
段（２）が動作開始し、リセット保持手段（３）に対し
てリセット解除信号Ｓを発しリセットＢの解除を指示す
る。リセットＢが解除されると、システムＢはバスに対
してバスアクセスを行ないその処理を開始するが、この
時点ではシステムＢに係るすべての初期設定が完了して
おり正当な動作が保障される。尚、リセット解除手段の
方式はハードウェアにより設定完了を検知する方式ある
いはリセット制御レジスタへの書込みあるいはリセット
制御コマンドの発行等が考えられるが特に規定するもの
ではない。
第３図は本発明に係るバス変換装置の一実施例ブロック
構成図である。図において、１１はシステムバスＡの制
御回路、１゛２は設定レジスタ、１３はＯＲゲート、１
４はリセット制御レジスタ、１５はシステムバスＢのバ
ス調停部である。このような構成において、システムへ
のリセットＡ信号がオンするとＯＲゲート１３を介して
リセット制御レジスタ１４のリセット制御ビットである
Ｙビットがオンとなる。Ｙビットの状態はそのままシス
テムＢのリセットＢ信号となり、これによりシステムＡ
、Ｂともにリセット状態となる。尚、Ｙビットは例えば
フリップフロップ素子を用い、そのプリセット端子等の
使用により容易に実現できる。この場合、リセットＡに
よりフリップフロップがセットされビットが保持される
。
構成図である。図において、１１はシステムバスＡの制
御回路、１゛２は設定レジスタ、１３はＯＲゲート、１
４はリセット制御レジスタ、１５はシステムバスＢのバ
ス調停部である。このような構成において、システムへ
のリセットＡ信号がオンするとＯＲゲート１３を介して
リセット制御レジスタ１４のリセット制御ビットである
Ｙビットがオンとなる。Ｙビットの状態はそのままシス
テムＢのリセットＢ信号となり、これによりシステムＡ
、Ｂともにリセット状態となる。尚、Ｙビットは例えば
フリップフロップ素子を用い、そのプリセット端子等の
使用により容易に実現できる。この場合、リセットＡに
よりフリップフロップがセットされビットが保持される
。
システムＡのリセットＡ信号が時刻ｔｌにて解除すると
、バス変換装置を含むシステムＡは動作可能状態となる
。リセット制御レジスタ１４のＹビットはオン状態のま
ま保持されるためシステムＢはリセット状態を保持しい
かなる動作も開始しない。
、バス変換装置を含むシステムＡは動作可能状態となる
。リセット制御レジスタ１４のＹビットはオン状態のま
ま保持されるためシステムＢはリセット状態を保持しい
かなる動作も開始しない。
システムＡのＣＰＵは一連の処理の中で設定レジスタ１
２のバス調停の有効／無効を設定するビットであるＸビ
ットをオンする。Ｘビットはバス調停部１５をアクティ
ブにするイネイブル信号Ｅであり、例えばＸビットが“
１′”のときバス調停が有効となる。この時点でもシス
テムＢはまだリセット状態である。尚、ＸビットもＹビ
ットと同様にフリップフロップ素子の如きメモリ素子の
使用により容易に実現可能である。
２のバス調停の有効／無効を設定するビットであるＸビ
ットをオンする。Ｘビットはバス調停部１５をアクティ
ブにするイネイブル信号Ｅであり、例えばＸビットが“
１′”のときバス調停が有効となる。この時点でもシス
テムＢはまだリセット状態である。尚、ＸビットもＹビ
ットと同様にフリップフロップ素子の如きメモリ素子の
使用により容易に実現可能である。
システムＡのＣＰＵはＸビットの設定が終了するとリセ
ット制御レジスタ１４のＹビットを例えば”°０”°に
してオフする。これによりシステムＢ信号がオフとなり
システムＢの動作が可能となる。
ット制御レジスタ１４のＹビットを例えば”°０”°に
してオフする。これによりシステムＢ信号がオフとなり
システムＢの動作が可能となる。
システムＢの装置が動作を開始した時点ではバス調停部
１５が有効になっており正常な動作が保障される。本実
施例では上述した動作の外、リセット制御レジスタ１４
のＹビットを常にオン／オフ可能にしておけば機械的な
リセットスイッチ等を設けることなくシステムＢのリセ
ット動作がソフトウェアにより自由に実現可能となる。
１５が有効になっており正常な動作が保障される。本実
施例では上述した動作の外、リセット制御レジスタ１４
のＹビットを常にオン／オフ可能にしておけば機械的な
リセットスイッチ等を設けることなくシステムＢのリセ
ット動作がソフトウェアにより自由に実現可能となる。
以上説明したように、本発明によれば、従来、機械的な
スイッチや設定ポストによってしか設定できなかった接
続システムのシステム制御に係る設定を、ソフトウェア
により設定可能とし、前述したハードウェア設定に伴な
う諸問題を解消できるばかりか、リセット解除手段の方
式によってはソフトウェアによる接続システムのリセッ
ト動作が可能となる。
スイッチや設定ポストによってしか設定できなかった接
続システムのシステム制御に係る設定を、ソフトウェア
により設定可能とし、前述したハードウェア設定に伴な
う諸問題を解消できるばかりか、リセット解除手段の方
式によってはソフトウェアによる接続システムのリセッ
ト動作が可能となる。
第１図は本発明の原理構成図、
第２図は第１図構成の動作を説明する信号タイミングチ
ャート、 第３図は本発明の一実施例バス変換装置ブロック構成図
、 第４図はバス変換装置を設けたシステム構成例、および 第５図は従来方式の問題点を説明する信号タイミングチ
ャートである。 （符号の説明） ＣＰＵ・・・中央処理装置、 ＢＣ・・・バス変換装置、 １・・・ソフトウェア設定手段、 ２・・・リセット解除手段、 ３・・・リセット保持手段、 １１・・・制御回路、 １２・・・設定レジスタ、 １３・・・ＯＲゲート、 １４・・・リセット制御レジスタ、 １５・・・バス調停部。
ャート、 第３図は本発明の一実施例バス変換装置ブロック構成図
、 第４図はバス変換装置を設けたシステム構成例、および 第５図は従来方式の問題点を説明する信号タイミングチ
ャートである。 （符号の説明） ＣＰＵ・・・中央処理装置、 ＢＣ・・・バス変換装置、 １・・・ソフトウェア設定手段、 ２・・・リセット解除手段、 ３・・・リセット保持手段、 １１・・・制御回路、 １２・・・設定レジスタ、 １３・・・ＯＲゲート、 １４・・・リセット制御レジスタ、 １５・・・バス調停部。
Claims (1)
- 【特許請求の範囲】 １、システムバス間に接続され、接続システムのシステ
ム制御機能をソフトウェアにより設定するバス変換装置
であって、 中央処理装置から送出される設定指示（Ｓｏ）に基づい
て、自システムの電源オンリセット、システムリセット
等のリセット動作を接続システムに伝播し、バス使用調
停、時間監視等の各種の設定を行なう設定手段（１）と
、 電源オン後の自システムのリセット動作終了時において
も接続システムのリセット状態を保持するリセット保持
手段（３）と、 前記設定手段による各種設定の終了時にリセット解除信
号（Ｓ）を前記リセット保持手段に送出し、接続システ
ムのリセット状態を解除するリセット解除手段（２）と
を具備することを特徴とするバス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028932A JPH0644209B2 (ja) | 1988-02-12 | 1988-02-12 | バス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028932A JPH0644209B2 (ja) | 1988-02-12 | 1988-02-12 | バス変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01205312A true JPH01205312A (ja) | 1989-08-17 |
| JPH0644209B2 JPH0644209B2 (ja) | 1994-06-08 |
Family
ID=12262171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63028932A Expired - Lifetime JPH0644209B2 (ja) | 1988-02-12 | 1988-02-12 | バス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644209B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06332847A (ja) * | 1993-05-24 | 1994-12-02 | Nec Corp | バス変換結合回路 |
| US5931902A (en) * | 1996-08-21 | 1999-08-03 | Mitsubishi Denki Kabushiki Kaisha | Communication system |
| JP2012003676A (ja) * | 2010-06-21 | 2012-01-05 | Hitachi Ltd | 半導体集積回路及び半導体集積回路におけるデータ転送の制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150414A (ja) * | 1985-12-24 | 1987-07-04 | Toshiba Corp | 共通機器保護装置 |
| JPS62169831U (ja) * | 1986-04-16 | 1987-10-28 |
-
1988
- 1988-02-12 JP JP63028932A patent/JPH0644209B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150414A (ja) * | 1985-12-24 | 1987-07-04 | Toshiba Corp | 共通機器保護装置 |
| JPS62169831U (ja) * | 1986-04-16 | 1987-10-28 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06332847A (ja) * | 1993-05-24 | 1994-12-02 | Nec Corp | バス変換結合回路 |
| US5931902A (en) * | 1996-08-21 | 1999-08-03 | Mitsubishi Denki Kabushiki Kaisha | Communication system |
| JP2012003676A (ja) * | 2010-06-21 | 2012-01-05 | Hitachi Ltd | 半導体集積回路及び半導体集積回路におけるデータ転送の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644209B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH02224140A (ja) | 割込試験装置 | |
| JPH01205312A (ja) | バス変換装置 | |
| JPH09288530A (ja) | 情報処理装置のリセット遅延装置 | |
| JP2577613Y2 (ja) | 情報処理装置 | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPH01250162A (ja) | メモリライト方式 | |
| JPH0496826A (ja) | 割込制御装置 | |
| JPH01233643A (ja) | データ転送制御装置 | |
| JPH03198136A (ja) | Ｄｍａ転送データチェック方式 | |
| JPH0125095B2 (ja) | ||
| JPS62211763A (ja) | 同期出力回路 | |
| JPH0659911A (ja) | 外部装置制御方式 | |
| JPS63257856A (ja) | シリアル通信方式 | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPH03161845A (ja) | 情報処理装置 | |
| JPH04320539A (ja) | 演算装置 | |
| JPH05210617A (ja) | バス拡張装置 | |
| JPS58121468A (ja) | マルチプロセツサ装置 | |
| JPS6370360A (ja) | 入出力制御方式 | |
| JPS6278616A (ja) | 電源断時におけるスタンバイ制御方式 | |
| JPH01291353A (ja) | データ転送制御装置 | |
| JPH0553868A (ja) | デバツグ装置 | |
| JPS61213958A (ja) | Ｃｐｕ間デ−タ伝送方式 | |
| JPH10333920A (ja) | 割込み処理回路 |