JP2577613Y2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2577613Y2 JP2577613Y2 JP1992030927U JP3092792U JP2577613Y2 JP 2577613 Y2 JP2577613 Y2 JP 2577613Y2 JP 1992030927 U JP1992030927 U JP 1992030927U JP 3092792 U JP3092792 U JP 3092792U JP 2577613 Y2 JP2577613 Y2 JP 2577613Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing unit
- processing device
- main memory
- initialization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、中央処理装置とその他
の処理装置とが同一の並列バスによって主記憶に接続さ
れる情報処理装置に関し、詳しくは、初期化信号がアサ
ートされた場合に主記憶の内容を保護するように改善す
るものである。
の処理装置とが同一の並列バスによって主記憶に接続さ
れる情報処理装置に関し、詳しくは、初期化信号がアサ
ートされた場合に主記憶の内容を保護するように改善す
るものである。
【０００２】
【従来の技術】中央処理装置と、他の処理装置とが同一
の並列バスに接続されて、この並列バスに接続されてい
る主記憶にアクセスする情報処理装置の一般的な例を図
３に表す。この図３において、中央処理装置１、処理装
置２は互いに並列バスＢに接続され、更に、この並列バ
スＢには主記憶制御装置３が接続され、主記憶制御装置
３には並列バスＥを介して主記憶Ｍが接続される。そし
て、中央処理装置１、処理装置２は、それぞれ並列バス
Ｂのバス権を取得し、主記憶Ｍにアクセスして動作して
いる。尚、並列バスＢに接続されている、初期化信号制
御装置４は、電源電圧低下異常信号ｐ、初期化スイッチ
がオンとされたことを表す信号ｑが入力された時に、中
央処理装置１及び処理装置２を初期化するための初期化
信号ＩＮＺを出力するものである。この初期化信号制御
装置４は、主記憶Ｍの内容の破壊を防ぐため、電源電圧
低下異常信号ｐまたは初期化スイッチのオン信号ｑを受
けた際、並列バスＢのバス権を取得し、他の処理装置が
並列バスＢを使用していないことを確認した後、中央処
理装置１及び処理装置２に初期化信号ＩＮＺを出力す
る。
の並列バスに接続されて、この並列バスに接続されてい
る主記憶にアクセスする情報処理装置の一般的な例を図
３に表す。この図３において、中央処理装置１、処理装
置２は互いに並列バスＢに接続され、更に、この並列バ
スＢには主記憶制御装置３が接続され、主記憶制御装置
３には並列バスＥを介して主記憶Ｍが接続される。そし
て、中央処理装置１、処理装置２は、それぞれ並列バス
Ｂのバス権を取得し、主記憶Ｍにアクセスして動作して
いる。尚、並列バスＢに接続されている、初期化信号制
御装置４は、電源電圧低下異常信号ｐ、初期化スイッチ
がオンとされたことを表す信号ｑが入力された時に、中
央処理装置１及び処理装置２を初期化するための初期化
信号ＩＮＺを出力するものである。この初期化信号制御
装置４は、主記憶Ｍの内容の破壊を防ぐため、電源電圧
低下異常信号ｐまたは初期化スイッチのオン信号ｑを受
けた際、並列バスＢのバス権を取得し、他の処理装置が
並列バスＢを使用していないことを確認した後、中央処
理装置１及び処理装置２に初期化信号ＩＮＺを出力す
る。
【０００３】
【考案が解決しようとする課題】しかし、中央処理装置
１がソフトウェア上のリセット命令の発行によって初期
化信号を出力した場合、中央処理装置１は、他の処理装
置が並列バスＢを使用しているか否かを確認してから初
期化信号を出力するのではないので、他の処理装置が主
記憶Ｍにアクセスしている最中に初期化信号を出力する
ことがあり、この際に主記憶Ｍの内容を破壊するおそれ
があった。
１がソフトウェア上のリセット命令の発行によって初期
化信号を出力した場合、中央処理装置１は、他の処理装
置が並列バスＢを使用しているか否かを確認してから初
期化信号を出力するのではないので、他の処理装置が主
記憶Ｍにアクセスしている最中に初期化信号を出力する
ことがあり、この際に主記憶Ｍの内容を破壊するおそれ
があった。
【０００４】本考案は、このような課題を解決したもの
であり、情報処理装置にあって中央処理装置がリセット
命令によって初期化信号を出力する場合でも、主記憶の
内容を保護できるようにすることを目的とする。
であり、情報処理装置にあって中央処理装置がリセット
命令によって初期化信号を出力する場合でも、主記憶の
内容を保護できるようにすることを目的とする。
【０００５】
【課題を解決するための手段】このような目的を達成す
る本考案は、中央処理装置と、他の仕事をする処理装置
と、主記憶制御装置により制御される主記憶とが同一の
並列バスを介して並列に接続される情報処理装置におい
て、前記中央処理装置がリセット命令を実行することに
より発行する初期化信号，電源電圧低下異常信号，初期
化スイッチのオン信号を入力して前記主記憶制御装置へ
現在のアクセス以降のアクセスを無視する指令を出力す
るとともに、系内の処理装置が前記主記憶に対してアク
セスするのに必要な最大時間以上の待ち時間が経過して
から前記中央処理装置以外の処理装置へ初期化信号を出
力する初期化信号制御装置を設けたことを特徴とする情
報処理装置である。
る本考案は、中央処理装置と、他の仕事をする処理装置
と、主記憶制御装置により制御される主記憶とが同一の
並列バスを介して並列に接続される情報処理装置におい
て、前記中央処理装置がリセット命令を実行することに
より発行する初期化信号，電源電圧低下異常信号，初期
化スイッチのオン信号を入力して前記主記憶制御装置へ
現在のアクセス以降のアクセスを無視する指令を出力す
るとともに、系内の処理装置が前記主記憶に対してアク
セスするのに必要な最大時間以上の待ち時間が経過して
から前記中央処理装置以外の処理装置へ初期化信号を出
力する初期化信号制御装置を設けたことを特徴とする情
報処理装置である。
【０００６】
【作用】本考案の情報処理装置は、初期化信号制御装置
において、中央処理装置からの初期化信号、電源電圧異
常信号、初期化スイッチのオン信号を受けて現在のアク
セス以降のアクセスを無視し、所定の時間が経過してか
ら中央処理装置以外の処理装置へ初期化信号を出力す
る。
において、中央処理装置からの初期化信号、電源電圧異
常信号、初期化スイッチのオン信号を受けて現在のアク
セス以降のアクセスを無視し、所定の時間が経過してか
ら中央処理装置以外の処理装置へ初期化信号を出力す
る。
【０００７】
【実施例】以下、図面を用いて本考案を詳細に説明す
る。この図で、図３に示した従来の例と符号が同じブロ
ック、即ち、中央処理装置１、処理装置２、主記憶制御
装置３、主記憶Ｍ、並列バスＢ、並列バスＢは、その機
能は同じである。本考案の情報処理装置にあっては、並
列バスＢとは直接接続しない初期化信号制御装置５を設
けたことを特徴とするものである。この初期化信号制御
装置５は、中央処理装置１がリセット命令を発行した際
に出力される初期化信号Ａ、電源電圧低下異常信号ｐ，
初期化スイッチのオン信号ｑを入力して、いずれかの入
力信号がアクティブになると、主記憶制御装置３へ制御
信号Ｂを出力する。この制御信号Ｂは、主記憶制御装置
３に対し、現在の主記憶Ｍアクセス以降のアクセスを中
止させる。主記憶制御装置３は、この制御信号Ｂを受け
ると、現在実行中のアクセス終了後、制御信号Ｂが非ア
クティブとなるまで、全ての処理装置からのアクセスを
無視する。そして、任意の処理装置が主記憶Ｍに対して
アクセスするのに必要な最大時間以上の時間を待ってか
ら、初期化信号Ｃを中央処理装置１以外の処理装置に対
して出力する。
る。この図で、図３に示した従来の例と符号が同じブロ
ック、即ち、中央処理装置１、処理装置２、主記憶制御
装置３、主記憶Ｍ、並列バスＢ、並列バスＢは、その機
能は同じである。本考案の情報処理装置にあっては、並
列バスＢとは直接接続しない初期化信号制御装置５を設
けたことを特徴とするものである。この初期化信号制御
装置５は、中央処理装置１がリセット命令を発行した際
に出力される初期化信号Ａ、電源電圧低下異常信号ｐ，
初期化スイッチのオン信号ｑを入力して、いずれかの入
力信号がアクティブになると、主記憶制御装置３へ制御
信号Ｂを出力する。この制御信号Ｂは、主記憶制御装置
３に対し、現在の主記憶Ｍアクセス以降のアクセスを中
止させる。主記憶制御装置３は、この制御信号Ｂを受け
ると、現在実行中のアクセス終了後、制御信号Ｂが非ア
クティブとなるまで、全ての処理装置からのアクセスを
無視する。そして、任意の処理装置が主記憶Ｍに対して
アクセスするのに必要な最大時間以上の時間を待ってか
ら、初期化信号Ｃを中央処理装置１以外の処理装置に対
して出力する。
【０００８】このように構成された本考案装置の動作を
図２のタイムチャートを用いて説明する。例えば、処理
装置２から主記憶Ｍへのアクセス中に、中央処理装置
１がリセット命令によって初期化信号Ａ”Ｌ”をアサー
トしたとする。これにより、初期化信号制御装置５は制
御信号Ｂをアサートし、主記憶制御装置３に対して以後
の主記憶Ｍへのアクセスを無視するように指示する。同
時にクロック・パルスＣＰのカウントを開始し、この系
内にある処理装置が主記憶Ｍアクセスに必要な最大クロ
ック数（この例では８クロック数とする）以上カウント
した後、処理装置２に対して初期化信号Ｃ”Ｌ”をアサ
ートする。これによって、アクセスが正常終了するま
で、中央処理装置１以外の処理装置に対する初期化信号
Ｃはアサートされないので、アクセスの途中で初期化
信号Ｃによるアクセス中断はない。また、初期化信号
Ｃ”Ｌ”がアサートされる前に発生したアクセスにつ
いては、このアクセス発生以前に制御信号Ｂが主記憶
制御装置３へ出力されているので、主記憶制御装置５は
このアクセス要求を無視し、アクセスは実際には行
われずアクセスも正常終了するため、主記憶Ｍは何の
影響も受けない。このように、中央処理装置１がリセッ
ト命令によって初期化信号Ａを出力する場合でも、主記
憶Ｍの内容が保護される。
図２のタイムチャートを用いて説明する。例えば、処理
装置２から主記憶Ｍへのアクセス中に、中央処理装置
１がリセット命令によって初期化信号Ａ”Ｌ”をアサー
トしたとする。これにより、初期化信号制御装置５は制
御信号Ｂをアサートし、主記憶制御装置３に対して以後
の主記憶Ｍへのアクセスを無視するように指示する。同
時にクロック・パルスＣＰのカウントを開始し、この系
内にある処理装置が主記憶Ｍアクセスに必要な最大クロ
ック数（この例では８クロック数とする）以上カウント
した後、処理装置２に対して初期化信号Ｃ”Ｌ”をアサ
ートする。これによって、アクセスが正常終了するま
で、中央処理装置１以外の処理装置に対する初期化信号
Ｃはアサートされないので、アクセスの途中で初期化
信号Ｃによるアクセス中断はない。また、初期化信号
Ｃ”Ｌ”がアサートされる前に発生したアクセスにつ
いては、このアクセス発生以前に制御信号Ｂが主記憶
制御装置３へ出力されているので、主記憶制御装置５は
このアクセス要求を無視し、アクセスは実際には行
われずアクセスも正常終了するため、主記憶Ｍは何の
影響も受けない。このように、中央処理装置１がリセッ
ト命令によって初期化信号Ａを出力する場合でも、主記
憶Ｍの内容が保護される。
【０００９】
【考案の効果】以上説明したように、本考案は、初期化
信号制御装置により、中央処理装置が出力する初期化信
号と、それ以外の処理装置を初期化する初期化信号とを
分離したため、中央処理装置以外の処理装置を初期化す
るタイミングを任意に制御することができるようになっ
た。また、主記憶制御装置は、初期化信号制御装置から
出力される制御信号を受けて現在実行中のアクセス終了
後は主記憶のアクセスを無視するようにしたため、電源
電圧低下、初期化スイッチのオンの場合だけでなく、中
央処理装置から発生する初期化信号を他の処理装置に与
える場合でも、主記憶の内容を保護することができる。
信号制御装置により、中央処理装置が出力する初期化信
号と、それ以外の処理装置を初期化する初期化信号とを
分離したため、中央処理装置以外の処理装置を初期化す
るタイミングを任意に制御することができるようになっ
た。また、主記憶制御装置は、初期化信号制御装置から
出力される制御信号を受けて現在実行中のアクセス終了
後は主記憶のアクセスを無視するようにしたため、電源
電圧低下、初期化スイッチのオンの場合だけでなく、中
央処理装置から発生する初期化信号を他の処理装置に与
える場合でも、主記憶の内容を保護することができる。
【図１】本考案を実施した情報処理装置の構成図であ
る。
る。
【図２】本考案装置の動作を表すタイム・チャートであ
る。
る。
【図３】従来の情報処理装置の構成図である。
【符号の説明】 １ 中央処理装置 ２ 処理装置 ３ 主記憶制御装置 ４ 初期化信号制御装置 ５ 初期化信号制御装置 Ｂ 並列バス Ｍ 主記憶
Claims (1)
- 【請求項１】中央処理装置と、他の仕事をする処理装置
と、主記憶制御装置により制御される主記憶とが同一の
並列バスを介して並列に接続される情報処理装置におい
て、前記中央処理装置がリセット命令を実行することに
より発行する初期化信号，電源電圧低下異常信号，初期
化スイッチのオン信号を入力して前記主記憶制御装置へ
現在のアクセス以降のアクセスを無視する指令を出力す
るとともに、系内の処理装置が前記主記憶に対してアク
セスするのに必要な最大時間以上の待ち時間が経過して
から前記中央処理装置以外の処理装置へ初期化信号を出
力する初期化信号制御装置を設けたことを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992030927U JP2577613Y2 (ja) | 1992-05-12 | 1992-05-12 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992030927U JP2577613Y2 (ja) | 1992-05-12 | 1992-05-12 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0592833U JPH0592833U (ja) | 1993-12-17 |
| JP2577613Y2 true JP2577613Y2 (ja) | 1998-07-30 |
Family
ID=12317321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992030927U Expired - Lifetime JP2577613Y2 (ja) | 1992-05-12 | 1992-05-12 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577613Y2 (ja) |
-
1992
- 1992-05-12 JP JP1992030927U patent/JP2577613Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0592833U (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6832311B2 (en) | Information processing system and resume processing method used in the system | |
| US6105140A (en) | Secure power supply | |
| JP2577613Y2 (ja) | 情報処理装置 | |
| JPH08249267A (ja) | Ｄｍａコントローラ | |
| JPH01205312A (ja) | バス変換装置 | |
| JPH05282244A (ja) | 情報処理装置 | |
| JP2513037B2 (ja) | マイクロコンピュ―タ | |
| JPS6316315A (ja) | 自動電源切断方式 | |
| JPH05151143A (ja) | Ｄｍａコントローラ内蔵コンピユータの割り込み処理方式 | |
| JPH1139266A (ja) | マルチプロセッサ装置 | |
| JPS603048A (ja) | デ−タ転送制御装置 | |
| JPS62208151A (ja) | 情報処理装置 | |
| JPH03198136A (ja) | Ｄｍａ転送データチェック方式 | |
| JPH0519890A (ja) | Ｃｐｕ動作周波数の制御装置 | |
| JPS61166617A (ja) | リセツト制御方式 | |
| JPH05181567A (ja) | 情報処理装置における電源停止制御方式 | |
| JPH02105654A (ja) | 初期設定回路 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPH04117585A (ja) | マイクロコンピュータ | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPH04253213A (ja) | システム停止方式 | |
| JPS6155769A (ja) | バス制御方式 | |
| JPH0573484A (ja) | 情報処理システム | |
| JPS603766A (ja) | 情報処理装置の制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980331 |
|
| EXPY | Cancellation because of completion of term |