JPH0187401U - - Google Patents
Info
- Publication number
- JPH0187401U JPH0187401U JP18491587U JP18491587U JPH0187401U JP H0187401 U JPH0187401 U JP H0187401U JP 18491587 U JP18491587 U JP 18491587U JP 18491587 U JP18491587 U JP 18491587U JP H0187401 U JPH0187401 U JP H0187401U
- Authority
- JP
- Japan
- Prior art keywords
- output
- reset
- cpu
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Safety Devices In Control Systems (AREA)
Description
第１図は本考案の一実施例の回路構成を表すブ
ロツク図、第２図は本考案の他の実施例の構成図
、第３図は従来例の説明図である。 １……中央処理装置（ＣＰＵ）、２……メモリ
、３……出力回路、４……リセツト回路、５……
電源、６……スイツチ回路、７……電源ライン、
８……リセツト指令、９……Ｄ／Ａコンバータ、
１０……他の機器からのデータ。
ロツク図、第２図は本考案の他の実施例の構成図
、第３図は従来例の説明図である。 １……中央処理装置（ＣＰＵ）、２……メモリ
、３……出力回路、４……リセツト回路、５……
電源、６……スイツチ回路、７……電源ライン、
８……リセツト指令、９……Ｄ／Ａコンバータ、
１０……他の機器からのデータ。
Claims (1)
- 【実用新案登録請求の範囲】 リセツト時には安定した値を持つとともに、動
作時にはソフトウエアにて制御可能な出力ピンを
少なくとも１つ有するＣＰＵと、 そのＣＰＵをリセツトするリセツト回路と、 ＣＰＵからのデータを被制御機器へ送出する出
力回路と、 この出力回路の電源と を持つ出力装置において、 電源投入時及びリセツト時にリセツト回路から
設定時間送出されるリセツト出力と、リセツト出
力を導入したＣＰＵが導出するＣＰＵ信号を受け
入れ、そのいずれかが入つているときは電源を出
力回路に接続せず、いずれもが入つていないとき
に電源を接続するスイツチ回路を電源と出力回路
との間に介挿接続するとともに、 電源投入時及びリセツト時はリセツト出力が直
ちに出力し、かつリセツト出力が消滅する前にＣ
ＰＵ信号が出力し、ＣＰＵは出力が０となるデー
タを送つた後にＣＰＵ信号を切り、通常の動作に
移行する ことを特徴とする出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18491587U JPH0187401U (ja) | 1987-12-03 | 1987-12-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18491587U JPH0187401U (ja) | 1987-12-03 | 1987-12-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0187401U true JPH0187401U (ja) | 1989-06-09 |
Family
ID=31476249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18491587U Pending JPH0187401U (ja) | 1987-12-03 | 1987-12-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0187401U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014183431A (ja) * | 2013-03-19 | 2014-09-29 | Mitsubishi Electric Corp | アナログ出力装置 |
-
1987
- 1987-12-03 JP JP18491587U patent/JPH0187401U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014183431A (ja) * | 2013-03-19 | 2014-09-29 | Mitsubishi Electric Corp | アナログ出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0187401U (ja) | ||
| JPS6025006U (ja) | 負荷集中制御装置 | |
| JPH0255318U (ja) | ||
| JPH0444047U (ja) | ||
| JPS5928725U (ja) | リセツト回路 | |
| JPS63139647U (ja) | ||
| JPS62169831U (ja) | ||
| JPS62169851U (ja) | ||
| JPH0223185U (ja) | ||
| JPS59142827U (ja) | 端末電源制御装置 | |
| JPS6082301U (ja) | プロセス出力装置 | |
| JPS6335239U (ja) | ||
| JPS63155505U (ja) | ||
| JPS62147026U (ja) | ||
| JPS6020655U (ja) | 非同期バス結合方式コンピユ−タシステムの異常監視装置 | |
| JPH022757U (ja) | ||
| JPS63192828U (ja) | ||
| JPS60170801U (ja) | 制御系の切換装置 | |
| JPS6116634U (ja) | マイクロコンピユ−タの動作コントロ−ル回路 | |
| JPS63147744U (ja) | ||
| JPH0284956U (ja) | ||
| JPH0250758U (ja) | ||
| JPS6353152U (ja) | ||
| JPS6348249U (ja) | ||
| JPS60131003U (ja) | ホ−ムコントロ−ラ |