JP3164360B2 - ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法 - Google Patents
ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法Info
- Publication number
- JP3164360B2 JP3164360B2 JP50790290A JP50790290A JP3164360B2 JP 3164360 B2 JP3164360 B2 JP 3164360B2 JP 50790290 A JP50790290 A JP 50790290A JP 50790290 A JP50790290 A JP 50790290A JP 3164360 B2 JP3164360 B2 JP 3164360B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microprocessor
- watchdog
- watchdog circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 従来の技術 本発明は、正しいプロセッサのプログラムの流れを監
視するウォッチドッグ回路を有するマイクロプロセッサ
回路装置に関する。このウォッチドッグ回路は所定の時
間間隔でマイクロプロセッサによって起動されることが
必要であって、そうでなけれはウォッチドッグ回路はマ
イクロプロセッサをプログラム開始あるいはそれと同様
な状態にリセットする（リセット機能）。
視するウォッチドッグ回路を有するマイクロプロセッサ
回路装置に関する。このウォッチドッグ回路は所定の時
間間隔でマイクロプロセッサによって起動されることが
必要であって、そうでなけれはウォッチドッグ回路はマ
イクロプロセッサをプログラム開始あるいはそれと同様
な状態にリセットする（リセット機能）。
マイクロプロセッサ回路装置においては、プロセッサ
のプログラムの流れを監視するために、公知のウォッチ
ドッグ回路を使用することが知られている。プログラム
の流れが正しい場合には、マイクロプロセッサは所定の
時間間隔でウォッチドッグ回路を起動する。それによっ
て、マイクロプロセッサのプログラムの流れは阻止され
ずに続行することができる。しかし、例えばあるプログ
ラムステップにおいてマイクロプロセッサが「ハングし
た状態になる」ことによって誤動作が発生した場合に
は、ウォッチドッグ回路の起動が行われず、それによっ
てリセットパルスが出力され、マイクロプロセッサに供
給される。それによってマイクロプロセッサはプログラ
ム開始あるいはそれと同様な状態にリセットされる（リ
セット機能）。
のプログラムの流れを監視するために、公知のウォッチ
ドッグ回路を使用することが知られている。プログラム
の流れが正しい場合には、マイクロプロセッサは所定の
時間間隔でウォッチドッグ回路を起動する。それによっ
て、マイクロプロセッサのプログラムの流れは阻止され
ずに続行することができる。しかし、例えばあるプログ
ラムステップにおいてマイクロプロセッサが「ハングし
た状態になる」ことによって誤動作が発生した場合に
は、ウォッチドッグ回路の起動が行われず、それによっ
てリセットパルスが出力され、マイクロプロセッサに供
給される。それによってマイクロプロセッサはプログラ
ム開始あるいはそれと同様な状態にリセットされる（リ
セット機能）。
本発明の利点 独立請求項に記載の特徴を有する本発明の回路装置で
は、マイクロプロセッサはそれにより識別される誤動作
が発生した場合ウォッチドッグ回路を誤起動することに
よりリセット機能を作動させるので、ウォッチドッグ回
路がリセットパルスを出力することを特徴としている。
それによってマイクロプロセッサはプログラム開始ある
いはそれと同様な状態にリセットされる。マイクロプロ
セッサを監視する上述の監視機能に必要なリセットパル
スを発生させるリセット回路は、本発明によればウォッ
チドッグ回路を二重に利用することによって省くことが
できる。リセット回路を設けないことによって素子を削
減することができる。それによってさらに回路構成と取
り付けが簡略化される。さらに、本発明のマイクロプロ
セッサ回路装置はスペースを削減することができる。と
いうのは使用する素子が少ないからである。
は、マイクロプロセッサはそれにより識別される誤動作
が発生した場合ウォッチドッグ回路を誤起動することに
よりリセット機能を作動させるので、ウォッチドッグ回
路がリセットパルスを出力することを特徴としている。
それによってマイクロプロセッサはプログラム開始ある
いはそれと同様な状態にリセットされる。マイクロプロ
セッサを監視する上述の監視機能に必要なリセットパル
スを発生させるリセット回路は、本発明によればウォッ
チドッグ回路を二重に利用することによって省くことが
できる。リセット回路を設けないことによって素子を削
減することができる。それによってさらに回路構成と取
り付けが簡略化される。さらに、本発明のマイクロプロ
セッサ回路装置はスペースを削減することができる。と
いうのは使用する素子が少ないからである。
また、本発明では、ウォッチドッグ回路を頻繁に起動
することにより、ウォッチドッグ回路によるリセット機
能が作動されるので、誤動作時、マイクロプロセッサを
早くしかも確実にリセットさせることができる、という
効果が得られる。
することにより、ウォッチドッグ回路によるリセット機
能が作動されるので、誤動作時、マイクロプロセッサを
早くしかも確実にリセットさせることができる、という
効果が得られる。
本発明の実施例によれば、ウォッチドッグ回路はウイ
ンドウォッチドッグ回路として構成される。時間ウイン
ド内でマイクロプロセッサによってウォッチドッグ回路
が起動される場合にのみ、完璧なプロセッサのプログラ
ムの流れが得られる。マイクロプロセッサが本発明によ
り誤起動を行う場合には、これは時間ウインド以外で行
われる。マイクロプロセッサによる誤起動は、好ましく
は時間ウインド列に対してウォッチドッグ回路を頻繁に
駆動（起動）することによって行われるので、時間ウイ
ンド以外に位置する起動パルスが発生し、それによって
遅くとも２回目の起動が行われるとリセット機能が作動
される。
ンドウォッチドッグ回路として構成される。時間ウイン
ド内でマイクロプロセッサによってウォッチドッグ回路
が起動される場合にのみ、完璧なプロセッサのプログラ
ムの流れが得られる。マイクロプロセッサが本発明によ
り誤起動を行う場合には、これは時間ウインド以外で行
われる。マイクロプロセッサによる誤起動は、好ましく
は時間ウインド列に対してウォッチドッグ回路を頻繁に
駆動（起動）することによって行われるので、時間ウイ
ンド以外に位置する起動パルスが発生し、それによって
遅くとも２回目の起動が行われるとリセット機能が作動
される。
本発明の実施例によれば、マイクロプロセッサは、そ
れ自身、あるいはマイクロプロセッサと接続される回路
要素、あるいはマイクロプロセッサと接続される回路装
置構成部の誤動作を監視する。従って本発明の考えによ
ってもたらされるリセット機能は、従来技術の場合と異
なりプログラムの流れの欠陥で作動されるのではなく、
マイクロプロセッサが別に発生した欠陥を検出し、プロ
グラムの流れを中断して、ウォッチドッグ回路を意図的
に誤起動することによってマイクロプロセッサを再スタ
ートさせることが必要であると見なした場合に、常に作
動される。
れ自身、あるいはマイクロプロセッサと接続される回路
要素、あるいはマイクロプロセッサと接続される回路装
置構成部の誤動作を監視する。従って本発明の考えによ
ってもたらされるリセット機能は、従来技術の場合と異
なりプログラムの流れの欠陥で作動されるのではなく、
マイクロプロセッサが別に発生した欠陥を検出し、プロ
グラムの流れを中断して、ウォッチドッグ回路を意図的
に誤起動することによってマイクロプロセッサを再スタ
ートさせることが必要であると見なした場合に、常に作
動される。
本発明はさらに、ウォッチドッグ回路を有するマイク
ロプロセッサ回路装置の正しいプロセッサプログラムの
流れを監視する方法に関するものである。ウォッチドッ
グ回路はマイクロプロセッサによって所定の時間間隔で
起動され、そうでない場合ウォッチドッグ回路がマイク
ロプロセッサをプログラム開始あるいはそれと同様な状
態にリセットする（リセット機能）。その場合、マイク
ロプロセッサはそれにより識別される誤動作が発生した
場合意図的にウォッチドッグ回路を誤起動し、ウォッチ
ドッグ回路により得られるリセット機能を作動させ、前
記誤起動がウォッチドッグ回路を頻繁に起動することに
より行われる。
ロプロセッサ回路装置の正しいプロセッサプログラムの
流れを監視する方法に関するものである。ウォッチドッ
グ回路はマイクロプロセッサによって所定の時間間隔で
起動され、そうでない場合ウォッチドッグ回路がマイク
ロプロセッサをプログラム開始あるいはそれと同様な状
態にリセットする（リセット機能）。その場合、マイク
ロプロセッサはそれにより識別される誤動作が発生した
場合意図的にウォッチドッグ回路を誤起動し、ウォッチ
ドッグ回路により得られるリセット機能を作動させ、前
記誤起動がウォッチドッグ回路を頻繁に起動することに
より行われる。
図面 図面を用いて本発明を詳細に説明する。
図は、マイクロプロセッサ回路装置のブロック回路図
である。
である。
実施例の説明 図によれば、マイクロプロセッサ回路装置１はマイク
ロプロセッサ２を有し、マイクロプロセッサ２はデータ
線３及び４を介してウォッチドッグ回路５と接続されて
いる。ウォッチドッグ回路５はウインドウォッチドッグ
回路６として構成されている。
ロプロセッサ２を有し、マイクロプロセッサ２はデータ
線３及び４を介してウォッチドッグ回路５と接続されて
いる。ウォッチドッグ回路５はウインドウォッチドッグ
回路６として構成されている。
さらに、回路７が概略図示されている。この回路はマ
イクロプロセッサ回路装置１の所定の回路装置構成部８
である。この種の回路装置構成部８を多数設けることも
可能であるが、図には１つしか示されていない。
イクロプロセッサ回路装置１の所定の回路装置構成部８
である。この種の回路装置構成部８を多数設けることも
可能であるが、図には１つしか示されていない。
さらにマイクロプロセッサ回路１は回路要素９を有す
る。この回路要素９は全回路のものである。従ってこの
回路要素は回路装置構成部８あるいは他の回路部に属す
る。なお、回路要素はシステム上重要な回路要素であっ
て、その機能を監視しなければならない。マイクロプロ
セッサ２は導線10を介して回路装置構成部８と接続さ
れ、導線11を介して回路要素９と接続されている。マイ
クロプロセッサ回路１は次のような機能を有する。
る。この回路要素９は全回路のものである。従ってこの
回路要素は回路装置構成部８あるいは他の回路部に属す
る。なお、回路要素はシステム上重要な回路要素であっ
て、その機能を監視しなければならない。マイクロプロ
セッサ２は導線10を介して回路装置構成部８と接続さ
れ、導線11を介して回路要素９と接続されている。マイ
クロプロセッサ回路１は次のような機能を有する。
通常運転においては、マイクロプロセッサ２は所定の
時間間隔でデータ線３を介してウォッチドッグ回路５を
起動する。プログラムの流れにエラーが発生した場合に
は、このプログラム制御の起動は行われず、それによっ
てウォッチドッグ回路５がリセットパルスを発生し、デ
ータ線４を介してマイクロプロセッサ２に供給し、それ
によってマイクロプロセッサはプログラム開始あるいは
それと同様な状態にリセットされる（リセット機能）。
時間間隔でデータ線３を介してウォッチドッグ回路５を
起動する。プログラムの流れにエラーが発生した場合に
は、このプログラム制御の起動は行われず、それによっ
てウォッチドッグ回路５がリセットパルスを発生し、デ
ータ線４を介してマイクロプロセッサ２に供給し、それ
によってマイクロプロセッサはプログラム開始あるいは
それと同様な状態にリセットされる（リセット機能）。
本発明によれば、上述のプロセッサのプログラムの流
れが監視されるだけでなく、マイクロプロセッサ回路装
置１の他の機能も監視される。例えばマイクロプロセッ
サ２自身、あるいは回路装置構成部８、あるいは回路要
素９に誤動作が発生した場合、これがマイクロプロセッ
サ２によって識別された場合には、マイクロプロセッサ
はデータ線３を介してウォッチドッグ回路５に対して一
種の誤起動を行なうので、ウォッチドッグ回路５はリセ
ットパルスを出力し、データ線を介してマイクロプロセ
ッサ２に供給し、それによってプロセッサプログラムの
流れが停止される。従ってマイクロプロセッサ２は導線
10と11を介して回路７と監視すべき回路要素９の機能が
完璧であるかどうかを調べる。さらに、内部においては
自分自身の機能もチェックする。
れが監視されるだけでなく、マイクロプロセッサ回路装
置１の他の機能も監視される。例えばマイクロプロセッ
サ２自身、あるいは回路装置構成部８、あるいは回路要
素９に誤動作が発生した場合、これがマイクロプロセッ
サ２によって識別された場合には、マイクロプロセッサ
はデータ線３を介してウォッチドッグ回路５に対して一
種の誤起動を行なうので、ウォッチドッグ回路５はリセ
ットパルスを出力し、データ線を介してマイクロプロセ
ッサ２に供給し、それによってプロセッサプログラムの
流れが停止される。従ってマイクロプロセッサ２は導線
10と11を介して回路７と監視すべき回路要素９の機能が
完璧であるかどうかを調べる。さらに、内部においては
自分自身の機能もチェックする。
マイクロプロセッサ２によって行わなれるウォッチド
ッグの誤起動は好ましくは次のようにして行われる。す
なわち、ウインドウォッチドッグ回路６として構成され
たウォッチドッグ回路５の時間ウィンド以外で起動が行
われるようにされる。特に好ましくはウインドウォッチ
ドッグ回路６の時間ウインドの間に位置する起動パルス
が発生されるように、ウォッチドッグ回路が頻繁に起動
される。それによって遅くとも２回目の起動後にリセッ
トパルスが発生され、それによってマイクロプロセッサ
がリセットされる。
ッグの誤起動は好ましくは次のようにして行われる。す
なわち、ウインドウォッチドッグ回路６として構成され
たウォッチドッグ回路５の時間ウィンド以外で起動が行
われるようにされる。特に好ましくはウインドウォッチ
ドッグ回路６の時間ウインドの間に位置する起動パルス
が発生されるように、ウォッチドッグ回路が頻繁に起動
される。それによって遅くとも２回目の起動後にリセッ
トパルスが発生され、それによってマイクロプロセッサ
がリセットされる。
従って本発明の回路装置は上述の誤動作監視のため
に、必要なリセットパルスを発生させる別個のリセット
回路を必要としない。というのは本発明によりウォッチ
ドッグ回路５を意図的に誤起動することによってウォッ
チドッグ回路がリセットパルスの発生を行なうからであ
る。その場合には回路構成が簡単になり、回路素子も削
減することができる。
に、必要なリセットパルスを発生させる別個のリセット
回路を必要としない。というのは本発明によりウォッチ
ドッグ回路５を意図的に誤起動することによってウォッ
チドッグ回路がリセットパルスの発生を行なうからであ
る。その場合には回路構成が簡単になり、回路素子も削
減することができる。
フロントページの続き (72)発明者 バルツァー・クヌート ドイツ連邦共和国 デー 7140 ルート ヴィッヒスブルク・プフルークフェルデ ン・エグロスハイマーシュトラーセ 33 (72)発明者 ブルガー・ヴィルフリート ドイツ連邦共和国 デー 7254 ヘミン ゲン・バーンホーフシュトラーセ 97 (56)参考文献 特開 昭62−52647（ＪＰ，Ａ) 特開 昭63−123139（ＪＰ，Ａ) 特開 昭59−79326（ＪＰ，Ａ) 実開 昭62−5359（ＪＰ，Ｕ) 米国特許4586179（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/30 G06F 1/24 G06F 11/14
Claims (5)
- 【請求項１】正しいプロセッサのプログラムの流れを監
視するウォッチドッグ回路を有し、このウォッチドッグ
回路は所定の時間間隔でマイクロプロセッサによって起
動されることが必要であって、そうでなければウォッチ
ドッグ回路はマイクロプロセッサをプログラム開始ある
いはそれと同様な状態にリセットする（リセット機能）
マイクロプロセッサ回路装置において、 マイクロプロセッサ（２）はそれにより識別される誤動
作が発生した場合意図的にウォッチドッグ回路（５）を
誤起動し、ウォッチドッグ回路（５）により得られるリ
セット機能を作動させ、 前記誤起動がウォッチドッグ回路（５）を頻繁に起動す
ることにより行われることを特徴とするマイクロプロセ
ッサ回路装置。 - 【請求項２】ウォッチドッグ回路（５）がウインドウォ
ッチドッグ回路（６）として構成されることを特徴とす
る請求の範囲第１項に記載の回路装置。 - 【請求項３】誤起動がウォッチドッグ回路（５）の時間
ウインド以外で行われることを特徴とする請求の範囲第
１項あるいは第２項に記載の回路装置。 - 【請求項４】マイクロプロセッサ（２）がそれ自身、あ
るいはマイクロプロセッサ（２）と接続される回路要素
（９）、あるいはマイクロプロセッサ（２）と接続され
る回路装置構成部（８）の誤動作を監視することを特徴
とする請求の範囲第１項から第３項のいずれか１項に記
載の回路装置。 - 【請求項５】ウォッチドッグ回路を有するマイクロプロ
セッサ回路装置の正しいプロセッサのプログラムの流れ
を監視する方法であって、ウォッチドッグ回路はマイク
ロプロセッサによって所定の時間間隔で起動され、そう
でない場合ウォッチドッグ回路がマイクロプロセッサを
プログラム開始あるいはそれと同様な状態にリセットす
る（リセット機能）、請求の範囲第１項から第４項のい
ずれか１項に記載のマイクロプロセッサ回路装置を駆動
する方法において、 マイクロプロセッサ（２）はそれにより識別される誤動
作が発生した場合意図的にウォッチドッグ（５）を誤起
動し、ウォッチドッグ回路（５）により得られるリセッ
ト機能を作動させ、 前記誤起動がウォッチドッグ回路（５）を頻繁に起動す
ることにより行われることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3920696A DE3920696A1 (de) | 1989-06-24 | 1989-06-24 | Mikroprozessor-schaltungsanordnung mit watchdog-schaltung |
| DE3920696.3 | 1989-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05501168A JPH05501168A (ja) | 1993-03-04 |
| JP3164360B2 true JP3164360B2 (ja) | 2001-05-08 |
Family
ID=6383467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50790290A Expired - Lifetime JP3164360B2 (ja) | 1989-06-24 | 1990-05-31 | ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0479806B1 (ja) |
| JP (1) | JP3164360B2 (ja) |
| DE (2) | DE3920696A1 (ja) |
| WO (1) | WO1991000569A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4442603C2 (de) * | 1994-11-30 | 1996-10-24 | Licentia Gmbh | Antriebseinrichtung für ein elektrisches Schaltgerät |
| DE19500452B4 (de) * | 1995-01-10 | 2011-06-16 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Überwachung der Funktionsfähigkeit eines Leerlaufstellers |
| KR0177093B1 (ko) * | 1995-05-31 | 1999-05-15 | 윤종용 | Cpu 리셋회로 |
| DE19712375A1 (de) | 1997-03-25 | 1998-10-01 | Bosch Gmbh Robert | Watchdog-Schaltung |
| DE10255430A1 (de) * | 2002-11-28 | 2004-06-09 | Conti Temic Microelectronic Gmbh | Verfahren zur Reduzierung des Stromverbrauchs eines Mikroprozessors mit Watchdog-Schaltung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4586179A (en) * | 1983-12-09 | 1986-04-29 | Zenith Electronics Corporation | Microprocessor reset with power level detection and watchdog timer |
| US4803682A (en) * | 1985-03-04 | 1989-02-07 | Sanyo Electric Co., Ltd. | Resetting system |
| DE3603659C1 (en) * | 1986-02-06 | 1987-07-30 | Ant Nachrichtentech | Method and circuit arrangement for monitoring a processor system |
| GB2197508A (en) * | 1986-11-03 | 1988-05-18 | Philips Electronic Associated | Data processing system with watchdog |
| DE3728561C2 (de) * | 1987-08-27 | 1997-08-21 | Vdo Schindling | Verfahren zur Überprüfung einer Überwachungseinrichtung für einen Mikroprozessor |
-
1989
- 1989-06-24 DE DE3920696A patent/DE3920696A1/de not_active Ceased
-
1990
- 1990-05-31 JP JP50790290A patent/JP3164360B2/ja not_active Expired - Lifetime
- 1990-05-31 WO PCT/DE1990/000407 patent/WO1991000569A1/de active IP Right Grant
- 1990-05-31 EP EP90908476A patent/EP0479806B1/de not_active Expired - Lifetime
- 1990-05-31 DE DE59005548T patent/DE59005548D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0479806A1 (de) | 1992-04-15 |
| EP0479806B1 (de) | 1994-04-27 |
| DE59005548D1 (de) | 1994-06-01 |
| WO1991000569A1 (de) | 1991-01-10 |
| DE3920696A1 (de) | 1991-01-10 |
| JPH05501168A (ja) | 1993-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3164360B2 (ja) | ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法 | |
| JP3217077B2 (ja) | コンピュータ装置 | |
| JPS6123202A (ja) | 電子回路の異常監視装置 | |
| EP1222543B1 (en) | Method and device for improving the reliability of a computer system | |
| JPH03127215A (ja) | 情報処理装置 | |
| JPH064301A (ja) | 時分割割込制御方式 | |
| JPH08202589A (ja) | 情報処理装置及び故障診断方法 | |
| JPS6363935B2 (ja) | ||
| JP2755065B2 (ja) | 情報処理装置 | |
| JPH09198334A (ja) | データ伝送システムの障害管理方法 | |
| JP2774595B2 (ja) | Ｃｐｕシステムの動作監視装置 | |
| KR920008354Y1 (ko) | 워치독 회로 | |
| KR0155045B1 (ko) | 무인경비시스템의 워치독 타이머 구현 방법 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JPS6213153Y2 (ja) | ||
| JP3511033B2 (ja) | 故障容認計算機装置 | |
| JP3211584B2 (ja) | Ｒａｓデータの退避格納方法 | |
| JPH04266112A (ja) | マスタスレーブ機器間の電源投入確認方法 | |
| JPH0625976B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS59153222A (ja) | 信号制御方式 | |
| JPH0496146A (ja) | 外部監視誤動作防止方式 | |
| JPH1139032A (ja) | マルチｃｐｕ型集中監視装置 | |
| JPS6055420A (ja) | 電源制御方式 | |
| JPH0679298B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPH04350711A (ja) | 上位プロセッサ盤挿抜時の下位プロセッサ盤誤動作防止方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |