JPH1139032A - マルチｃｐｕ型集中監視装置 - Google Patents

Abstract

(57)【要約】 【課題】 監視するＣＰＵにつきＷＤＴ回路を設けるこ
となくその動作状態を監視することにより、コストの面
で有利であるとともに、信頼性の高いマルチＣＰＵ型集
中監視装置を提供する。 【解決手段】 所定周期ごとに割り込み信号を発生させ
るタイマ割込装置と、割り込み信号に基づいて自己の動
作状態に関するステータスデータを生成する演算処理装
置と、ステータスデータに基づいて演算処理装置の動作
状態を監視する監視処理装置と、を備えたマルチＣＰＵ
型集中監視装置において、演算処理装置では、割り込み
信号の発生ごとにカウントをとり、監視処理装置では、
割り込み信号の発生ごとに演算処理装置で生成されたカ
ウントデータと前回のカウントデータとが一致するか否
かを判定し、一致すると判定したときに演算処理装置が
異常状態であると判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術の分野】本発明は、監視処理装置に
より演算処理装置の動作状態を監視するマルチＣＰＵ型
集中監視装置に係り、特に、演算処理装置にＷＤＴ（Wa
tch Dog Timer ）回路を設けずにその動作状態を監視す
るマルチＣＰＵ型集中監視装置に関する。

【０００２】

【従来の技術】従来のマルチＣＰＵ型集中監視装置とし
ては、演算処理装置ごとにＷＤＴ回路を設け、監視処理
装置が各ＷＤＴ回路の出力を監視することにより各演算
処理装置の動作状態を監視するというものがあった。

【０００３】つまり、従来のマルチＣＰＵ型集中監視装
置は、図８に示すように、演算処理装置としてのＣＰＵ
１ａ，１ｂと、ＣＰＵ１ａ，１ｂの動作状態を監視する
ための監視処理装置としての監視ＣＰＵ２と、ＣＰＵ１
ａ，１ｂおよび監視ＣＰＵ２の異常状態をエラーコード
として検出するＷＤＴ回路３と、監視ＣＰＵ２内部に設
けられ、かつ、各ＷＤＴ回路３から出力されたエラーコ
ードを格納するためのステータスレジスタ４と、ＣＰＵ
１ａ，１ｂおよび監視ＣＰＵ２に対して所定周期ごとに
割り込み信号を発生させるタイマ割込装置５と、監視Ｃ
ＰＵ２によりＣＰＵ１ａ，１ｂまたは監視ＣＰＵ２が異
常状態であると判定されたときにオペレータに異常状態
であることを通知するためのＬＥＤ６とで構成されてい
る。

【０００４】そして、ＣＰＵ１ａ，１ｂおよび監視ＣＰ
Ｕ２は、共通バス７で相互に接続され、ＣＰＵ１ａ，１
ｂに設けられているＷＤＴ回路３の出力とステータスレ
ジスタ４とは、専用線８で接続され、監視ＣＰＵ２に設
けられているＷＤＴ回路３の出力は、監視ＣＰＵ２のＮ
ＭＩ（Non Maskable Interruput ）割り込み端子に接続
されている。

【０００５】このマルチＣＰＵ型集中監視装置は、次の
ようにしてＣＰＵ１ａ，１ｂおよび監視ＣＰＵ２の動作
状態を監視する。まず、ＣＰＵ１ａ，１ｂおよび監視Ｃ
ＰＵ２では、タイマ割込装置５が割り込み信号を発生さ
れるごとに所定のプログラムを起動させ、自己に設けら
れているＷＤＴ回路３に対して所定のアウト命令を出力
する。そして、ＣＰＵ１ａ，１ｂに設けられているＷＤ
Ｔ回路３では、所定周期ごとにＣＰＵ１ａ，１ｂから所
定のアウト命令が出力されたか否かを検出し、アウト命
令が検出されなかったときには、専用線６を介してエラ
ーコードを監視ＣＰＵ２のステータスレジスタに格納す
る。一方、監視ＣＰＵ２に設けられているＷＤＴ回路３
では、所定周期ごとに監視ＣＰＵ２から所定のアウト命
令が出力されたか否かを検出し、アウト命令が検出され
なかったときには、監視ＣＰＵ２のＮＭＩ割り込みを発
生させる。

【０００６】そして、監視ＣＰＵ２では、ＮＭＩ割り込
みを発生させられたとき、または、ステータスレジスタ
にエラーコードが格納されているときには、ＬＥＤ６を
点灯させてオペレータに対してＣＰＵ１ａ，１ｂまたは
監視ＣＰＵ２の異常を通知する。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
マルチＣＰＵ型集中監視装置にあっては、ＣＰＵ１ａ，
１ｂの動作状態を監視するために、それぞれにＷＤＴ回
路３を設け、監視ＣＰＵ２にＷＤＴ回路３のエラーコー
ドを格納するためのステータスレジスタを設けなければ
ならなかった。また、ＷＤＴ回路３の出力とステータス
レジスタとは、専用線８で接続されているため、監視す
るＣＰＵの数が増大すれば、これに伴って専用線８の本
数も増大することになる。

【０００８】したがって、ＷＤＴ回路３、ステータスレ
ジスタ４および専用線８を設けるためのコストがかかる
ばかりでなく、専用線８の本数が増加すれば、回路が複
雑化し、故障率の増加につながる。

【０００９】そこで、本発明は、このような従来の問題
を解決することを課題としており、監視するＣＰＵにつ
きＷＤＴ回路を設けることなくその動作状態を監視する
ことにより、コストの面で有利であるとともに、信頼性
の高いマルチＣＰＵ型集中監視装置を提供することを目
的としている。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る請求項１記載のマルチＣＰＵ型集中監
視装置は、所定周期ごとに割り込み信号を発生させるタ
イマ割込装置と、前記割り込み信号に基づいて自己の動
作状態に関するステータスデータを生成する演算処理装
置と、前記ステータスデータに基づいて前記演算処理装
置の動作状態を監視する監視処理装置と、を備えたマル
チＣＰＵ型集中監視装置において、前記演算処理装置
は、前記割り込み信号の発生ごとに前回の割り込み信号
の発生の際に生成したものとは異なる前記ステータスデ
ータとしての監視用情報を生成する情報生成処理を実行
し、前記監視処理装置は、一の前記割り込み信号の発生
の際に生成された前記監視用情報とその一つ前の割り込
み信号の発生の際に生成された前記監視用情報とが一致
するか否かを判定する情報一致判定処理と、前記情報一
致判定処理で一致すると判定されたときに前記演算処理
装置が異常状態であると判定する異常状態判定処理と、
を実行する。

【００１１】このような構成であれば、演算処理装置が
正常に動作しているときには、演算処理装置の情報生成
処理で、タイマ割込装置が割り込み信号を発生させるご
とに、前回の割り込み信号の発生の際に生成したものと
は異なる監視用情報が生成される。

【００１２】そして、監視処理装置の情報一致判定処理
では、一の割り込み信号の発生の際に生成された監視用
情報と、その一つ前の割り込み信号の発生の際に生成さ
れた監視用情報とが一致するか否かが判定されるが、上
記のように、前回とは異なる監視用情報が今回の監視用
情報として生成されるので、情報一致判定処理では、通
常、両者が一致しないものと判定される。一致しないと
判定されたときには、監視処理装置の異常状態検出処理
では、演算処理装置が正常状態である（異常状態でな
い）ものと判定される。

【００１３】ところが、演算処理装置が正常に動作して
いないときには、これに伴って演算処理装置の情報生成
処理も正常に実行されない。例えば、割り込み信号が発
生したときには、情報生成処理により、記憶装置の記憶
領域における今回の監視用情報を格納すべき領域に、新
たに生成した監視用情報が格納されることになるが、こ
のような処理が実行されなければ、今回の監視用情報を
格納すべき領域には依然前回の監視用情報が格納されて
いることになるので、監視処理装置の情報一致判定処理
では、保持している前回の監視用情報と今回の監視用情
報とが一致するものと判定される。一致すると判定され
たときには、監視処理装置の異常状態検出処理で、演算
処理装置が異常状態であるものと判定される。

【００１４】なお、これら一連の処理は、タイマ割込装
置の割り込み信号発生周期よりも短い時間で終了するよ
うになっており、一連の処理が終了したのちには、情報
生成処理で生成された監視用情報が、前回の監視用情報
として演算処理装置または監視処理装置に保持される。
また、前回の監視用情報と今回の監視用情報とを判定す
るには、連続する２回の割り込み信号の発生の際にそれ
ぞれ生成された監視用情報同士が一致しているか否かを
判定すればよく、最新の監視用情報を今回の値とするこ
とは必須ではない。しかし、演算処理装置の異常状態を
できるだけ早期に検出するためには、なるべく新しい監
視用情報を今回の値とすれることが好ましい。

【００１５】さらに、本発明に係る請求項２記載のマル
チＣＰＵ型集中監視装置は、請求項１記載のマルチＣＰ
Ｕ型集中監視装置において、前記情報生成処理は、前記
割り込み信号の発生ごとにカウントを行い、そのカウン
ト値を前記監視用情報とする。

【００１６】このような構成であれば、演算処理装置の
情報生成処理では、割り込み信号の発生ごとに、演算処
理装置が保持している前回値としてのカウントデータ
に、例えば、所定値を加算したものが今回の監視用情報
として生成される。

【００１７】また、本発明に係る請求項３記載のマルチ
ＣＰＵ型集中監視装置は、請求項１または２記載のマル
チＣＰＵ型集中監視装置において、前記演算処理装置と
前記監視処理装置とは、データを伝送するための共通信
号線で接続されており、前記監視処理装置は、前記監視
用情報を格納するための内部メモリを備え、前記情報生
成処理は、前記共通信号線を介して前記監視用情報を前
記内部メモリに格納し、前記情報一致判定処理は、前記
内部メモリに格納されている前記監視用情報に基づいて
一致するか否かを判定する。

【００１８】このような構成であれば、演算処理装置が
正常に動作しているときには、割り込み信号の発生ごと
に、演算処理装置の情報生成処理で、監視用情報が共通
信号線を介して監視処理装置の内部メモリに格納され
る。そうすると、監視処理装置の情報一致判定処理で
は、割り込み信号の発生ごとに、監視処理装置の内部メ
モリに格納されている監視用情報が取得され、通常、保
持している前回の監視用情報と今回の監視用情報とが一
致しないものと判定される。

【００１９】ところが、演算処理装置が正常に動作して
いないときには、演算処理装置の情報生成処理も正常に
実行されないので、監視処理装置の内部メモリに監視用
情報が格納されない。すなわち、前回の監視用情報が依
然として監視処理装置の内部メモリに格納されているこ
とになる。このような場合には、監視処理装置の情報一
致判定処理で、保持している前回の監視用情報と今回の
監視用情報とが一致するものと判定される。

【００２０】さらに、本発明に係る請求項４記載のマル
チＣＰＵ型集中監視装置は、請求項１または２記載のマ
ルチＣＰＵ型集中監視装置において、前記演算処理装置
と前記監視処理装置とは、データを伝送するための共通
信号線で接続されており、前記演算処理装置は、前記監
視用情報を格納するための第２の内部メモリを備え、前
記情報生成処理は、前記監視用情報を前記第２の内部メ
モリに格納し、前記情報一致判定処理は、前記第２の内
部メモリに格納されている前記監視用情報を前記共通信
号線を介して取得し、その監視用情報に基づいて一致す
るか否かを判定する。

【００２１】このような構成であれば、演算処理装置が
正常に動作しているときには、割り込み信号の発生ごと
に、演算処理装置の情報生成処理で、監視用情報が演算
処理装置の内部メモリに格納される。そうすると、監視
処理装置の情報一致判定処理では、割り込み信号の発生
ごとに、演算処理装置の内部メモリに格納されている監
視用情報が共通信号線を介して取得され、通常、保持し
ている前回の監視用情報と今回の監視用情報とが一致し
ないものと判定される。

【００２２】ところが、演算処理装置が正常に動作して
いないときには、演算処理装置の情報生成処理が正常に
実行されないので、演算処理装置の内部メモリに監視用
情報が格納されない。すなわち、前回の監視用情報が依
然として演算処理装置の内部メモリに格納されているこ
とになる。このような場合には、監視処理装置の情報一
致判定処理で、保持している前回の監視用情報と今回の
監視用情報とが一致するものと判定される。

【００２３】さらに、本発明に係る請求項５記載のマル
チＣＰＵ型集中監視装置は、請求項１、２、３または４
記載のマルチタＣＰＵ型集中監視装置において、前記演
算処理装置および前記監視処理装置の少なくとも一方
は、前記所定周期よりも長い第２の所定周期ごとにタイ
マ割込装置検査処理を実行し、前記タイマ割込装置検査
処理は、前記第２の所定周期の間に前記割り込み信号が
発生しないときには前記タイマ割込装置が異常状態であ
ると判定する。

【００２４】このような構成であれば、タイマ割込装置
が正常に動作しているときには、タイマ割込装置の割り
込み信号発生周期よりも長い第２の周期で割り込み制御
されるタイマ割込装置検査処理では、割り込み制御され
ている間に、タイマ割込装置から少なくとも一回の割り
込み信号が発生されるのが検出される。少なくとも１回
の割り込み信号が検出されれば、タイマ割込装置検査処
理では、タイマ割込装置が正常状態である（異常状態で
ない）ものと判定される。

【００２５】ところが、タイマ割込装置が正常に動作し
ていないときには、タイマ割込装置検査処理が割り込み
制御されている間であっても、タイマ割込装置から割り
込み信号が発生されない。このような場合には、タイマ
割込装置検査処理で、タイマ割込装置が異常状態である
ものと判定される。

【００２６】さらに、本発明に係る請求項６記載のマル
チＣＰＵ型集中監視装置は、請求項５記載のマルチＣＰ
Ｕ型集中監視装置において、前記タイマ割込装置検査処
理は、起動と同時にフラグ変数を初期状態にするフラグ
変数初期化処理と、前記第２の所定周期の間に前記割り
込み信号が発生したときには前記フラグ変数を設定状態
にするフラグ設定処理と、前記第２の所定周期が終了し
た後に前記フラグ変数が前記初期状態であるときには前
記タイマ割込装置が異常状態であると判定する第２の異
常状態判定処理と、を備える。

【００２７】このような構成であれば、タイマ割込装置
検査処理では、割り込み制御が開始されるのと同時に、
フラグ初期化処理で、例えば、フラグ変数に“０”が設
定される。

【００２８】タイマ割込装置が正常に動作しているとき
には、タイマ割込装置検査処理が割り込み制御されてい
る間に、タイマ割込装置から少なくとも一回の割り込み
信号が発生されるのが検出されるので、フラグ設定処理
では、例えば、フラグ変数に“１”が設定される。これ
により、第２の所定周期が経過したのちに、第２の異常
状態判定処理では、タイマ割込装置が正常状態である
（異常状態でない）ものと判定される。

【００２９】ところが、タイマ割込装置が正常に動作し
ていないときには、タイマ割込装置検査処理が割り込み
制御されている間であっても、タイマ割込装置から割り
込み信号が発生されるのが検出されないので、フラグ設
定処理では、フラグ変数に“１”が設定されない。この
ような場合には、第２の所定周期が経過したのちに、第
２の異常状態判定処理で、タイマ割込装置が異常状態で
あるものと判定される。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図１は、本発明に係るマルチ
ＣＰＵ型集中監視装置による実施の形態を示すブロック
図である。

【００３１】この実施の形態は、本発明に係るマルチＣ
ＰＵ型集中監視装置を、図１に示すように、割り込み信
号の発生ごとに演算処理装置の動作状態を監視処理装置
の内部メモリに書き込ませるポーリング型により、２機
の演算処理装置の動作状態を監視処理装置で監視させる
場合に適用したものである。

【００３２】このマルチＣＰＵ型集中監視装置は、演算
処理装置としてのＣＰＵ１ａ，１ｂと、ＣＰＵ１ａ，１
ｂの動作状態を監視するための監視処理装置としての監
視ＣＰＵ２と、ＣＰＵ１ａ，１ｂおよび監視ＣＰＵ２の
異常状態をエラーコードとして検出するＷＤＴ回路３
と、監視ＣＰＵ２内部に設けられ、かつ、ＣＰＵ１ａ，
１ｂから出力される後述するカウントデータを格納する
ための内部メモリ４と、ＣＰＵ１ａ，１ｂおよび監視Ｃ
ＰＵ２に対して所定周期Ｔ₁ ごとに割り込み信号を発生
させるタイマ割込装置５と、監視ＣＰＵ２によりＣＰＵ
１ａ，１ｂまたは監視ＣＰＵ２が異常状態であると判定
されたときにオペレータに異常状態であることを通知す
るためのＬＥＤ６とで構成されている。

【００３３】そして、ＣＰＵ１ａ，１ｂおよび監視ＣＰ
Ｕ２は、データを伝送するための共通バス７で相互に接
続され、監視ＣＰＵ２に設けられているＷＤＴ回路３の
出力は、監視ＣＰＵ２のＮＭＩ割り込み端子に接続され
ている。

【００３４】ＷＤＴ回路３は、シングル・ショット・フ
リップフロップのリトリガ性を利用したものであって、
このシングル・ショットに対してＣＰＵが一定周期で所
定のアウト命令を出力するか否かを判定し、アウト命令
が出力されないときには、監視ＣＰＵ２のＮＭＩ割り込
みを発生させるように構成されている。

【００３５】内部メモリ４は、ＲＡＭ等の記憶素子から
なり、図２に示すように、ＣＰＵ１ａ，１ｂから出力さ
れた前回のカウントデータと、ＣＰＵ１ａ，１ｂから出
力された今回のカウントデータとを格納するように構成
されている。この場合に、ＣＰＵ１ａから出力された前
回のカウントデータは、内部メモリ４の論理アドレスＢ
（０，０）に格納され、今回のカウントデータは、同Ｂ
（０，１）に格納されるようになっており、ＣＰＵ１ｂ
から出力された前回のカウントデータは、同Ｂ（１，
０）に格納され、今回のカウントデータは、同Ｂ（１，
１）に格納されるようになっている。

【００３６】同一機能を有するＣＰＵ１ａ，１ｂは、演
算処理を実行するマイクロプロセスユニット（ＭＰＵ）
と、ＭＰＵを制御するための制御命令が格納されている
ＲＯＭと、ＭＰＵが演算処理を実行する演算過程で必要
な演算結果を格納するためのＲＡＭとからなり、タイマ
割込装置５の割り込み信号発生周期Ｔ₁ よりも長い所定
周期Ｔ₂ ごとに、ＣＰＵ１ａ，１ｂのＲＯＭに格納され
ている所定のプログラムを起動させ、図３のフローチャ
ートに示す処理を実行するように構成されている。

【００３７】つまり、ＣＰＵ１ａ，１ｂのＭＰＵでは、
所定周期Ｔ₂ ごとに、次のようにして処理を実行するよ
うになっている。まず、図３に示すように、ステップＳ
１に移行して、フラグ変数ｆに初期値として“０”を設
定し、ステップＳ２に移行して、タイマ割込装置５から
割り込み信号が発生したか否かを判定し、発生したと判
定されたときには、ステップＳ３に移行する。

【００３８】ステップＳ３では、フラグ変数に“１”を
設定し、ステップＳ４に移行して、カウントをとるため
のデータとしてＣＰＵ１ａ，１ｂのＲＡＭに格納されて
いるカウントデータに所定値（例えば、“１”）を加算
し、ステップＳ５に移行して、カウントデータを共通バ
ス７を介して監視ＣＰＵ２の内部メモリ４の論理アドレ
スＢ（ｘ，１）（ｘ＝０，１）に書き込む。この場合
に、ＣＰＵ１ａでは、内部メモリ４の論理アドレスＢ
（０，１）にカウントデータを書き込み、ＣＰＵ１ｂで
は、同Ｂ（１，１）にカウントデータを書き込むように
なっている。

【００３９】次いで、ステップＳ６に移行して、割り込
み制御が開始されてから周期Ｔ₂ が経過したか否かを判
定し、経過したと判定されたときには、ステップＳ７に
移行するが、経過していないと判定されたときには、ス
テップＳ２に移行する。一方、ステップＳ２で、タイマ
割込装置５から割り込み信号が発生していないと判定さ
れたときには、ステップＳ６に移行する。

【００４０】ステップＳ７では、フラグ変数ｆの値が
“１”であるか否かを判定し、“１”であると判定され
たときには、一連の処理を終了する（正常終了）が、
“１”でないと判定されたときには、ステップＳ８に移
行して、所定のエラー処理を実行し、一連の処理を終了
する（異常終了）。

【００４１】一方、監視ＣＰＵ２は、演算処理を実行す
るＭＰＵと、ＭＰＵを制御するための制御命令が格納さ
れているＲＯＭと、ＭＰＵが演算処理を実行する演算過
程で必要な演算結果を格納するためのＲＡＭとからな
り、タイマ割込装置５が発生させる割り込み信号によっ
て割り込みが発生したとき、または、ＷＤＴ回路３によ
りＮＭＩ割り込みが発生させられたときには、ＲＯＭに
格納されている所定のプログラムを起動させ、図４のフ
ローチャートに示す処理を実行するように構成されてい
る。

【００４２】つまり、監視ＣＰＵ２のＭＰＵでは、タイ
マ割込装置５が発生させる割り込み信号によって割り込
みが発生したときに、次のようにして処理を実行するよ
うになっている。

【００４３】まず、図４（ａ）に示すように、ステップ
Ｓ１１に移行して、ＷＤＴ回路３に所定のアウト命令を
出力し、ステップＳ１２に移行して、処理回数をカウン
トするための変数ｉに“０”を設定し、ステップＳ１３
に移行して、内部メモリ４の論理アドレスＢ（ｉ，０）
に格納されているカウントデータと同Ｂ（ｉ，１）に格
納されているカウントデータとが一致するか否かを判定
し、一致しないと判定されたときには、ステップＳ１４
に移行する。

【００４４】ステップＳ１４では、内部メモリ４の論理
アドレスＢ（ｉ，１）に格納されているカウントデータ
を同Ｂ（ｉ，０）に格納し、ステップＳ１５に移行し
て、変数ｉの値に“１”を加算したものを変数ｉに設定
し、ステップＳ１６に移行して、変数ｉの値が“２”よ
りも小さいか否かを判定し、小さいと判定されたときに
は、ステップＳ１３に移行するが、小さくないと判定さ
れたときには、一連の処理を終了する（正常終了）。

【００４５】一方、ステップＳ１３で、内部メモリ４の
論理アドレスＢ（ｉ，０）に格納されているカウントデ
ータと同Ｂ（ｉ，１）に格納されているカウントデータ
とが一致すると判定されたときには、ステップＳ１７に
移行して、ＬＥＤ６を点灯させるための処理を実行し、
ステップＳ１８に移行して、所定のエラー処理を実行
し、一連の処理を終了する（異常終了）。

【００４６】また、監視ＣＰＵ２のＭＰＵでは、ＷＤＴ
回路３によりＮＭＩ割り込みが発生させられたときに、
図４（ｂ）に示すように、ステップＳ２１に移行して、
ＬＥＤ６を点灯させるための処理を実行し、ステップＳ
２２に移行して、所定のエラー処理を実行し、一連の処
理を終了する。

【００４７】次に、上記実施の形態の動作を図面を参照
しながら説明する。図５は、ＣＰＵ１ａ，１ｂおよび監
視ＣＰＵ２の動作状態を説明するためのタイムチャート
である。

【００４８】始めに、ＣＰＵ１ａ，１ｂおよび監視ＣＰ
Ｕ２が正常に動作しているときに、ＣＰＵ１ａ，１ｂが
暴走（Hang Up ）するのを監視ＣＰＵ２で検出する場合
について説明する。

【００４９】まず、図５（ａ）に示すように、時刻ｔ₀
において、タイマ割込装置５が割り込み信号の発生を開
始するのと同時に、ＣＰＵ１ａ，１ｂおよび監視ＣＰＵ
２で図３および図４に示す処理の実行を開始するものと
する。

【００５０】ＣＰＵ１ａ，１ｂでは、図３に示す第１回
目の処理が実行される周期Ｔ₂ （時刻ｔ₀ からｔ₂ ま
で）の間のうち、時刻ｔ₀ において、タイマ割込装置か
ら第１回目の割り込み信号が発生することにより、ステ
ップＳ１からＳ５までを経て、ＣＰＵ１ａ，１ｂのカウ
ントデータ（例えば“０”）に“１”が加算されたもの
“１”が内部メモリ４の論理アドレスＢ（ｘ，１）に書
き込まれる。さらに、時刻ｔ₁ において、第２回目の割
り込み信号が発生することにより、ＣＰＵ１ａ，１ｂの
カウントデータ“１”に“１”が加算されたもの“２”
が同Ｂ（ｘ，１）に書き込まれる。

【００５１】一方、監視ＣＰＵ２では、図４（ａ）に示
す第１回目の処理が実行される周期Ｔ₁ （時刻ｔ₀ から
ｔ₁ まで）の間において、前回のカウントデータ（例え
ば、“０”）と今回のカウントデータ“１”とが一致し
ないと判定されるので、ステップＳ１１からＳ１６まで
を経て、今回のカウントデータ“１”が前回のカウント
データとして同Ｂ（ｘ，０）に格納され、ＣＰＵ１ａ，
１ｂが正常状態であると判定される。さらに、図４
（ａ）に示す第２回目の処理が実行される時刻ｔ₁から
ｔ₃ までの間において、前回のカウントデータ“１”と
今回のカウントデータ“２”とが一致しないと判定され
るので、今回のカウントデータ“２”が前回のカウント
データとして同Ｂ（ｘ，０）に格納され、ＣＰＵ１ａ，
１ｂが正常状態であると判定される。

【００５２】次いで、他方、ＣＰＵ１ａ，１ｂでは、上
記同様にして、図３に示す第２回目の処理が実行される
時刻ｔ₂ からｔ₄ までの間のうち、時刻ｔ₃ において、
タイマ割込装置から第３回目の割り込み信号が発生する
ことにより、ＣＰＵ１ａ，１ｂのカウントデータ“２”
に“１”が加算されたもの“３”が同Ｂ（ｘ，１）に書
き込まれる。

【００５３】一方、監視ＣＰＵ２では、上記同様にし
て、図４（ａ）に示す第３回目の処理が実行される時刻
ｔ₃ からｔ₄ までの間において、前回のカウントデータ
“２”と今回のカウントデータ“３”とが一致しないと
判定されるので、今回のカウントデータ“３”が前回の
カウントデータとして同Ｂ（ｘ，０）に格納され、ＣＰ
Ｕ１ａ，１ｂが正常状態であると判定される。

【００５４】ところが、時刻ｔ₄ において、ＣＰＵ１
ａ，１ｂが暴走したものとすると、ＣＰＵ１ａ，１ｂで
は、図３に示す処理が実行されないので、同Ｂ（ｘ，
１）にカウントデータが書き込まれず、同Ｂ（ｘ，１）
には、依然前回のカウントデータ“３”が格納されてい
ることになる。

【００５５】そうすると、監視ＣＰＵ２では、図４
（ａ）に示す第４回目の処理が実行される時刻ｔ₄ から
ｔ₅ までの間において、前回のカウントデータ“３”と
今回のカウントデータ“３”とが一致すると判定される
ので、ステップＳ１３，Ｓ１７，１８を経て、ＬＥＤ６
を点灯させるための処理が実行され、所定のエラー処理
が実行される。このように、ＬＥＤ６が点灯することに
より、ＣＰＵ１ａ，１ｂが異常状態であることがオペレ
ータに通知される。

【００５６】以降、監視ＣＰＵ２では、同様にして、図
４（ａ）に示す処理が実行されるごとに、ＬＥＤ６を点
灯させるための処理が実行され、所定のエラー処理が実
行される。

【００５７】その次に、ＣＰＵ１ａ，１ｂおよび監視Ｃ
ＰＵ２が正常に動作しているときに、監視ＣＰＵ２が暴
走するのをＷＤＴ回路３で検出する場合について説明す
る。まず、図５（ｂ）に示すように、時刻ｔ₀ におい
て、タイマ割込装置５が割り込み信号の発生を開始する
のと同時に、ＣＰＵ１ａ，１ｂおよび監視ＣＰＵ２で図
３および図４に示す処理の実行を開始するものとする。

【００５８】ＣＰＵ１ａ，１ｂでは、時刻ｔ₀ からｔ₂
までの間のうち、時刻ｔ₀ において、割り込み信号が発
生することにより、ＣＰＵ１ａ，１ｂのカウントデータ
（例えば“０”）に“１”が加算されたもの“１”が内
部メモリ４の論理アドレスＢ（ｘ，１）に書き込まれ
る。さらに、時刻ｔ₁ において、割り込み信号が発生す
ることにより、ＣＰＵ１ａ，１ｂのカウントデータ
“１”に“１”が加算されたもの“２”が同Ｂ（ｘ，
１）に書き込まれる。

【００５９】一方、監視ＣＰＵ２では、時刻ｔ₀ からｔ
₁ までの間において、前回のカウントデータ（例えば、
“０”）と今回のカウントデータ“１”とが一致しない
と判定されるので、ＣＰＵ１ａ，１ｂが正常状態である
と判定される。さらに、時刻ｔ₁ からｔ₃ までの間にお
いて、前回のカウントデータ“１”と今回のカウントデ
ータ“２”とが一致しないと判定されるので、ＣＰＵ１
ａ，１ｂが正常状態であると判定される。

【００６０】次いで、他方、ＣＰＵ１ａ，１ｂでは、時
刻ｔ₂ からｔ₄ までの間のうち、時刻ｔ₃ において、割
り込み信号が発生することにより、ＣＰＵ１ａ，１ｂの
カウントデータ“２”に“１”が加算されたもの“３”
が同Ｂ（ｘ，１）に書き込まれる。

【００６１】ところが、時刻ｔ₃ において、監視ＣＰＵ
２が暴走したものとすると、図４（ａ）に示す処理が実
行されず、これに伴ってＷＤＴ回路３に所定のアウト命
令が出力されなくなる。このため、ＷＤＴ回路３により
監視ＣＰＵ２のＮＭＩ割り込みが発生させられる。

【００６２】そうすると、監視ＣＰＵ２では、図４
（ｂ）に示す処理が実行されるので、ステップＳ２１，
Ｓ２２を経て、ＬＥＤ６を点灯させるための処理が実行
され、所定のエラー処理が実行される。このように、Ｌ
ＥＤ６が点灯することにより、監視ＣＰＵ２が異常状態
であることがオペレータに通知される。

【００６３】以降、監視ＣＰＵ２では、同様にして、Ｗ
ＤＴ回路３により図４（ｂ）に示す処理が実行されるご
とに、ＬＥＤ６を点灯させるための処理が実行され、所
定のエラー処理が実行される。

【００６４】その次に、ＣＰＵ１ａ，１ｂおよび監視Ｃ
ＰＵ２が正常に動作しているときに、タイマ割込装置５
が故障（Break Down）するのをＣＰＵ１ａ，１ｂで検出
する場合について説明する。

【００６５】まず、図５（ｃ）に示すように、時刻ｔ₀
において、タイマ割込装置５が割り込み信号の発生を開
始するのと同時に、ＣＰＵ１ａ，１ｂおよび監視ＣＰＵ
２で図３および図４に示す処理の実行を開始するものと
する。

【００６６】ＣＰＵ１ａ，１ｂでは、時刻ｔ₀ からｔ₂
までの間のうち、時刻ｔ₀ において、割り込み信号が発
生することにより、ＣＰＵ１ａ，１ｂのカウントデータ
（例えば“０”）に“１”が加算されたもの“１”が内
部メモリ４の論理アドレスＢ（ｘ，１）に書き込まれ
る。さらに、時刻ｔ₁ において、割り込み信号が発生す
ることにより、ＣＰＵ１ａ，１ｂのカウントデータ
“１”に“１”が加算されたもの“２”が同Ｂ（ｘ，
１）に書き込まれる。

【００６７】次いで、ＣＰＵ１ａ，１ｂでは、時刻ｔ₂
からｔ₄ までの間のうち、時刻ｔ₃において、割り込み
信号が発生することにより、ＣＰＵ１ａ，１ｂのカウン
トデータ“２”に“１”が加算されたもの“３”が同Ｂ
（ｘ，１）に書き込まれる。

【００６８】ところが、時刻ｔ₄ において、タイマ割込
装置５が故障したものとすると、ＣＰＵ１ａ，１ｂで
は、割り込み信号が発生しないことにより、周期Ｔ₂ が
経過するまでにフラグ変数ｆに“１”が設定されないの
で、ステップＳ２，Ｓ６からＳ８までを経て、所定のエ
ラー処理が実行される。一方、割り込み信号が発生しな
いことにより、カウントデータが同Ｂ（ｘ，１）に書き
込まれないので、監視ＣＰＵ２では、ＬＥＤ６を点灯さ
せるための処理が実行され、所定のエラー処理が実行さ
れる。このように、ＬＥＤ６が点灯することにより、タ
イマ割込装置５が故障状態であることがオペレータに通
知される。

【００６９】以降、ＣＰＵ１ａ，１ｂでは、図３に示す
処理が実行されるごとに、所定のエラー処理が実行され
るとともに、監視ＣＰＵ２では、図４（ａ）に示す処理
が実行されるごとに、ＬＥＤ６を点灯させるための処理
が実行され、所定のエラー処理が実行される。

【００７０】このようにして、ＣＰＵ１ａ，１ｂで、割
り込み信号の発生ごとにカウントデータを加算し、監視
ＣＰＵ２で、その加算されたカウントデータと前回の割
り込み信号の際に加算されたカウントデータとに基づい
て、ＣＰＵ１ａ，１ｂの異常状態を検出するようにした
から、従来のように、ＣＰＵ１ａ，１ｂにＷＤＴ回路３
を、監視ＣＰＵ２にステータスレジスタをそれぞれ設け
る必要がなく、従来に比して、マルチＣＰＵ型集中監視
装置をコストの面で比較的有利に構築することができる
とともに、システム中の回路数を低減して、信頼性の高
いマルチＣＰＵ型集中監視装置を構築することができ
る。

【００７１】特に、ＣＰＵ１ａ，１ｂで、割り込み信号
の発生ごとに加算したカウントデータを共通バス７を介
して監視ＣＰＵ２の内部メモリ４に書き込み、監視ＣＰ
Ｕ２で、内部メモリ４に格納されているカウントデータ
に基づいて、ＣＰＵ１ａ，１ｂの異常状態を検出するよ
うにしたから、従来のように、ＣＰＵ１ａ，１ｂのＷＤ
Ｔ回路３と監視ＣＰＵ２のステータスレジスタとを接続
する専用線をそれぞれ設ける必要がなく、回路中の配線
本数を低減して、より信頼性の高いマルチＣＰＵ型集中
監視装置を構築することができる。

【００７２】また、ＣＰＵ１ａ，１ｂで、タイマ割込装
置５の割り込み信号発生周期Ｔ₁ よりも長い所定周期Ｔ
₂ ごとに、タイマ割込装置５が発生させる割り込み信号
の有無を検出し、タイマ割込装置５の異常状態を検出す
るようにしたから、監視ＣＰＵ２で、ＣＰＵ１ａ，１ｂ
およびタイマ割込装置５のいずれかが異常状態であるの
かを特定することができ、システム中で異常状態がどこ
で発生したかを正確に特定することができる。

【００７３】なお、上記実施の形態においては、ＣＰＵ
１ａ，１ｂで、割り込み信号の発生ごとに、カウントデ
ータを監視ＣＰＵ２の内部メモリ４に書き込み、一方の
監視ＣＰＵ２で、割り込み信号の発生ごとに、自己の内
部メモリ４に格納されているカウントデータを参照する
ポーリング型により、ＣＰＵ１ａ，１ｂの動作状態を監
視ＣＰＵ２で監視させるように構成したが、これに限ら
ず、図６に示すように、監視ＣＰＵ２の内部メモリ４に
代えて、ＣＰＵ１ａ，１ｂにカウントデータを格納する
ための内部メモリ４をそれぞれ設け、ＣＰＵ１ａ，１ｂ
で、割り込み信号の発生ごとに、カウントデータを自己
の内部メモリ４に書き込み、一方の監視ＣＰＵ２で、割
り込み信号の発生ごとに、ＣＰＵ１ａ，１ｂの内部メモ
リ４に格納されているカウントデータを共通バス７を介
して取得しにいくバスリードチェック型により、ＣＰＵ
１ａ，１ｂの動作状態を監視ＣＰＵ２で監視させるよう
に構成してもよい。

【００７４】また、上記実施の形態において、ＣＰＵ１
ａ，１ｂで実行させる図３のフローチャートに示す処理
では、フラグ変数ｆを用いて割り込み信号の有無を検出
するように構成したが、これに限らず、図７に示すよう
に、特にフラグ変数ｆを用いずに割り込み信号の有無を
検出するように構成してもよい。

【００７５】この場合において、ＣＰＵ１ａ，１ｂのＭ
ＰＵでは、次のようにして処理を実行するようになって
いる。まず、ステップＳ３１に移行して、タイマ割込装
置５から割り込み信号が発生したか否かを判定し、発生
したと判定されたときには、ステップＳ３２に移行し
て、ＣＰＵ１ａ，１ｂのカウントデータに所定値（例え
ば、“１”）を加算し、ステップＳ３３に移行して、カ
ウントデータを共通バス７を介して監視ＣＰＵ２の内部
メモリ４の論理アドレスＢ（ｘ，１）（ｘ＝０，１）に
書き込み、一連の処理を終了する（正常終了）。

【００７６】一方、ステップＳ３１で、割り込み信号が
発生しないと判定されたときには、ステップＳ３４に移
行して、割り込み制御が開始されてから周期Ｔ₂ が経過
したか否かを判定し、経過したと判定されたときには、
ステップＳ３５に移行して、所定のエラー処理を実行
し、一連の処理を終了する（異常終了）。しかし、ステ
ップＳ３４で、周期Ｔ₂ が経過していないと判定された
ときには、ステップＳ３１に移行する。

【００７７】さらに、上記実施の形態において、図３の
フローチャートに示すタイマ割込装置５を監視するため
の処理を、ＣＰＵ１ａ，１ｂでのみ実行するように構成
したが、これに限らず、その処理を監視ＣＰＵ２でのみ
実行するように構成してもよく、また、ＣＰＵ１ａ，１
ｂおよび監視ＣＰＵ２で実行するように構成してもよ
い。

【００７８】特に、後者のような構成を採用すれば、タ
イマ割込装置５だけでなく、タイマ割込装置５とＣＰＵ
１ａ，１ｂとを接続する信号線や、タイマ割込装置５と
監視ＣＰＵ２とを接続する信号線の状態を、例えば、断
線しているか否かを検出することができるから、システ
ム中で異常状態がどこで発生したかをより正確に特定す
ることができる。

【００７９】さらに、上記実施の形態においては、ＬＥ
Ｄ６を点灯させることにより、オペレータに異常状態を
通知するように構成したが、これに限らず、異常状態で
あることをディスプレー装置に表示することにより、オ
ペレータに異常状態を通知するように構成してもよい。
また、特にオペレータに異常状態を通知するように構成
しなくとも、監視ＣＰＵ２で、ＣＰＵ１ａ，１ｂが異常
状態であることを検出したときに、ＣＰＵ１ａ，１ｂの
ＮＭＩ割り込みを発生させ、ＣＰＵ１ａ，１ｂで、ＮＭ
Ｉ割り込みが発生するのを契機に、例えば、暴走の原因
を特定してシステムを正常状態に回復させるように構成
してもよい。監視ＣＰＵ２が暴走した場合には、監視Ｃ
ＰＵ２で、ＷＤＴ回路３によりＮＭＩ割り込みが発生す
るのを契機に、同様に暴走の原因を特定してシステムを
正常状態に回復させるように構成してもよい。

【００８０】さらに、上記実施の形態においては、ＣＰ
Ｕ１ａ，１ｂで、カウントデータに所定値を加算するよ
うに構成したが、これに限らず、カウントデータに所定
値を減算、乗算、除算するように構成してもよい。要す
るに、前回の値とは異なる値を今回の値として出力する
ように構成すればよい。

【００８１】さて、上記実施の形態において、ステップ
Ｓ４およびＳ５、または、ステップＳ３２およびＳ３３
は、請求項１または２記載の情報生成処理に対応し、ス
テップＳ１３は、請求項１または２記載の情報一致判定
処理に対応し、ステップＳ１７およびＳ１８は、請求項
１記載の異常状態判定処理に対応している。

【００８２】また、上記実施の形態において、共通バス
７は、請求項２または３記載の共通信号線に対応し、ス
テップＳ１からＳ３まで、および、Ｓ６からＳ８まで、
または、ステップＳ３１、Ｓ３４およびＳ３５は、請求
項４記載のタイマ割込装置検査処理に対応し、ステップ
Ｓ１は、請求項５記載のフラグ変数初期化処理に対応
し、ステップＳ２、Ｓ３およびＳ６は、請求項５記載の
フラグ設定処理に対応し、ステップＳ７およびＳ８は、
請求項５記載の第２の異常状態判定処理に対応してい
る。

【００８３】

【発明の効果】以上説明したように、本発明に係るマル
チＣＰＵ型集中監視装置によれば、従来のように、演算
処理装置にＷＤＴ回路を、監視処理装置にステータスレ
ジスタをそれぞれ設ける必要がなく、従来に比して、マ
ルチＣＰＵ型集中監視装置をコストの面で比較的有利に
構築することができるとともに、システム中の回路数を
低減して、信頼性の高いマルチＣＰＵ型集中監視装置を
構築することができるという効果が得られる。

【００８４】また、本発明に係る請求項３または４記載
のマルチＣＰＵ型集中監視装置によれば、従来のよう
に、演算処理装置のＷＤＴ回路と監視処理装置のステー
タスレジスタとを接続する専用線をそれぞれ設ける必要
がなく、回路中の配線本数を低減して、より信頼性の高
いマルチＣＰＵ型集中監視装置を構築することができる
という効果も得られる。

【００８５】さらに、本発明に係る請求項５または６記
載のマルチＣＰＵ型集中監視装置によれば、監視処理装
置で、演算処理装置およびタイマ割込装置のいずれかが
異常状態であるのかを特定することができるから、シス
テム中で異常状態がどこで発生したかを正確に特定する
ことができるという効果も得られる。

【図面の簡単な説明】

【図１】ポーリング型による実施の形態の構成を示すブ
ロック図である。

【図２】監視ＣＰＵ２の内部メモリ４の構成を示すブロ
ック図である。

【図３】ＣＰＵ１ａ，１ｂで実行する処理を示すフロー
チャートである。

【図４】監視ＣＰＵ２で実行する処理を示すフローチャ
ートである。

【図５】ＣＰＵ１ａ，１ｂおよび監視ＣＰＵ２の動作状
態を説明するためのタイムチャートである。

【図６】バスリードチェック型による実施の形態の構成
を示すブロック図である。

【図７】ＣＰＵ１ａ，１ｂで実行する処理を示すフロー
チャートである。

【図８】従来のマルチＣＰＵ型集中監視装置の構成を示
すブロック図である。

【符号の説明】

１ａ，１ｂ ＣＰＵ ２ 監視ＣＰＵ ３ ＷＤＴ回路 ４ 内部メモリ ５ タイマ割込装置 ６ ＬＥＤ ７ 共通バス

Claims (6)

【特許請求の範囲】
1. 【請求項１】 所定周期ごとに割り込み信号を発生させ
   るタイマ割込装置と、前記割り込み信号に基づいて自己
   の動作状態に関するステータスデータを生成する演算処
   理装置と、前記ステータスデータに基づいて前記演算処
   理装置の動作状態を監視する監視処理装置と、を備えた
   マルチＣＰＵ型集中監視装置において、 前記演算処理装置は、前記割り込み信号の発生ごとに前
   回の割り込み信号の発生の際に生成したものとは異なる
   前記ステータスデータとしての監視用情報を生成する情
   報生成処理を実行し、前記監視処理装置は、一の前記割
   り込み信号の発生の際に生成された前記監視用情報とそ
   の一つ前の割り込み信号の発生の際に生成された前記監
   視用情報とが一致するか否かを判定する情報一致判定処
   理と、前記情報一致判定処理で一致すると判定されたと
   きに前記演算処理装置が異常状態であると判定する異常
   状態判定処理と、を実行することを特徴とするマルチＣ
   ＰＵ型集中監視装置。
2. 【請求項２】 前記情報生成処理は、前記割り込み信号
   の発生ごとにカウントを行い、そのカウント値を前記監
   視用情報とすることを特徴とする請求項１記載のマルチ
   ＣＰＵ型集中監視装置。
3. 【請求項３】 前記演算処理装置と前記監視処理装置と
   は、データを伝送するための共通信号線で接続されてお
   り、 前記監視処理装置は、前記監視用情報を格納するための
   内部メモリを備え、前記情報生成処理は、前記共通信号
   線を介して前記監視用情報を前記内部メモリに格納し、
   前記情報一致判定処理は、前記内部メモリに格納されて
   いる前記監視用情報に基づいて一致するか否かを判定す
   ることを特徴とする請求項１又は２記載のマルチＣＰＵ
   型集中監視装置。
4. 【請求項４】 前記演算処理装置と前記監視処理装置と
   は、データを伝送するための共通信号線で接続されてお
   り、 前記演算処理装置は、前記監視用情報を格納するための
   第２の内部メモリを備え、前記情報生成処理は、前記監
   視用情報を前記第２の内部メモリに格納し、前記情報一
   致判定処理は、前記第２の内部メモリに格納されている
   前記監視用情報を前記共通信号線を介して取得し、その
   監視用情報に基づいて一致するか否かを判定することを
   特徴とする請求項１又は２記載のマルチＣＰＵ型集中監
   視装置。
5. 【請求項５】 前記演算処理装置及び前記監視処理装置
   の少なくとも一方は、前記所定周期よりも長い第２の所
   定周期ごとにタイマ割込装置検査処理を実行し、 前記タイマ割込装置検査処理は、前記第２の所定周期の
   間に前記割り込み信号が発生しないときには前記タイマ
   割込装置が異常状態であると判定することを特徴とする
   請求項１、２、３又は４記載のマルチＣＰＵ型集中監視
   装置。
6. 【請求項６】 前記タイマ割込装置検査処理は、起動と
   同時にフラグ変数を初期状態にするフラグ変数初期化処
   理と、前記第２の所定周期の間に前記割り込み信号が発
   生したときには前記フラグ変数を設定状態にするフラグ
   設定処理と、前記第２の所定周期が終了した後に前記フ
   ラグ変数が前記初期状態であるときには前記タイマ割込
   装置が異常状態であると判定する第２の異常状態判定処
   理と、を備えることを特徴とする請求項５記載のマルチ
   ＣＰＵ型集中監視装置。