JP2002366451A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JP2002366451A JP2002366451A JP2001177919A JP2001177919A JP2002366451A JP 2002366451 A JP2002366451 A JP 2002366451A JP 2001177919 A JP2001177919 A JP 2001177919A JP 2001177919 A JP2001177919 A JP 2001177919A JP 2002366451 A JP2002366451 A JP 2002366451A
- Authority
- JP
- Japan
- Prior art keywords
- request
- crossbar switch
- transmission
- processor
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】複数のプロセッサをクロスバスイッチにより接
続したマルチプロセッサシステムにおいて、クロスバス
イッチを経由してリクエスト発行元に折り返すリクエス
トが、クロスバスイッチの障害、またはクロスバスイッ
チの有するインターフェース機構における障害等により
タイムアウトした場合に、後続リクエスト処理が滞留す
ることを回避し、障害処理を起動させる経路を確保す
る。 【解決手段】送信したリクエストを保持する送信リクエ
ストログレジスタ群、リクエスト送信からその折り返し
リクエストを自分自身で受信するまでの状態を示す送信
フラグ、リクエストの送信状態を時間監視する機構、リ
クエストのタイムアウト検出時、対応したリクエストを
前記送信リクエストログレジスタ群の該当レジスタより
読み出してダミーのリクエストを発生する機構を有す
る。
続したマルチプロセッサシステムにおいて、クロスバス
イッチを経由してリクエスト発行元に折り返すリクエス
トが、クロスバスイッチの障害、またはクロスバスイッ
チの有するインターフェース機構における障害等により
タイムアウトした場合に、後続リクエスト処理が滞留す
ることを回避し、障害処理を起動させる経路を確保す
る。 【解決手段】送信したリクエストを保持する送信リクエ
ストログレジスタ群、リクエスト送信からその折り返し
リクエストを自分自身で受信するまでの状態を示す送信
フラグ、リクエストの送信状態を時間監視する機構、リ
クエストのタイムアウト検出時、対応したリクエストを
前記送信リクエストログレジスタ群の該当レジスタより
読み出してダミーのリクエストを発生する機構を有す
る。
Description
【０００１】
【発明の属する技術分野】本発明は複数のプロセッサを
備えたマルチプロセッサシステムに係わり、特に複数プ
ロセッサをクロスバスイッチにより結合するマルチプロ
セッサシステムにおける障害処理装置及び方法に関す
る。
備えたマルチプロセッサシステムに係わり、特に複数プ
ロセッサをクロスバスイッチにより結合するマルチプロ
セッサシステムにおける障害処理装置及び方法に関す
る。
【０００２】
【従来の技術】従来、ハードウェア論理を用いてタイム
アウト処理を実現するには、インターフェースコントロ
ーラ内部でもつインターバルタイマーによりリクエスト
送信開始から応答データの受信までを時間監視するとい
う方法がある。この方法では、リクエストそれぞれに、
リクエストを発行した時間を記録しておき、一定時間が
経過し、応答が返ってこない場合タイマー割り込みを発
生させて、障害回復処理を行う。
アウト処理を実現するには、インターフェースコントロ
ーラ内部でもつインターバルタイマーによりリクエスト
送信開始から応答データの受信までを時間監視するとい
う方法がある。この方法では、リクエストそれぞれに、
リクエストを発行した時間を記録しておき、一定時間が
経過し、応答が返ってこない場合タイマー割り込みを発
生させて、障害回復処理を行う。
【０００３】また、別の障害処理方法として、リクエス
ト送信開始から応答データの受信までを時間監視して、
タイムアウトなどの異常が検出された場合、データの転
送を中断する、あるいはダミーデータを発生させること
でデータ転送を見かけ上正常終了させる等の方法があ
る。
ト送信開始から応答データの受信までを時間監視して、
タイムアウトなどの異常が検出された場合、データの転
送を中断する、あるいはダミーデータを発生させること
でデータ転送を見かけ上正常終了させる等の方法があ
る。
【０００４】
【発明が解決しようとする課題】従来の技術における問
題点は、障害発生がリクエスト（アドレス）に対する応
答にのみ着目しており、リクエスト（アドレス）に着目
していない点である。即ち、発行されたあるリクエスト
が、インターフェース機構の障害や、クロスバスイッチ
の障害、またはクロスバスイッチの有するインターフェ
ース機構における障害等によりタイムアウトした場合
は、後続リクエストの先行リクエストとのアドレス依存
関係によっては後続リクエスト処理を待たせ続ける、ま
たは既に後続リクエスト処理のための内部リソースが枯
渇した状態で先行リクエスト処理のために確保したリソ
ースの解放ができないという状況が発生しうるため、結
果として未処理リクエストの滞留を引き起こしシステム
全体がデッドロックしてしまうため、当該プロセッサが
障害処理を起動させる経路の確保が不可能になるという
問題があった。
題点は、障害発生がリクエスト（アドレス）に対する応
答にのみ着目しており、リクエスト（アドレス）に着目
していない点である。即ち、発行されたあるリクエスト
が、インターフェース機構の障害や、クロスバスイッチ
の障害、またはクロスバスイッチの有するインターフェ
ース機構における障害等によりタイムアウトした場合
は、後続リクエストの先行リクエストとのアドレス依存
関係によっては後続リクエスト処理を待たせ続ける、ま
たは既に後続リクエスト処理のための内部リソースが枯
渇した状態で先行リクエスト処理のために確保したリソ
ースの解放ができないという状況が発生しうるため、結
果として未処理リクエストの滞留を引き起こしシステム
全体がデッドロックしてしまうため、当該プロセッサが
障害処理を起動させる経路の確保が不可能になるという
問題があった。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数のプロセッサをクロスバスイッチに
より接続しプロセッサ間でデータ転送を行うマルチプロ
セッサシステムにおいて、送信したリクエストを保持す
る送信リクエストログレジスタ群、リクエスト送信から
そのクロスバスイッチでの折り返しリクエストを自分自
身で受信するまでの送信状態を示す送信フラグ、リクエ
ストの送信状態を時間監視するタイマー機構、クロスバ
スイッチを経由して自他プロセッサへリクエストをブロ
ードキャスト転送中、クロスバスイッチインターフェー
ス間の障害等により、送信したリクエストを喪失した場
合、リクエスト発行元であるインターフェースコントロ
ーラがタイムアウトの検出を契機に喪失したリクエスト
に対応したリクエスト本体を前記送信リクエストログレ
ジスタ群の該当レジスタより読み出してダミーのリクエ
ストを発生する機構を有し、ダミーリクエストをインタ
フェースコントローラ内部で強制的に割り込みリクエス
ト処理することで、内部のリクエスト滞留状態を解放
し、プロセッサをハングアップさせることなく、障害回
復処理可能なことを特徴とするものである。
め、本発明は、複数のプロセッサをクロスバスイッチに
より接続しプロセッサ間でデータ転送を行うマルチプロ
セッサシステムにおいて、送信したリクエストを保持す
る送信リクエストログレジスタ群、リクエスト送信から
そのクロスバスイッチでの折り返しリクエストを自分自
身で受信するまでの送信状態を示す送信フラグ、リクエ
ストの送信状態を時間監視するタイマー機構、クロスバ
スイッチを経由して自他プロセッサへリクエストをブロ
ードキャスト転送中、クロスバスイッチインターフェー
ス間の障害等により、送信したリクエストを喪失した場
合、リクエスト発行元であるインターフェースコントロ
ーラがタイムアウトの検出を契機に喪失したリクエスト
に対応したリクエスト本体を前記送信リクエストログレ
ジスタ群の該当レジスタより読み出してダミーのリクエ
ストを発生する機構を有し、ダミーリクエストをインタ
フェースコントローラ内部で強制的に割り込みリクエス
ト処理することで、内部のリクエスト滞留状態を解放
し、プロセッサをハングアップさせることなく、障害回
復処理可能なことを特徴とするものである。
【０００６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【０００７】図１は本発明に係わるマルチプロセッサシ
ステムの構成の一例を示したものである。
ステムの構成の一例を示したものである。
【０００８】図１において、マルチプロセッサシステム
を構成する１、２、３、４、及び５は、クロスバスイッ
チ７によりそれぞれ接続されていて、各ユニット間通信
は、クロスバスイッチ７を介してそれぞれ行われるよう
になってる。
を構成する１、２、３、４、及び５は、クロスバスイッ
チ７によりそれぞれ接続されていて、各ユニット間通信
は、クロスバスイッチ７を介してそれぞれ行われるよう
になってる。
【０００９】ユニット１、２、３、４、及び５はクロス
バスイッチ７との通信を行うための対クロスバインター
フェース機構を各々備えており、クロスバスイッチ７は
ユニット１、２、３、４、及び５と通信を行うための対
ユニットインターフェース機構を備えている。尚、本実
施の形態ではクロスバスイッチ７はユニット数と同数の
通信ポートを備えるものとする。
バスイッチ７との通信を行うための対クロスバインター
フェース機構を各々備えており、クロスバスイッチ７は
ユニット１、２、３、４、及び５と通信を行うための対
ユニットインターフェース機構を備えている。尚、本実
施の形態ではクロスバスイッチ７はユニット数と同数の
通信ポートを備えるものとする。
【００１０】図２は本発明の障害処理装置を備えたプロ
セッサユニットの一構成例を示したブロック図である。
セッサユニットの一構成例を示したブロック図である。
【００１１】図２において、インターフェースコントロ
ーラ部は、リクエスト送信を監視するフラグ１２１と、
リクエスト途絶期間を監視するタイマー１２２を装備し
たタイムアウト検出回路１２０と、リクエスト送信時に
予めリクエストを保持しておくレジスタ群１３１を装備
し、タイムアウト検出回路１２０の要求に応じてダミー
リクエストの発生を制御するダミーリクエスト発生機構
１３１と、対プロセッサバスからのリクエスト、または
対クロスバインターフェース部の外部からのリクエス
ト、またはインターフェースコントローラ内で発生した
ダミーリクエストとの選択を行うセレクタ１４０、プロ
セッサおよびクロスバスイッチからのリクエストをリク
エストに応じて内部リソースの確保、待ち合わせ処理を
するリクエスト処理部１１０により構成される。
ーラ部は、リクエスト送信を監視するフラグ１２１と、
リクエスト途絶期間を監視するタイマー１２２を装備し
たタイムアウト検出回路１２０と、リクエスト送信時に
予めリクエストを保持しておくレジスタ群１３１を装備
し、タイムアウト検出回路１２０の要求に応じてダミー
リクエストの発生を制御するダミーリクエスト発生機構
１３１と、対プロセッサバスからのリクエスト、または
対クロスバインターフェース部の外部からのリクエス
ト、またはインターフェースコントローラ内で発生した
ダミーリクエストとの選択を行うセレクタ１４０、プロ
セッサおよびクロスバスイッチからのリクエストをリク
エストに応じて内部リソースの確保、待ち合わせ処理を
するリクエスト処理部１１０により構成される。
【００１２】次に、システムに障害が発生した場合につ
いて説明する。
いて説明する。
【００１３】例えば、図１に示すプロセッサユニット１
からシステム内にある全てのプロセッサユニットにブロ
ードキャスト転送すべきリクエストがクロスバスイッチ
に対して送出されたところで、クロスバスイッチ７にお
ける対プロセッサユニット１インターフェース部１０に
障害が発生したとすると、図２においてタイムアウト検
出部１２０とダミー生成部１３０は、リクエスト転送通
知インターフェース１１３を介し送信したリクエストを
スヌープし、それがクロスバスイッチから折り返し自身
に戻ってくるリクエストであると判断した場合にのみ、
タイムアウト検出部１２０では、リクエストが送信中で
あることを示す送信フラグ１２１をセットし、かつタイ
マー１２２を起動する。一方でダミー生成部１３０にお
いては、送信したリクエスト本体を保持するレジスタ群
１３１の空きエントリにセットする。前記障害発生した
場合、クロスバスイッチからの通信が途絶えるためにタ
イムアウト検出部１２０ではタイムアウトを検出する。
タイムアウト検出部１２０は、喪失したリクエストに該
当するエントリを付随してダミーリクエスト起動インタ
ーフェース１２３を介しダミー生成部１３０に対し起動
をかける。ダミー生成部１３０では、１２０から転送さ
れた情報を元に該当リクエストのダミーを生成し、リク
エスト処理部１１０に対して調停要求を発行する。リク
エスト処理部１１０では、優先的にダミーリクエストを
処理し、そのリクエスト種に応じて予め確保していた内
部のリソースの解放、あるいはプロセッサに対するダミ
ーの応答処理を実施、これが完了したところでダミーリ
クエスト処理完了通知インターフェース１１４を介しタ
イムアウト処理部１２０に対し完了通知、送信フラグ１
２１をリセットし、一連の障害回復処理を完了する。
からシステム内にある全てのプロセッサユニットにブロ
ードキャスト転送すべきリクエストがクロスバスイッチ
に対して送出されたところで、クロスバスイッチ７にお
ける対プロセッサユニット１インターフェース部１０に
障害が発生したとすると、図２においてタイムアウト検
出部１２０とダミー生成部１３０は、リクエスト転送通
知インターフェース１１３を介し送信したリクエストを
スヌープし、それがクロスバスイッチから折り返し自身
に戻ってくるリクエストであると判断した場合にのみ、
タイムアウト検出部１２０では、リクエストが送信中で
あることを示す送信フラグ１２１をセットし、かつタイ
マー１２２を起動する。一方でダミー生成部１３０にお
いては、送信したリクエスト本体を保持するレジスタ群
１３１の空きエントリにセットする。前記障害発生した
場合、クロスバスイッチからの通信が途絶えるためにタ
イムアウト検出部１２０ではタイムアウトを検出する。
タイムアウト検出部１２０は、喪失したリクエストに該
当するエントリを付随してダミーリクエスト起動インタ
ーフェース１２３を介しダミー生成部１３０に対し起動
をかける。ダミー生成部１３０では、１２０から転送さ
れた情報を元に該当リクエストのダミーを生成し、リク
エスト処理部１１０に対して調停要求を発行する。リク
エスト処理部１１０では、優先的にダミーリクエストを
処理し、そのリクエスト種に応じて予め確保していた内
部のリソースの解放、あるいはプロセッサに対するダミ
ーの応答処理を実施、これが完了したところでダミーリ
クエスト処理完了通知インターフェース１１４を介しタ
イムアウト処理部１２０に対し完了通知、送信フラグ１
２１をリセットし、一連の障害回復処理を完了する。
【００１４】続いて本実施例に係るマルチプロセッサシ
ステムにおける装置立ち上げ時のクロスバスイッチの診
断処理について述べる。
ステムにおける装置立ち上げ時のクロスバスイッチの診
断処理について述べる。
【００１５】システム立ち上げ時、各プロセッサ１１、
２１及び３１は装置立ち上げ処理に入ると、クロスバス
イッチインターフェースの診断をするために、自プロセ
ッサ宛のリクエストを発行する。図２に示すインターフ
ェースコントローラ１００は、当該リクエストを受信し
た場合、対クロスバスイッチに対してプロセッサに対し
て転送を要求する。図２においてタイムアウト検出部１
２０とダミー生成部１３０は、リクエスト転送通知イン
ターフェース１１３を介し送信したリクエストをスヌー
プし、それがクロスバスイッチから折り返し自身に戻っ
てくるリクエストであると判断するため、タイムアウト
検出部１２０では、リクエストが送信中であることを示
す送信フラグ１２１をセットし、かつタイマー１２２を
起動する。一方でダミー生成部１３０においては、送信
したリクエスト本体をレジスタ１３１にセット、保持す
る。前記障害発生した場合、クロスバスイッチからの通
信が途絶えるためにタイムアウト検出部１２０ではタイ
ムアウトを検出する。タイムアウト検出部１２０は、喪
失したリクエストに該当するエントリを付随してダミー
リクエスト起動インターフェース１２３を介しダミー生
成部１３０に対し起動をかける。ダミー生成部１３０で
は、１２０から転送された情報を元に該当リクエストの
ダミーを生成し、リクエスト処理部１１０に対して調停
要求を発行する。リクエスト処理部１１０では、優先的
にダミーリクエストを処理し、そのリクエスト種に応じ
て予め確保していた内部のリソースの解放、あるいはプ
ロセッサに対するダミーの応答処理を実施、これが完了
したところでダミーリクエスト処理完了通知インターフ
ェース１１４を介しタイムアウト処理部１２０に対し完
了通知、送信フラグ１２１をリセットし、一連の障害回
復処理を完了する。診断を終えたプロセッサは、最後に
タイムアウトの検出の有無を確認し、自プロセッサ１が
接続するクロスバスイッチインターフェースが不良であ
る事を認識する。
２１及び３１は装置立ち上げ処理に入ると、クロスバス
イッチインターフェースの診断をするために、自プロセ
ッサ宛のリクエストを発行する。図２に示すインターフ
ェースコントローラ１００は、当該リクエストを受信し
た場合、対クロスバスイッチに対してプロセッサに対し
て転送を要求する。図２においてタイムアウト検出部１
２０とダミー生成部１３０は、リクエスト転送通知イン
ターフェース１１３を介し送信したリクエストをスヌー
プし、それがクロスバスイッチから折り返し自身に戻っ
てくるリクエストであると判断するため、タイムアウト
検出部１２０では、リクエストが送信中であることを示
す送信フラグ１２１をセットし、かつタイマー１２２を
起動する。一方でダミー生成部１３０においては、送信
したリクエスト本体をレジスタ１３１にセット、保持す
る。前記障害発生した場合、クロスバスイッチからの通
信が途絶えるためにタイムアウト検出部１２０ではタイ
ムアウトを検出する。タイムアウト検出部１２０は、喪
失したリクエストに該当するエントリを付随してダミー
リクエスト起動インターフェース１２３を介しダミー生
成部１３０に対し起動をかける。ダミー生成部１３０で
は、１２０から転送された情報を元に該当リクエストの
ダミーを生成し、リクエスト処理部１１０に対して調停
要求を発行する。リクエスト処理部１１０では、優先的
にダミーリクエストを処理し、そのリクエスト種に応じ
て予め確保していた内部のリソースの解放、あるいはプ
ロセッサに対するダミーの応答処理を実施、これが完了
したところでダミーリクエスト処理完了通知インターフ
ェース１１４を介しタイムアウト処理部１２０に対し完
了通知、送信フラグ１２１をリセットし、一連の障害回
復処理を完了する。診断を終えたプロセッサは、最後に
タイムアウトの検出の有無を確認し、自プロセッサ１が
接続するクロスバスイッチインターフェースが不良であ
る事を認識する。
【００１６】各プロセッサ１，２および３がそれぞれの
診断を終了すると、確保できたクロスバスイッチのみを
構成してシステムの稼働に入り、ＯＳ等のブートを開始
する。
診断を終了すると、確保できたクロスバスイッチのみを
構成してシステムの稼働に入り、ＯＳ等のブートを開始
する。
【００１７】上述したように、リクエスト本体をインタ
ーフェースコントローラ内部で自発的に補完すること
で、他の特別の障害回復制御をすることなく、通常動作
と同じ制御を実施することでシステム内部でのリクエス
ト滞留状態を回避することが可能となり、障害処理の主
体となるプロセッサとＳＶＰ間において最低限の処理経
路を確保できる。
ーフェースコントローラ内部で自発的に補完すること
で、他の特別の障害回復制御をすることなく、通常動作
と同じ制御を実施することでシステム内部でのリクエス
ト滞留状態を回避することが可能となり、障害処理の主
体となるプロセッサとＳＶＰ間において最低限の処理経
路を確保できる。
【００１８】
【発明の効果】以上述べたように、上記本発明によれ
ば、複数のプロセッサをクロスバスイッチにより接続し
プロセッサ間でデータ転送を行うマルチプロセッサシス
テムにおいて、送信したリクエストを保持する送信リク
エストログレジスタ群、リクエスト送信からそのクロス
バスイッチでの折り返しを自分自身で受信するまでの送
信状態を示す送信フラグ、リクエストの送信状態を時間
監視するタイマー機構、クロスバスイッチを経由して自
他プロセッサへブロードキャストリクエスト送信中、ク
ロスバスイッチインターフェース間の障害等により、送
信したリクエストを喪失した場合、リクエスト発行元が
タイムアウトの検出を契機に喪失したリクエストに対応
したリクエストを前記送信リクエストログレジスタ群の
該当レジスタより読み出してダミーのリクエストを発生
する機構を有し、ダミーリクエストをインタフェースコ
ントローラ内部で強制的に割り込みリクエスト処理する
ことで、内部のリクエスト滞留状態を解放し、プロセッ
サをハングアップさせることなく、障害回復処理可能な
ため、早期故障指摘可能となり、システム全体の稼働率
が上がる。
ば、複数のプロセッサをクロスバスイッチにより接続し
プロセッサ間でデータ転送を行うマルチプロセッサシス
テムにおいて、送信したリクエストを保持する送信リク
エストログレジスタ群、リクエスト送信からそのクロス
バスイッチでの折り返しを自分自身で受信するまでの送
信状態を示す送信フラグ、リクエストの送信状態を時間
監視するタイマー機構、クロスバスイッチを経由して自
他プロセッサへブロードキャストリクエスト送信中、ク
ロスバスイッチインターフェース間の障害等により、送
信したリクエストを喪失した場合、リクエスト発行元が
タイムアウトの検出を契機に喪失したリクエストに対応
したリクエストを前記送信リクエストログレジスタ群の
該当レジスタより読み出してダミーのリクエストを発生
する機構を有し、ダミーリクエストをインタフェースコ
ントローラ内部で強制的に割り込みリクエスト処理する
ことで、内部のリクエスト滞留状態を解放し、プロセッ
サをハングアップさせることなく、障害回復処理可能な
ため、早期故障指摘可能となり、システム全体の稼働率
が上がる。
【図１】本発明の実施例に係るマルチプロセッサシステ
ムの構成の概要を示す。
ムの構成の概要を示す。
【図２】本発明の実施例に係るマルチプロセッサシステ
ムのネットワークインターフェース回路の構成を示す。
ムのネットワークインターフェース回路の構成を示す。
１…プロセッサユニットＰＵ（１）、２…プロセッサユ
ニットＰＵ（Ｎ―１）、３…プロセッサユニットＰＵ
（Ｎ）、４…メモリユニット、５…ＩＯユニット、６…
サービスプロセッサ（ＳＶＰ）、７…クロスバスイッ
チ、１０…プロセッサユニット１とクロスバスイッチ７
とのインターフェース、１１…ＣＰＵ、１２…プロセッ
サバス、１３…プロセッサバス及びクロスバスイッチの
インターフェースコントローラ、２０…プロセッサユニ
ット２とクロスバスイッチ７とのインターフェース、２
１…ＣＰＵ、２２…プロセッサバス、２３…プロセッサ
バス及びクロスバスイッチのインターフェースコントロ
ーラ、３０…プロセッサユニット３とクロスバスイッチ
７とのインターフェース、３１…ＣＰＵ、３２…プロセ
ッサバス、３３…プロセッサバス及びクロスバスイッチ
のインターフェースコントローラ、４０…メモリユニッ
ト４とクロスバスイッチ７とのインターフェース、５０
…ＩＯユニット５とクロスバスイッチ７とのインターフ
ェース、６０…プロセッサユニットとサービスプロセッ
サとのインターフェース、１００…インターフェースコ
ントローラ、１１０…リクエスト処理部、１１１…対ク
ロスバスイッチリクエスト送信インターフェース、１１
２…対プロセッサ転送処理インターフェース、１１３…
リクエスト転送通知インターフェース、１１４…ダミー
リクエスト処理完了通知インターフェース、１２０…リ
クエストタイムアウト検出部、１２１…リクエスト送信
フラグ、１２２…タイマー、１２３…ダミーリクエスト
起動インターフェース、１３０…ダミーリクエスト生成
部、１３１…送信リクエスト本体保持用レジスタ群、１
４０…リクエストセレクタ、１４１…選択リクエスト投
入インターフェース、２００…サービスプロセッサ（Ｓ
ＶＰ）、２０１…サービスプロセッサ（ＳＶＰ）インタ
ーフェース、３００…プロセッサバス、３０１…対プロ
セッサ受信処理インターフェース、４００…クロスバス
イッチインターフェース、４０１…クロスバスイッチか
らの受信インターフェース。
ニットＰＵ（Ｎ―１）、３…プロセッサユニットＰＵ
（Ｎ）、４…メモリユニット、５…ＩＯユニット、６…
サービスプロセッサ（ＳＶＰ）、７…クロスバスイッ
チ、１０…プロセッサユニット１とクロスバスイッチ７
とのインターフェース、１１…ＣＰＵ、１２…プロセッ
サバス、１３…プロセッサバス及びクロスバスイッチの
インターフェースコントローラ、２０…プロセッサユニ
ット２とクロスバスイッチ７とのインターフェース、２
１…ＣＰＵ、２２…プロセッサバス、２３…プロセッサ
バス及びクロスバスイッチのインターフェースコントロ
ーラ、３０…プロセッサユニット３とクロスバスイッチ
７とのインターフェース、３１…ＣＰＵ、３２…プロセ
ッサバス、３３…プロセッサバス及びクロスバスイッチ
のインターフェースコントローラ、４０…メモリユニッ
ト４とクロスバスイッチ７とのインターフェース、５０
…ＩＯユニット５とクロスバスイッチ７とのインターフ
ェース、６０…プロセッサユニットとサービスプロセッ
サとのインターフェース、１００…インターフェースコ
ントローラ、１１０…リクエスト処理部、１１１…対ク
ロスバスイッチリクエスト送信インターフェース、１１
２…対プロセッサ転送処理インターフェース、１１３…
リクエスト転送通知インターフェース、１１４…ダミー
リクエスト処理完了通知インターフェース、１２０…リ
クエストタイムアウト検出部、１２１…リクエスト送信
フラグ、１２２…タイマー、１２３…ダミーリクエスト
起動インターフェース、１３０…ダミーリクエスト生成
部、１３１…送信リクエスト本体保持用レジスタ群、１
４０…リクエストセレクタ、１４１…選択リクエスト投
入インターフェース、２００…サービスプロセッサ（Ｓ
ＶＰ）、２０１…サービスプロセッサ（ＳＶＰ）インタ
ーフェース、３００…プロセッサバス、３０１…対プロ
セッサ受信処理インターフェース、４００…クロスバス
イッチインターフェース、４０１…クロスバスイッチか
らの受信インターフェース。
Claims (2)
- 【請求項１】 複数のプロセッサをクロスバスイッチに
より接続しプロセッサ間でデータ転送を行うマルチプロ
セッサシステムにおいて、送信したリクエストを保持す
る送信リクエストログレジスタ群、送信したリクエスト
の送信開始から自分自身で受信するまでの送信状態を示
す送信フラグ、リクエストの送信状態を時間監視するタ
イマー機構、クロスバスイッチを経由して自他プロセッ
サへリクエスト送信中、クロスバスイッチインターフェ
ース間の障害等により、送信リクエストを喪失した結果
タイムアウトを検出した場合、これを契機にタイムアウ
トしたリクエストに対応するリクエストを前記送信リク
エストログレジスタ群の該当レジスタより読み出してダ
ミーリクエストを発生する機構を有し、リクエストの滞
留状態を解放し、プロセッサをハングアップさせること
なく障害回復処理可能なことを特徴とするマルチプロセ
ッサシステム。 - 【請求項２】 複数のプロセッサをクロスバスイッチに
より接続しプロセッサ間でデータ転送を行うマルチプロ
セッサシステムにおいて、各プロセッサがクロスバスイ
ッチを経由して自プロセッサあるいは自プロセッサが接
続するインタフェースコントローラ宛の診断用リクエス
トを発行し、クロスバスイッチのセルフテストを行う請
求項１に記載されているマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001177919A JP2002366451A (ja) | 2001-06-13 | 2001-06-13 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001177919A JP2002366451A (ja) | 2001-06-13 | 2001-06-13 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002366451A true JP2002366451A (ja) | 2002-12-20 |
Family
ID=19018695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001177919A Pending JP2002366451A (ja) | 2001-06-13 | 2001-06-13 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002366451A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8463956B2 (en) | 2010-03-04 | 2013-06-11 | Ricoh Company, Ltd. | Data transfer control apparatus |
| EP2610748A1 (en) | 2011-12-28 | 2013-07-03 | Fujitsu Limited | Information processing apparatus, control program, and control method |
| EP2782013A2 (en) | 2013-03-21 | 2014-09-24 | Fujitsu Limited | Fault-spot locating method, switching apparatus, fault-spot locating apparatus, and information processing apparatus |
-
2001
- 2001-06-13 JP JP2001177919A patent/JP2002366451A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8463956B2 (en) | 2010-03-04 | 2013-06-11 | Ricoh Company, Ltd. | Data transfer control apparatus |
| EP2610748A1 (en) | 2011-12-28 | 2013-07-03 | Fujitsu Limited | Information processing apparatus, control program, and control method |
| US9065706B2 (en) | 2011-12-28 | 2015-06-23 | Fujitsu Limited | Information processing apparatus, computer-readable recording medium, and control method |
| EP2782013A2 (en) | 2013-03-21 | 2014-09-24 | Fujitsu Limited | Fault-spot locating method, switching apparatus, fault-spot locating apparatus, and information processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100530155C (zh) | 活锁解析方法、设备和系统 | |
| JP2010140361A (ja) | コンピュータシステム及び異常検出回路 | |
| JP2539021B2 (ja) | 保留バスに割り込み要求を送る割り込み要求発生ノ―ド | |
| JP6129976B2 (ja) | 高効率アトミック演算を使用した方法および装置 | |
| US7685473B2 (en) | Computer system, method of detecting a stall in a computer system, and signal-bearing medium embodying a program causing a computer system to perform a method of detecting a stall in a computer system | |
| JP4829038B2 (ja) | マルチプロセッサシステム | |
| US7200781B2 (en) | Detecting and diagnosing a malfunctioning host coupled to a communications bus | |
| US20180129624A1 (en) | Method and apparatus for handling outstanding interconnect transactions | |
| JP2002366451A (ja) | マルチプロセッサシステム | |
| JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
| JPH0693229B2 (ja) | デ−タ処理装置 | |
| US7120828B2 (en) | System and method for in-order queue draining | |
| JP4131263B2 (ja) | マルチノードシステム、ノード装置、ノード間クロスバスイッチ及び障害処理方法 | |
| JPH1153225A (ja) | 障害処理装置 | |
| JP6256087B2 (ja) | ダンプシステムおよびダンプ処理方法 | |
| JPH10320348A (ja) | キャッシュ・ストリーミングを可能にするための方法および装置 | |
| JP2550708B2 (ja) | デバッグ方式 | |
| JP2000311155A (ja) | マルチプロセッサシステム及び電子機器 | |
| JPH05216855A (ja) | マルチｃｐｕ制御方式 | |
| JPH05224964A (ja) | バス異常通知方式 | |
| JPH0822441A (ja) | 情報処理装置およびその通信エラー検出方法 | |
| JP2007004364A (ja) | デバッグシステム、デバッグ方法およびプログラム | |
| KR20000041926A (ko) | 아이피씨 시스템에서 특정 프로세서에 대한 재시동장치 및방법 | |
| FI107207B (fi) | Menetelmä, järjestelmä ja laite viallisen yksikön tunnistamiseksi | |
| JPH0895930A (ja) | マルチプロセッサ方式 |