JPS59153222A - 信号制御方式 - Google Patents
信号制御方式Info
- Publication number
- JPS59153222A JPS59153222A JP58026854A JP2685483A JPS59153222A JP S59153222 A JPS59153222 A JP S59153222A JP 58026854 A JP58026854 A JP 58026854A JP 2685483 A JP2685483 A JP 2685483A JP S59153222 A JPS59153222 A JP S59153222A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- devices
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract description 5
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 230000005856 abnormality Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数の装置金有するシステムにおいて、装置の
電源電圧異常を他の装置に報知い装置間の誤動作を防止
する装置間の信号制御方式に関する。
電源電圧異常を他の装置に報知い装置間の誤動作を防止
する装置間の信号制御方式に関する。
従来、複数の装置間を信号線で互いに接続し、制御を行
なっているが、それらのうちの装置の１つに電源電圧異
常が発生し、該装置が暴走をした場合や接続された信号
の誤動作が発生した場合に他の接続されている装置全て
に影響を及ばず事があった。
なっているが、それらのうちの装置の１つに電源電圧異
常が発生し、該装置が暴走をした場合や接続された信号
の誤動作が発生した場合に他の接続されている装置全て
に影響を及ばず事があった。
また電源電圧異常が発生した装置よシ共通リセット信号
線等を用いて全装置を初期状態より動作させる方法がと
られることが多かった。しがし前述の全装置を初期状態
より動作させる方法ではたとえば実際には動作していな
い装置の異常時、または異常発生後に異常発生前の状態
に復帰可能な装置等が電源電圧異常となった場合でも接
続している全システムを停止させ再び初期状態Ｊ：クス
タートさせることになり、ムダが非常に多かった、本発
明は上述の点に鑑みなされたものであり、ある装置の電
源電圧が安定動作範囲を外れた場合に他の接続装置にそ
のことを報知し、他装置の誤動作を防止することにより
処理効率低下を最少限に抑える信号制御方式を提案する
ことを目的とする。
線等を用いて全装置を初期状態より動作させる方法がと
られることが多かった。しがし前述の全装置を初期状態
より動作させる方法ではたとえば実際には動作していな
い装置の異常時、または異常発生後に異常発生前の状態
に復帰可能な装置等が電源電圧異常となった場合でも接
続している全システムを停止させ再び初期状態Ｊ：クス
タートさせることになり、ムダが非常に多かった、本発
明は上述の点に鑑みなされたものであり、ある装置の電
源電圧が安定動作範囲を外れた場合に他の接続装置にそ
のことを報知し、他装置の誤動作を防止することにより
処理効率低下を最少限に抑える信号制御方式を提案する
ことを目的とする。
以下図面を参照して本発明の一実施例について説明する
。
。
第１図に電源電圧異常を検知する電源異常検知部（以下
検知部とする）の機構図を、第２図に検知部の制御タイ
ミング図を示す。第１図の検知部２の電源電圧Ｖｃｃは
分圧用抵抗Ｒ３及びＲ４により分圧され、この分圧され
た電圧値と、（電源電圧Ｖｃｃ） （７’ｎとえはツ
ェナーダイオードなどの足電圧源１０の定電圧値）の電
圧とが、比較器１１により比較され、比較結果によシ比
較器１１の出力と抵抗Ｒ５を介して接続されているトラ
ンジスタＴ几１及び抵抗）Ｌ６＝ｉ介して接続されてい
るトランジスタＴＲ２がオン、オフされる。
検知部とする）の機構図を、第２図に検知部の制御タイ
ミング図を示す。第１図の検知部２の電源電圧Ｖｃｃは
分圧用抵抗Ｒ３及びＲ４により分圧され、この分圧され
た電圧値と、（電源電圧Ｖｃｃ） （７’ｎとえはツ
ェナーダイオードなどの足電圧源１０の定電圧値）の電
圧とが、比較器１１により比較され、比較結果によシ比
較器１１の出力と抵抗Ｒ５を介して接続されているトラ
ンジスタＴ几１及び抵抗）Ｌ６＝ｉ介して接続されてい
るトランジスタＴＲ２がオン、オフされる。
前記検知部２の出力０ＵＴｌは第３図の様に信号線１５
を介して他の装置に送出される。この出力０ＵＴ１ｉ各
装置円に設けられた各検知部と共通に接続されておｐｌ
この共通出力線１５の信号を検知し、各装置はウェイト
又はインクラシト処理による入力信号の一時無効処理等
を行なう。
を介して他の装置に送出される。この出力０ＵＴ１ｉ各
装置円に設けられた各検知部と共通に接続されておｐｌ
この共通出力線１５の信号を検知し、各装置はウェイト
又はインクラシト処理による入力信号の一時無効処理等
を行なう。
ｉ欠目装置の電源は圧が異常の場合は自装置内蔵の検知
部の他の出力（ＪＬＩＴ２に用いて初期状態よりのスタ
ート又は該出力ＯＵＴ ２出力以前の状態よりの動作を
開始する。この自装置にて０ＵＴ２信号を使用する場合
でリセット信号に変える場合の回路例を第４図に示す。
部の他の出力（ＪＬＩＴ２に用いて初期状態よりのスタ
ート又は該出力ＯＵＴ ２出力以前の状態よりの動作を
開始する。この自装置にて０ＵＴ２信号を使用する場合
でリセット信号に変える場合の回路例を第４図に示す。
リセット信号２１は検出部検出中は出力されるため第５
図に示す如く電源電圧がＶＳＨ値以下になると電源電圧
がＶＳＨ値に達してから抵抗几８及びコンデンサＣ１に
よる時定数分だけ出力される。
図に示す如く電源電圧がＶＳＨ値以下になると電源電圧
がＶＳＨ値に達してから抵抗几８及びコンデンサＣ１に
よる時定数分だけ出力される。
制御をマイクロプロセッサ又はプロセッサを用いて行な
っている装置においては０ＵＴＩ信号をプロセッサのウ
ェイト要求信号として利用することにより装置の処理効
率の低下全最少限とすることができる。この接続例を第
６図に示す。第６図でハマイクロコンピュータを使用し
ｍ例が示されている。この様に自装置の電源電圧異常時
には装置を初期状態よりのスタート、他装置の電源電圧
異常時は外部処理の一時停止を行なうことにより処理の
中断及び停止を最少限に押え、かつ誤動作のないシステ
ムが実現する。
っている装置においては０ＵＴＩ信号をプロセッサのウ
ェイト要求信号として利用することにより装置の処理効
率の低下全最少限とすることができる。この接続例を第
６図に示す。第６図でハマイクロコンピュータを使用し
ｍ例が示されている。この様に自装置の電源電圧異常時
には装置を初期状態よりのスタート、他装置の電源電圧
異常時は外部処理の一時停止を行なうことにより処理の
中断及び停止を最少限に押え、かつ誤動作のないシステ
ムが実現する。
！た共通出力線１５よジの信号全利用して他装置よりの
信号入力用レシーバ回路の信号入力を無効としても同様
の効果が得られる。これはレシーバ回路出力を論理値゛
０”出、力とする様制御する方式であればよい。
信号入力用レシーバ回路の信号入力を無効としても同様
の効果が得られる。これはレシーバ回路出力を論理値゛
０”出、力とする様制御する方式であればよい。
以上説明したように本発明により、ある装置の電源電圧
異常が発生しても他装置にその影響を与えず、しかも各
装置の処理の中断等を最少に抑える信号制御方式が実現
した。
異常が発生しても他装置にその影響を与えず、しかも各
装置の処理の中断等を最少に抑える信号制御方式が実現
した。
第１図は電源異常検知部の回路図、第２図は検知部の動
作を示す制御タイミング図、第３図は本芙施例の機能金
偏えたシステム構成別図、第４図はリセット信号発生回
路図、第５図はリセット信号発生回路のタイミングチャ
ート、第６図は異常信号接続別図である。 図において、２・・・検知部、１０・・・定電圧源、１
２〜１４・・・処理装置、１５・・・電源電圧異常信号
線、２２・・・マイクロコンピュータである。 ｆ″ 特 許 出 願 人 株式会社 日本チクナート（他
２名）第３図 第４図 ′＠５図 すｔｙｌ−１
作を示す制御タイミング図、第３図は本芙施例の機能金
偏えたシステム構成別図、第４図はリセット信号発生回
路図、第５図はリセット信号発生回路のタイミングチャ
ート、第６図は異常信号接続別図である。 図において、２・・・検知部、１０・・・定電圧源、１
２〜１４・・・処理装置、１５・・・電源電圧異常信号
線、２２・・・マイクロコンピュータである。 ｆ″ 特 許 出 願 人 株式会社 日本チクナート（他
２名）第３図 第４図 ′＠５図 すｔｙｌ−１
Claims (1)
- 【特許請求の範囲】 １ 電源を異にする少なくとも２つの装置間が信号線を
介して接続されているシステムにおいて、装置の電源電
圧が正常動作範囲外になったことを検知する検知手段を
備え、該検知手段の作動信号を信号線を介して他の接続
されている装置に報知することを特徴とする信号制御方
式。 ２ 検知手段の作動は装置に使用している構成要素の正
常安定動作範囲外とすることを特徴とする特許請求の範
囲第１項記載の信号制御方式。 ３ 検知手段の作動報知信号発生中に装置をウェイト状
態に保つことを特徴とする特許請求の範囲第１項又は第
２項記載の信号制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026854A JPS59153222A (ja) | 1983-02-19 | 1983-02-19 | 信号制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026854A JPS59153222A (ja) | 1983-02-19 | 1983-02-19 | 信号制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59153222A true JPS59153222A (ja) | 1984-09-01 |
Family
ID=12204857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58026854A Pending JPS59153222A (ja) | 1983-02-19 | 1983-02-19 | 信号制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59153222A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6711692B1 (en) | 2000-01-04 | 2004-03-23 | Renesas Technology Corp. | Data processing unit including central unit and peripheral unit driven by separate power supplies |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799055A (en) * | 1980-12-11 | 1982-06-19 | Toshiba Corp | Information exchange system |
| JPS57152025A (en) * | 1981-03-13 | 1982-09-20 | Nippon Denso Co Ltd | Safety device for computer |
| JPS5827218A (ja) * | 1981-08-10 | 1983-02-17 | Nec Corp | 論理装置の電源確定信号発生回路 |
-
1983
- 1983-02-19 JP JP58026854A patent/JPS59153222A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799055A (en) * | 1980-12-11 | 1982-06-19 | Toshiba Corp | Information exchange system |
| JPS57152025A (en) * | 1981-03-13 | 1982-09-20 | Nippon Denso Co Ltd | Safety device for computer |
| JPS5827218A (ja) * | 1981-08-10 | 1983-02-17 | Nec Corp | 論理装置の電源確定信号発生回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6711692B1 (en) | 2000-01-04 | 2004-03-23 | Renesas Technology Corp. | Data processing unit including central unit and peripheral unit driven by separate power supplies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59153222A (ja) | 信号制御方式 | |
| EP0785508B1 (en) | Method of controlling data writing into on-board microcomputer | |
| JP3164360B2 (ja) | ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法 | |
| KR950008089B1 (ko) | 마이컴의 프로그램 폭주 처리방법 및 장치 | |
| JP4126849B2 (ja) | マルチｃｐｕシステムの監視方式 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPH0443436A (ja) | マイクロプロセッサを有する装置 | |
| JPH0143650Y2 (ja) | ||
| JP2542355Y2 (ja) | 動作監視装置 | |
| JPH05333963A (ja) | パワーオンリセット回路を備えた電子制御装置 | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JPS5875417A (ja) | 負荷駆動回路 | |
| JPS59117647A (ja) | マイクロコンピュータ誤動作防止方式 | |
| JPH01256480A (ja) | エレベータの制御装置 | |
| JPH07129278A (ja) | マルチプロセッサシステムのリセット制御回路 | |
| JP2554070Y2 (ja) | テレビジョンカメラ装置 | |
| JPH03142632A (ja) | 初期値決定装置 | |
| JPS58166269A (ja) | 調節計の電源異常対策回路 | |
| JP2614926B2 (ja) | 電源制御システム | |
| JPS61183746A (ja) | マイクロコンピユ−タシステム | |
| JP2749994B2 (ja) | 数値制御装置 | |
| KR0112449Y1 (ko) | 단말기의 에러 감시장치 | |
| JPS62214419A (ja) | 演算制御装置 | |
| JPH10124329A (ja) | 割込監視装置 | |
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 |