JPS59117647A - マイクロコンピュータ誤動作防止方式 - Google Patents
マイクロコンピュータ誤動作防止方式Info
- Publication number
- JPS59117647A JPS59117647A JP57226309A JP22630982A JPS59117647A JP S59117647 A JPS59117647 A JP S59117647A JP 57226309 A JP57226309 A JP 57226309A JP 22630982 A JP22630982 A JP 22630982A JP S59117647 A JPS59117647 A JP S59117647A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- counter
- signal
- reset
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータを用いたシステムのフェ
ールセーフを目的としり誤動作防止装置に関する。
ールセーフを目的としり誤動作防止装置に関する。
第１図は従来より用いられているフィクロコンピュータ
用初期設定回路例、第２図はシステムの誤動作防止装置
のブロック図である。第１図の初期設定回路は抵抗、コ
ンデンサ等のディスクリート素子により構成されており
重湯投入時の初期設定（パワー・オン・リセット）のみ
行なっている。
用初期設定回路例、第２図はシステムの誤動作防止装置
のブロック図である。第１図の初期設定回路は抵抗、コ
ンデンサ等のディスクリート素子により構成されており
重湯投入時の初期設定（パワー・オン・リセット）のみ
行なっている。
又、第２図の装置はオペアンプＩＯｉ含むディスクリー
ト素子により構成されており、マイクロコンピュータ一
定周期で出力される、プログラムラン信号（以下ｐ −
Ｒｕｎ信号と称する）ｖｃ−監視していて、マイクロコ
ンピュータが正常に動作しているか否かを判定する。上
記Ｐ −Ｒｕｎ信号が設定値より異常に大きい周期にな
った時、あるいけ直流信号とかりた時に、マイクロコン
ピュータが異常であると判定し、フェール・セーフの為
の信号を発生している。
ト素子により構成されており、マイクロコンピュータ一
定周期で出力される、プログラムラン信号（以下ｐ −
Ｒｕｎ信号と称する）ｖｃ−監視していて、マイクロコ
ンピュータが正常に動作しているか否かを判定する。上
記Ｐ −Ｒｕｎ信号が設定値より異常に大きい周期にな
った時、あるいけ直流信号とかりた時に、マイクロコン
ピュータが異常であると判定し、フェール・セーフの為
の信号を発生している。
しかしながら、第１図の回路によるパワー・オン・リセ
ット−のみではマイクロコンピュータの異常の検出およ
びフェール・セーフ１行なうことはできず、また、第２
図に示すような誤動作防止装置においても、 （１）抵抗、コンデンサの調整がむすかし７く、正常と
みなす動作範囲のばらつきが大きい。
ット−のみではマイクロコンピュータの異常の検出およ
びフェール・セーフ１行なうことはできず、また、第２
図に示すような誤動作防止装置においても、 （１）抵抗、コンデンサの調整がむすかし７く、正常と
みなす動作範囲のばらつきが大きい。
（ト） ｐ−Ｈｕｌｌ化号の周期が異常に小さくなる場
合、即ち周波数が異常に大きくなった場合、フェール・
セーフ動作をしない、 といった問題点がある。
合、即ち周波数が異常に大きくなった場合、フェール・
セーフ動作をしない、 といった問題点がある。
本発明は前記問題点を解決し、マイクロコンピータの膨
動作防止装置のデジタル化、異常検出精度の向上、信頼
性の向上金はかることを目的とする。
動作防止装置のデジタル化、異常検出精度の向上、信頼
性の向上金はかることを目的とする。
本発明は各マイクロコンピュータシステムに応じてあら
かじめ設定され次プログラムに従いマイクロコンピュー
タから一定周期で出力されるｐ −Ｒｕｎ信号をカウン
トし、カウントした値が所定の範囲内に入っていれば正
常と判定し、そうでない場合、即ち異常と判定した際に
は、マイクロコンピュータが正常な状態にもどるまでマ
イクロコンピュータへのリセット信号を発生し続けるこ
とを特徴とする。
かじめ設定され次プログラムに従いマイクロコンピュー
タから一定周期で出力されるｐ −Ｒｕｎ信号をカウン
トし、カウントした値が所定の範囲内に入っていれば正
常と判定し、そうでない場合、即ち異常と判定した際に
は、マイクロコンピュータが正常な状態にもどるまでマ
イクロコンピュータへのリセット信号を発生し続けるこ
とを特徴とする。
以下、本発明の一実施例を第３図に従って説明する。
１はクロック発生部であシ、ここから発生されるクロッ
クに基づきカウンタ３１におけるサンプリング時間（カ
ウンタ３１がｐ−Ｒｕｎ信号をカウントする時間）、お
よびホールド回路３２によるホールド時間（カウンタ３
１がカウントしり値全保持しておく時間）？設定する。
クに基づきカウンタ３１におけるサンプリング時間（カ
ウンタ３１がｐ−Ｒｕｎ信号をカウントする時間）、お
よびホールド回路３２によるホールド時間（カウンタ３
１がカウントしり値全保持しておく時間）？設定する。
２はカウンタ部 。
セット信号発生部であり、上記クロックに同期してカウ
ンタ３１のリセット信号を発生する。３けカウンタ部で
あり、Ｐ−Ｒｕｎ信号の正常な状態の範囲を設定するこ
とにより、でイクロコンピュータの異常判別を次のよう
に行なっている。
ンタ３１のリセット信号を発生する。３けカウンタ部で
あり、Ｐ−Ｒｕｎ信号の正常な状態の範囲を設定するこ
とにより、でイクロコンピュータの異常判別を次のよう
に行なっている。
（＋） カウンタ３１のカウント値が予め設定された
上側の設定値を越えると、サンプリング時間内であって
もカラン）１−中止１２発振回路４を駆動する信号を出
力する。
上側の設定値を越えると、サンプリング時間内であって
もカラン）１−中止１２発振回路４を駆動する信号を出
力する。
（：１） カウンタ３１のカウント値がサンプリング
時間内に下側の設定値に達しない場合、発振回路４を駆
動する信号音出力する。
時間内に下側の設定値に達しない場合、発振回路４を駆
動する信号音出力する。
ホールド回路３２は、サンプリング時間内のカウンタ出
力の変化が発振器４へ伝わらぬよう設けられたものであ
る。
力の変化が発振器４へ伝わらぬよう設けられたものであ
る。
発振回路４は、マイクロコンピュータが異常の時にのみ
発振動作され、正常な状態に戻るまでその発振周波数に
対応した周期のリセット信号Ｖ−イクロコンヒュータに
灼して出し続ける。
発振動作され、正常な状態に戻るまでその発振周波数に
対応した周期のリセット信号Ｖ−イクロコンヒュータに
灼して出し続ける。
次に、本発明のより具体的々実施例を第４図に従って駿
明する。１は発振器１１と、分局器としてのカウンタ１
２とからなるクロック発生部である。カウンタ１２けカ
ウンタ３１のサンプリング時間と、ホールド回路たるＤ
フリップフロップ３２のホールド時間をつくっている。
明する。１は発振器１１と、分局器としてのカウンタ１
２とからなるクロック発生部である。カウンタ１２けカ
ウンタ３１のサンプリング時間と、ホールド回路たるＤ
フリップフロップ３２のホールド時間をつくっている。
ここで、発振器１１を使う代わりに外部のクロックを入
力可能とし、カウンタ１２をプログラマブルにすればさ
らに汎用性を増すことができる。２け論理ゲートにより
構成されたカウンタ・リセット信号発生回路であ妙、カ
ウンタ１２の出力に基づいてカウンタ３１のリセット信
号音つくりだしている。３けプログラマブル拳カウンタ
３１、周辺の論明路およびＤフリップ・フロップ３２と
で構成されたカウンタ部で、このカウンタ部３けプログ
ラマブル・カランｉ３１の出力に基づいて周辺の論理回
路で、マイクロコンビエータの正常／異常を判定し。
力可能とし、カウンタ１２をプログラマブルにすればさ
らに汎用性を増すことができる。２け論理ゲートにより
構成されたカウンタ・リセット信号発生回路であ妙、カ
ウンタ１２の出力に基づいてカウンタ３１のリセット信
号音つくりだしている。３けプログラマブル拳カウンタ
３１、周辺の論明路およびＤフリップ・フロップ３２と
で構成されたカウンタ部で、このカウンタ部３けプログ
ラマブル・カランｉ３１の出力に基づいて周辺の論理回
路で、マイクロコンビエータの正常／異常を判定し。
ている。
Ｄ−フリップ−フロップ３２は、カウンタ３１の出力が
サンプリング時間内に発振器４に伝わって誤動作するこ
とを防止する。発振器４はカウンタ部３の出力によって
その発振動作が制御される。
サンプリング時間内に発振器４に伝わって誤動作するこ
とを防止する。発振器４はカウンタ部３の出力によって
その発振動作が制御される。
発振器４はマイクロコンピュータの異常時のみ正常な状
態に戻るまで発振する。発振器４の出力は、リセット信
号としてゲートＧ６及びインバータエＶ等？ｒ−弁して
図示しない１イクロコンピユータに供給される。初期値
設定回路５は電源投入時に本実施例の回路が誤動作する
ことを防止するために本用いられる。第５図に第４図の
実施例のタイムチャートヶ示す。
態に戻るまで発振する。発振器４の出力は、リセット信
号としてゲートＧ６及びインバータエＶ等？ｒ−弁して
図示しない１イクロコンピユータに供給される。初期値
設定回路５は電源投入時に本実施例の回路が誤動作する
ことを防止するために本用いられる。第５図に第４図の
実施例のタイムチャートヶ示す。
時刻ｔｏにおいて、図示し、ない電源回路に第５図（ａ
）のようなパワーオン制御信号が供給されると、これに
応じて第４図図示の回路及びマイクロコンピュータに電
源電圧が供給される。パワーオンとともに初期値設定回
路５から第５図ｇのようなリセット信号が出力され、こ
れによって第４図のカウンタ１２．３１がリセットされ
る。このリセット信号Ｆｉま友ゲー）Ｇ６及びインバー
タエＶ等を介して図示しないマイクロコンピュータのリ
セット端子に供給される。
）のようなパワーオン制御信号が供給されると、これに
応じて第４図図示の回路及びマイクロコンピュータに電
源電圧が供給される。パワーオンとともに初期値設定回
路５から第５図ｇのようなリセット信号が出力され、こ
れによって第４図のカウンタ１２．３１がリセットされ
る。このリセット信号Ｆｉま友ゲー）Ｇ６及びインバー
タエＶ等を介して図示しないマイクロコンピュータのリ
セット端子に供給される。
時刻ｔ１において、リセット信号がロウレベルにされる
と、カウンタ１２のリセットが解除される。これととも
に、図示しないマイクロコンピュータの所定のプログラ
ムが実行され始める。
と、カウンタ１２のリセットが解除される。これととも
に、図示しないマイクロコンピュータの所定のプログラ
ムが実行され始める。
１イクロコンビー−からは、第４図の端子（ｈ）に、第
５図（ｈ）のようなＰ−Ｒｕｎ信号が供給され始める。
５図（ｈ）のようなＰ−Ｒｕｎ信号が供給され始める。
ゲートＧ、からカウンタ３１のカウントエネーブル端子
Ｏ］ｌ！に供給される信号は第５図（１）のようにハイ
レベルとなり、カウンタ３１けカウント動作可能となる
。
Ｏ］ｌ！に供給される信号は第５図（１）のようにハイ
レベルとなり、カウンタ３１けカウント動作可能となる
。
従って、カウンタ３１の出力Ｑ０〜Ｑ４けカウント入力
端子Ｃに供給されるＰ −Ｒｕｎ信号の数に対応した内
容に変化しはじめる。
端子Ｃに供給されるＰ −Ｒｕｎ信号の数に対応した内
容に変化しはじめる。
カウンタ３１の出力Ｑ１３がハイレベルになる前にカウ
ンタ１２の出力Ｑｎ＋、が第５図（ｅ）のようにロウレ
ベルになると、これに応じて、ゲートＧ。
ンタ１２の出力Ｑｎ＋、が第５図（ｅ）のようにロウレ
ベルになると、これに応じて、ゲートＧ。
の出力がロウレベルになシ、カウンタ３１の出力は第５
図（ｊ）〜Ｖ）のようにそのときにおけるカウント状態
を維持する。
図（ｊ）〜Ｖ）のようにそのときにおけるカウント状態
を維持する。
時刻ｔ３において、ゲートＧＩの出方が第５図（ｆ）の
ようにハイレベルにされると、これに応じてカウンタ３
１がリセットされる。
ようにハイレベルにされると、これに応じてカウンタ３
１がリセットされる。
図示の構成に従うと、Ｐ−Ｒｕｎ信号が適切な周期範囲
の周期ケ持っていれば、カウンタ３１の出力Ｑ、ｓ、Ｑ
、４がハイレベルになる前にカウンタ１２の出力Ｑｎ
＋ ＊がロウレベルになり、ゲートＧ３の出力すなわち
カウントエネーブル信号がロウレベルになる。従ってゲ
ー）Ｇ４けロウレベルを維持する。上記のようにＰ−Ｒ
ｕｎ信号が適切な周期を持っていれば、カウンタ３１の
出力Ｑ、ｌがハイレベルとなっているときにカウンタ１
２の出力Ｑｎ＋＊がロウレベルになる。従って、カウン
タ出力Ｑ鵞を反転データ入力端子りに受はカウンタ出力
Ｑｎ□をトリガ端子Ｔに受けるフリップフロップ３２の
出力Ｑはロウレベルを維持する。これに応じてゲートＧ
１１の出力がロウレベルを維持し、発振器４は動作しな
い。
の周期ケ持っていれば、カウンタ３１の出力Ｑ、ｓ、Ｑ
、４がハイレベルになる前にカウンタ１２の出力Ｑｎ
＋ ＊がロウレベルになり、ゲートＧ３の出力すなわち
カウントエネーブル信号がロウレベルになる。従ってゲ
ー）Ｇ４けロウレベルを維持する。上記のようにＰ−Ｒ
ｕｎ信号が適切な周期を持っていれば、カウンタ３１の
出力Ｑ、ｌがハイレベルとなっているときにカウンタ１
２の出力Ｑｎ＋＊がロウレベルになる。従って、カウン
タ出力Ｑ鵞を反転データ入力端子りに受はカウンタ出力
Ｑｎ□をトリガ端子Ｔに受けるフリップフロップ３２の
出力Ｑはロウレベルを維持する。これに応じてゲートＧ
１１の出力がロウレベルを維持し、発振器４は動作しな
い。
Ｐ−Ｒｕｎ信号が所望する最小周期よりも短い周期とさ
れてしまっている場合、カウンタ３１の出力Ｑ３け、カ
ウンタ１２の出力Ｑ。＋、がハイレベルにされている期
間においてハイレベルとなる。
れてしまっている場合、カウンタ３１の出力Ｑ３け、カ
ウンタ１２の出力Ｑ。＋、がハイレベルにされている期
間においてハイレベルとなる。
これに応じてゲートＧ３の出力（カウントエネイブル信
号）がロウレベルになり、カウンタ３１の出力Ｑ、けハ
イレベルを維持するようになる。上記出力Ｑ３は、ゲー
）Ｇ４及びＧ５Ｔ１７弁して発振器４に供給される。そ
の結果、発振器４が動作状態にされ、マイクロコンピュ
ータがリセットされる。
号）がロウレベルになり、カウンタ３１の出力Ｑ、けハ
イレベルを維持するようになる。上記出力Ｑ３は、ゲー
）Ｇ４及びＧ５Ｔ１７弁して発振器４に供給される。そ
の結果、発振器４が動作状態にされ、マイクロコンピュ
ータがリセットされる。
Ｐ−Ｒｕｎ信号が所望する最大周期よりも長い周期を持
つ場合、カウンタ３１の出力Ｑ２け、カウンタ１２の出
力Ｑｎ＋ｓがロウ１／ペルにされるタイミングにおいて
もまたハイレベルにされないことになる。その結果、出
力” ｎ ＋ ＊の立下りエツジでデータ信号？ｒをり
込むフリップフロップ３２の出力Ｑけハイレベルになる
。この出力ＱけケートＧｓ ？介して発振器４に供給さ
れる。これに応じて発振器４が動作され、前記と同様に
マイクロコンピュータにリセットがかかる。
つ場合、カウンタ３１の出力Ｑ２け、カウンタ１２の出
力Ｑｎ＋ｓがロウ１／ペルにされるタイミングにおいて
もまたハイレベルにされないことになる。その結果、出
力” ｎ ＋ ＊の立下りエツジでデータ信号？ｒをり
込むフリップフロップ３２の出力Ｑけハイレベルになる
。この出力ＱけケートＧｓ ？介して発振器４に供給さ
れる。これに応じて発振器４が動作され、前記と同様に
マイクロコンピュータにリセットがかかる。
以上のように、第４図のような回路であれば、Ｐ−Ｒｕ
ｆｉ信号の胸期が異常に短かい場合と異常に長い場合の
いずれの場合でも、すなわちプログラム実行のどのよう
な異常がある場合でも、フィクロコンピュータに、その
動作を正常に復帰させるためのリセットをかけることが
できるようになる。
ｆｉ信号の胸期が異常に短かい場合と異常に長い場合の
いずれの場合でも、すなわちプログラム実行のどのよう
な異常がある場合でも、フィクロコンピュータに、その
動作を正常に復帰させるためのリセットをかけることが
できるようになる。
本発明に係る上記実施例の回路では、Ｐ−Ｒｕｎ信号の
周波数が異常に小さく）ったとき、および異常に大きく
なったとき、さらにＰ−Ｒｕｎ信号が直流信号にかった
ときに発振器４からリセット信号が発生されてマイクロ
コンビエータに供給されるため従来以上にシステムの信
頼性が向上される。
周波数が異常に小さく）ったとき、および異常に大きく
なったとき、さらにＰ−Ｒｕｎ信号が直流信号にかった
ときに発振器４からリセット信号が発生されてマイクロ
コンビエータに供給されるため従来以上にシステムの信
頼性が向上される。
又、マイコンシステムの異常、暴走等により制御機器等
の異常あるいは制御不能といった事態に陥るのを防止す
ることができる。本発明はシステム内に組み込み可能で
あり、実用性も高い。
の異常あるいは制御不能といった事態に陥るのを防止す
ることができる。本発明はシステム内に組み込み可能で
あり、実用性も高い。
さらに、本発明装置を集積回路化することによりいっそ
う信頼性、実用性の向上がはかれる。
う信頼性、実用性の向上がはかれる。
第１図は従来より用いられている初期値設定の為のパワ
ーオンａ ＩＪ上セツト路の一例を示す回路図、 第２図は静動作防止装置とマイクロコンピュータの接続
金泥す構成図、 第３図および第４図は本発明の実施例１示すブロック構
成図、 第５図は第４図の実施例のタイムチャートである。 、′４ 代理人 弁理士 薄 １）利 町、′、；（−一
ーオンａ ＩＪ上セツト路の一例を示す回路図、 第２図は静動作防止装置とマイクロコンピュータの接続
金泥す構成図、 第３図および第４図は本発明の実施例１示すブロック構
成図、 第５図は第４図の実施例のタイムチャートである。 、′４ 代理人 弁理士 薄 １）利 町、′、；（−一
Claims (2)
- （１）フィクロコンピュータを用いたシステムにおいて
、市瀘投入時にマイクロコンピュータの初期設定に行な
う為のパワー・オン・リセット信号と、電源投入後マイ
クロコンピュータから出力される一定周期のプログラム
・ラン信号？デジタル的に処理［７、マイクロコンピュ
ータの異憾を検出してマイクロコンピュータにリセット
をかけ、誤動作を最小限におさえる為の信号を発生する
ようにされてなること全特徴とする１イクロコンピユ一
タ用談動作防止装置。 - （２）マイクロコンピュータの異常の検出および誤動作
防止の為に、プログラム・ラン信号全カウントするカウ
ンタと、該カウンタがカウントを行なうサンプリング時
間およびカウント値？保持しておくホールド時間の基醜
となるクロックを発生するクロック発生回路と、該クロ
ック発生回路からのクロックに基づいて上記カウンタを
リセットスる信号をつくりだすリセット信号発生回路と
、マイクロコンピュータの異常全検出した際マイクロコ
ンピュータが正常な状態に戻るまでリセット信号を発生
し続ける発振器とを少なくとも有すること？特徴とする
特許請求の範囲第１項記載のマイクロコンピュータ用駆
動作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226309A JPS59117647A (ja) | 1982-12-24 | 1982-12-24 | マイクロコンピュータ誤動作防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226309A JPS59117647A (ja) | 1982-12-24 | 1982-12-24 | マイクロコンピュータ誤動作防止方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59117647A true JPS59117647A (ja) | 1984-07-07 |
| JPH0320775B2 JPH0320775B2 (ja) | 1991-03-20 |
Family
ID=16843179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57226309A Granted JPS59117647A (ja) | 1982-12-24 | 1982-12-24 | マイクロコンピュータ誤動作防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62206686A (ja) * | 1986-03-07 | 1987-09-11 | Nec Corp | バ−コ−ドリ−ダ |
| JPS62256051A (ja) * | 1986-04-30 | 1987-11-07 | Nec Corp | Ｃｐｕ正常動作監視回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688546A (en) * | 1979-11-15 | 1981-07-18 | Wabco Fahrzeugbremsen Gmbh | Function monitor for programmable electronic switching circuit |
| JPS576944A (en) * | 1980-06-13 | 1982-01-13 | Mitsubishi Electric Corp | Fault detecting device |
-
1982
- 1982-12-24 JP JP57226309A patent/JPS59117647A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688546A (en) * | 1979-11-15 | 1981-07-18 | Wabco Fahrzeugbremsen Gmbh | Function monitor for programmable electronic switching circuit |
| JPS576944A (en) * | 1980-06-13 | 1982-01-13 | Mitsubishi Electric Corp | Fault detecting device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62206686A (ja) * | 1986-03-07 | 1987-09-11 | Nec Corp | バ−コ−ドリ−ダ |
| JPS62256051A (ja) * | 1986-04-30 | 1987-11-07 | Nec Corp | Ｃｐｕ正常動作監視回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320775B2 (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816776A (en) | Integrated circuit configuration and method for monitoring a co-integrated oscillator | |
| US4748587A (en) | Device for improving detection of unoperational states in non-attended driven processor | |
| JPS59117647A (ja) | マイクロコンピュータ誤動作防止方式 | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| JP2001227493A (ja) | ファン制御回路 | |
| JPH0792793B2 (ja) | マイクロコンピユ−タ | |
| JPS6225794Y2 (ja) | ||
| JPS622685Y2 (ja) | ||
| JPH01256480A (ja) | エレベータの制御装置 | |
| JPH03142632A (ja) | 初期値決定装置 | |
| JPH04171516A (ja) | リセット回路 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPH0395636A (ja) | フェイルセーフ回路の診断方式 | |
| JPS60138625A (ja) | Ｃｐｕリセツト回路 | |
| JP2826883B2 (ja) | 信号の時間間隔監視装置 | |
| JPS59146354A (ja) | マイクロプロセツサの暴走停止装置 | |
| JPH0755658B2 (ja) | 時素リレー | |
| JPS61255445A (ja) | Ｃｐｕ監視回路 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| RU1797122C (ru) | Устройство дл перезапуска и контрол электропитани микроЭВМ | |
| JPH0215320A (ja) | 時計機構制御方式 | |
| JPH0736161B2 (ja) | Ｃｐｕの異常検出装置 | |
| JPS59153222A (ja) | 信号制御方式 | |
| KR0155045B1 (ko) | 무인경비시스템의 워치독 타이머 구현 방법 | |
| JPS60100235A (ja) | 自己診断回路 |