JPS59146354A - マイクロプロセツサの暴走停止装置 - Google Patents
マイクロプロセツサの暴走停止装置Info
- Publication number
- JPS59146354A JPS59146354A JP58019990A JP1999083A JPS59146354A JP S59146354 A JPS59146354 A JP S59146354A JP 58019990 A JP58019990 A JP 58019990A JP 1999083 A JP1999083 A JP 1999083A JP S59146354 A JPS59146354 A JP S59146354A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- reset
- output
- counter
- runaway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロプロセッサが暴走を起した時に自動
的にその動作を停止させるマイクロプロセッサの暴走停
止装置に関するものである。
的にその動作を停止させるマイクロプロセッサの暴走停
止装置に関するものである。
従来例の構成とその問題点
従来、マイクロプロセッサを用いたシステムにおいてマ
イクロプロセッサの障害を検出したときは、警報を出力
し、使用者がリセットボタンを押すまで、暴走を続行さ
せていた。このため周辺機器が余分な動作を続行したり
、あるいは消費電流を増大させたりする問題点かあった
６、発明の目的 本発明はこの欠点を除去し、マイクロプロセッサの暴走
を検出すると、マイクロプロセッサやその周辺回路をリ
セット状態に保持し、それらの動作を自動的に停止させ
るようにした暴走停止装置を提供することを目的とする
ものである。
イクロプロセッサの障害を検出したときは、警報を出力
し、使用者がリセットボタンを押すまで、暴走を続行さ
せていた。このため周辺機器が余分な動作を続行したり
、あるいは消費電流を増大させたりする問題点かあった
６、発明の目的 本発明はこの欠点を除去し、マイクロプロセッサの暴走
を検出すると、マイクロプロセッサやその周辺回路をリ
セット状態に保持し、それらの動作を自動的に停止させ
るようにした暴走停止装置を提供することを目的とする
ものである。
発明の構成
本発明は上記目的を達成するために、ウオッチドックタ
イマ−（監視タイマ）機能を備えだマイクロプロセッサ
系と、そのスタート信号によシクロンクパルスを入力し
て、前記ウォッチドッグタイマーのクリア出力をカウン
ト入力とするカウンターと、暴走によって」二記クリア
出力が一定時間出力されない時に前記カウンターによυ
リセノ１−ハルヌヲ発生させ、これによυマイクロプロ
セッサー系を停止させるように構成したものである。
イマ−（監視タイマ）機能を備えだマイクロプロセッサ
系と、そのスタート信号によシクロンクパルスを入力し
て、前記ウォッチドッグタイマーのクリア出力をカウン
ト入力とするカウンターと、暴走によって」二記クリア
出力が一定時間出力されない時に前記カウンターによυ
リセノ１−ハルヌヲ発生させ、これによυマイクロプロ
セッサー系を停止させるように構成したものである。
実施例の説明
以下本発明をその実施例により図面と共に説明する。第
１図において、１はマイクロプロセッサー及び周辺回路
により成り通常のマイクロプロセッサ機能の他にソフト
タイマーとハードによりウォッチＦ ツクタイマー（ｗ
ｎ）機能を設すタ７５イクロフ゛ロセッザで、ａはその
りｇｆｆツク（ＰＵＣＬＯＣＫ）入力、ｂはウォッチド
ッグタイマークリア（ＷＤ ＣＬＥＡＦｆ）出ツバ Ｃ
はウオッチドックタイマ−スター１− （ＷＤ ５ＴＲ
Ｔ）出力、 ｄはそのり士ツ１−（Ｒ３ＥＴ）人力であ
る。２はクロック用のパルス発振器、３はリセットパル
ス発生回路、４は第１のカウンター、５は第１のフリッ
プフロップ、ｓ ｉ、ｔ 第２のフリップフロップ、７
はナンド等のゲート回路、８はノア等のゲート回路、９
は第２のカウンターである。なお上記の各回路で、ＰＲ
はプリセラ１−１ＣＬＲはクリアー、ＣＪｄり１１ツク
、Ｑ、 Ｑは出力、Ｔはトリカーの各端子を表わして
いる。
１図において、１はマイクロプロセッサー及び周辺回路
により成り通常のマイクロプロセッサ機能の他にソフト
タイマーとハードによりウォッチＦ ツクタイマー（ｗ
ｎ）機能を設すタ７５イクロフ゛ロセッザで、ａはその
りｇｆｆツク（ＰＵＣＬＯＣＫ）入力、ｂはウォッチド
ッグタイマークリア（ＷＤ ＣＬＥＡＦｆ）出ツバ Ｃ
はウオッチドックタイマ−スター１− （ＷＤ ５ＴＲ
Ｔ）出力、 ｄはそのり士ツ１−（Ｒ３ＥＴ）人力であ
る。２はクロック用のパルス発振器、３はリセットパル
ス発生回路、４は第１のカウンター、５は第１のフリッ
プフロップ、ｓ ｉ、ｔ 第２のフリップフロップ、７
はナンド等のゲート回路、８はノア等のゲート回路、９
は第２のカウンターである。なお上記の各回路で、ＰＲ
はプリセラ１−１ＣＬＲはクリアー、ＣＪｄり１１ツク
、Ｑ、 Ｑは出力、Ｔはトリカーの各端子を表わして
いる。
次に動作を第２図と共に説明する。リセットパルス発生
回路３は電源がオンになるとりセツトバルスヲ発生し、
第１＋ 第２のフリップフロップ５Ｉ６をリセットシて
いる。クロックパルヌ発振器２は基本パルスを発生し、
これを第２のカウンター９で分周して、ゲート７の一方
の人力及びマイクロプロセッサ−糸１のクロックパルス
として出力している。マイクロプロセッサかスタートす
ると（イ）、ウォッチドッグクイマー機能が作動し、Ｗ
ＤＳＴＡＲＴ出力Ｃを出力しくＶｌ）、これを第１のフ
リップフロ、ノブ５はそのトリガー（Ｔ）端ｆに入力１
−７、ぞのＱ出力（Ｈｉｇｈレベル）を前記第２のカウ
ンター９のクロックパルスと共にデー１−７を介して第
１のカウンター４のクロックイア１号として、そのクロ
ック（ＣＫ）＠子に人力する。一方マイクロブロセノザ
１は内部にラフｌ−タイマ（図示せず）を備えていて、
例えば１秒経過毎に（ハ）ＷＤＣＬＥＡＲ出力すを出力
し←）、その後前記ソフ１−タイマを０秒にリセットシ
（ホ）、メインプログラノ、を実行１〜でいる（へ）。
回路３は電源がオンになるとりセツトバルスヲ発生し、
第１＋ 第２のフリップフロップ５Ｉ６をリセットシて
いる。クロックパルヌ発振器２は基本パルスを発生し、
これを第２のカウンター９で分周して、ゲート７の一方
の人力及びマイクロプロセッサ−糸１のクロックパルス
として出力している。マイクロプロセッサかスタートす
ると（イ）、ウォッチドッグクイマー機能が作動し、Ｗ
ＤＳＴＡＲＴ出力Ｃを出力しくＶｌ）、これを第１のフ
リップフロ、ノブ５はそのトリガー（Ｔ）端ｆに入力１
−７、ぞのＱ出力（Ｈｉｇｈレベル）を前記第２のカウ
ンター９のクロックパルスと共にデー１−７を介して第
１のカウンター４のクロックイア１号として、そのクロ
ック（ＣＫ）＠子に人力する。一方マイクロブロセノザ
１は内部にラフｌ−タイマ（図示せず）を備えていて、
例えば１秒経過毎に（ハ）ＷＤＣＬＥＡＲ出力すを出力
し←）、その後前記ソフ１−タイマを０秒にリセットシ
（ホ）、メインプログラノ、を実行１〜でいる（へ）。
このＷＤ ＣＬＥＡＲ出力は、第１のカウンター４のク
リア端子に入力され、これをリセラ１−シフている１、
ところが、マイクロプロセッサ１がヅ質［すると、）Ｖ
ｆｆ−チャートに治った動作をしなくなりこのため、Ｗ
Ｄ ＣＬＥＡＲ出力すが出力さＪＴず、従ってカウンタ
ー４かり七ソトさ九なくなり、この状態が例えは１３秒
継続すると、カウンタ−４はＬｏｗレベルからＨｉｇｈ
レベノ１２に転する、。
リア端子に入力され、これをリセラ１−シフている１、
ところが、マイクロプロセッサ１がヅ質［すると、）Ｖ
ｆｆ−チャートに治った動作をしなくなりこのため、Ｗ
Ｄ ＣＬＥＡＲ出力すが出力さＪＴず、従ってカウンタ
ー４かり七ソトさ九なくなり、この状態が例えは１３秒
継続すると、カウンタ−４はＬｏｗレベルからＨｉｇｈ
レベノ１２に転する、。
こ−１に１−９第２のフＩ）ツブノロノブ６０Ｔ入力が
セラ１され、１）ＩＪ記リすセラ−パルス発生［０１路
３の出力と」（にデー ト８を介して、マイクＶＩプ゛
ロ十ツ田−１のＲＥＳＥＴ端子ｄにリセッ１パルスか人
力さし、その動作を停（Ｉ−させる６、 ツｌｌ′！、３図は本発明の第２の実施例を１ミすもＱ
である５、第３図において、１０はアシド゛て：９のア
ート回路であり、飴の第１「に１と同様のｒＦ冒はｆｉ
ｉ＋し名称、同じ機能を備えている。、 上記構成において、マ、イクロプローｌ：ツー゛−１の
異常動作時に、フリップフロ・プロかセラ１−さ、ｔす
るところまでは第一１ ［７＋の場合と同様であるか、
との時フリノフリ■−Ｉツブ６の出力両がＬｏｗになる
こと合用いて、ゲート１０の出力をスｌ−ノブ゛させ、
マイクロプロセッサ１へ供給されるＰＵ ＣＬＯＣＫａ
を停（１，することによって、その動作を停［１−させ
ている。
セラ１され、１）ＩＪ記リすセラ−パルス発生［０１路
３の出力と」（にデー ト８を介して、マイクＶＩプ゛
ロ十ツ田−１のＲＥＳＥＴ端子ｄにリセッ１パルスか人
力さし、その動作を停（Ｉ−させる６、 ツｌｌ′！、３図は本発明の第２の実施例を１ミすもＱ
である５、第３図において、１０はアシド゛て：９のア
ート回路であり、飴の第１「に１と同様のｒＦ冒はｆｉ
ｉ＋し名称、同じ機能を備えている。、 上記構成において、マ、イクロプローｌ：ツー゛−１の
異常動作時に、フリップフロ・プロかセラ１−さ、ｔす
るところまでは第一１ ［７＋の場合と同様であるか、
との時フリノフリ■−Ｉツブ６の出力両がＬｏｗになる
こと合用いて、ゲート１０の出力をスｌ−ノブ゛させ、
マイクロプロセッサ１へ供給されるＰＵ ＣＬＯＣＫａ
を停（１，することによって、その動作を停［１−させ
ている。
発明の詳細
な説明し／こように本発明によれは、マイクロブＸ１セ
ツサのウオッチドックタイマ−機能によりカウンターを
作動させ、一定時間内にウオッチド−ツク出力が無い場
合に前記マイクロブＸ１セツサーを動作停止するよう（
（構成１−７でいるので、マイクロプロセッサが暴作し
ても、前記カウンターはその異常（・τ巻き込ｊ・れる
ことなく確実に暴ノ」−を停止１−させて第２次障害を
防ぐことか出来２、吐／とその構造もｉ’ｉ＋中である
ので、マイクｌＸ−７プロセノーリーを利１ｉｔｅ １
．−。
ツサのウオッチドックタイマ−機能によりカウンターを
作動させ、一定時間内にウオッチド−ツク出力が無い場
合に前記マイクロブＸ１セツサーを動作停止するよう（
（構成１−７でいるので、マイクロプロセッサが暴作し
ても、前記カウンターはその異常（・τ巻き込ｊ・れる
ことなく確実に暴ノ」−を停止１−させて第２次障害を
防ぐことか出来２、吐／とその構造もｉ’ｉ＋中である
ので、マイクｌＸ−７プロセノーリーを利１ｉｔｅ １
．−。
た小川（−ウ（の１ｌｉ（１仰系に応用するの（て膳し
でおり、その上業的ｌ１ｌｌＩ碩は人である。１ ４、ドｉ ｉｆ’＋＋の１ハｊ単な説明９′Ｌ１図は本
発明の一実施例におけるマ（，９Ｃｌプロセッーリの暴
走停止装置のブロック図、第２図はそのウオッチドック
タイマ一部分のフローチャーｌ・、第３図は他の実施例
のブロック図である３、１・・・・マイクロプロ十、ノ
サ、４・・・・・第１のカラ：７ ｐ −，５・・第１
のフリラフ３フロツプ、６・・・・・第２のフリソプフ
Ｖｆｆ 、、Ｊブ゛、７，８ ・・ゲ−１・。
でおり、その上業的ｌ１ｌｌＩ碩は人である。１ ４、ドｉ ｉｆ’＋＋の１ハｊ単な説明９′Ｌ１図は本
発明の一実施例におけるマ（，９Ｃｌプロセッーリの暴
走停止装置のブロック図、第２図はそのウオッチドック
タイマ一部分のフローチャーｌ・、第３図は他の実施例
のブロック図である３、１・・・・マイクロプロ十、ノ
サ、４・・・・・第１のカラ：７ ｐ −，５・・第１
のフリラフ３フロツプ、６・・・・・第２のフリソプフ
Ｖｆｆ 、、Ｊブ゛、７，８ ・・ゲ−１・。
代１Ｊ１１人の氏名 Ｊｔｅ埋土 中 尾 敏 男 ほ
か１ｆｔ第 １ 図 ′ ｎ ３ ？ 第２図 ｔ７】
か１ｆｔ第 １ 図 ′ ｎ ３ ？ 第２図 ｔ７】
Claims (1)
- ウォッチドッグタイマー機能を備えだマイクロプロセッ
サと、前記ウォッチドッグタイマーのスタート信号によ
りカウントを開始し、前記ウォッチドッグタイマーのク
リア出力をカウントするカウンターと、一定時間経過し
ても前記クリア出力がないどき、＋）ｉＪ記カウンター
によりリセノｉ ／’Ｆルスを発生させ、前記リセット
パルスによす前記マイクロプロセッサの動作を停止させ
る手段を設はテナルマイクロプロセノサの暴走停止装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019990A JPS59146354A (ja) | 1983-02-09 | 1983-02-09 | マイクロプロセツサの暴走停止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019990A JPS59146354A (ja) | 1983-02-09 | 1983-02-09 | マイクロプロセツサの暴走停止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59146354A true JPS59146354A (ja) | 1984-08-22 |
Family
ID=12014605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58019990A Pending JPS59146354A (ja) | 1983-02-09 | 1983-02-09 | マイクロプロセツサの暴走停止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59146354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5499381A (en) * | 1986-09-25 | 1996-03-12 | Canon Kabushiki Kaisha | Electronic apparatus with interchangeable peripheral device and a processor interrupt feature |
-
1983
- 1983-02-09 JP JP58019990A patent/JPS59146354A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5499381A (en) * | 1986-09-25 | 1996-03-12 | Canon Kabushiki Kaisha | Electronic apparatus with interchangeable peripheral device and a processor interrupt feature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157699A (en) | Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input | |
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| JPS59146354A (ja) | マイクロプロセツサの暴走停止装置 | |
| JPS59114601A (ja) | マイクロプロセツサを用いた装置の電源制御回路 | |
| JPS59146353A (ja) | マイクロプロセツサの故障検出装置 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPS61165143A (ja) | Ｃｐｕの誤動作防止方式 | |
| JPS59117647A (ja) | マイクロコンピュータ誤動作防止方式 | |
| JPS60153548A (ja) | Ｃｐｕの異常検出装置 | |
| JPH05173688A (ja) | キー入力装置 | |
| JPH0312723B2 (ja) | ||
| JPS5937880Y2 (ja) | 異常監視装置 | |
| JPS6135987Y2 (ja) | ||
| JPS6244391Y2 (ja) | ||
| JPH0150420B2 (ja) | ||
| JPS603654B2 (ja) | マイクロコンピユ−タのトラブル検出回路 | |
| JPH0755658B2 (ja) | 時素リレー | |
| JPS626262B2 (ja) | ||
| JPS59183446A (ja) | 制御装置の暴走検出方法 | |
| JPH0290284A (ja) | 情報処理装置 | |
| JPH05189271A (ja) | 中央処理装置の異常検知装置 | |
| JPS59108101A (ja) | パルス積算システムのバツクアツプシステム | |
| JPS5917643A (ja) | マイクロプロセツサにおけるプログラム暴走防止方式 | |
| JPS54127248A (en) | Arithmetic controller | |
| JPH01302439A (ja) | ウォッチドッグタイマ管理方式 |