JPS59114601A - マイクロプロセツサを用いた装置の電源制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はマイクロプロセッサが動作状態にちる時にお
いては、電源遮断スイッチが操作されても回路各部に電
源電圧が供給し続ける電源制御回路に係フ、特に前記マ
イクロプロセッサが暴走して電源がオフされない時に、
このマイクロプロセッサとは別に設けられる電源遮断回
路から電源遮断信号を出力させて電源をオフするように
したマイクロプロセッサを用いた装置の電源制御回路に
関する。

公衆電話などの電子機器に組込まれているマイクロプロ
セッサ（以下、ＣＰＵと略称する）は予め設定されたプ
ログラムに応じて装置各部を制御して、投入された硬貨
の種類判別、枚数判別および残り硬貨の払い出しなどを
行なうようになっている。そしてこの場合、送受話器を
フックに掛けると装置の動作が停止するようになってい
るが、残り硬貨の払い出しなどの最終動作が終了しない
うちは、ＣＰＵが電源電圧保持信号を出力し続けて装置
の電源が遮断されるのを防止し、動作途中で送受話器が
フックに掛は戻されても一連の動作が行ない得るように
なっている。

ところでこのような装置のＣＰＵは雷サージ等の外来雑
音によって誤動作してプログラム暴走を起し次時に、同
ＣＰＵから前記電源電圧保持信号が出力され続けて装置
の電源がオフされなくなってしまうことがある。

この発明は上記の点に鑑み、マイクロプロセッサがプロ
グラム暴走してこのマイクロプロセッサによる電源制御
が不能となった場合にも電源をオフすることができるマ
イクロプロセッサを用いた装置の電源制御回路を提供す
ることを目的としている。

そしてこの目的を達成するためにこの発明によるマイク
ロプロセッサを用いた電源制御回路は、電源遮断スイッ
チが操作された時に動作状態となって計時を開始し、こ
の時から所定期間が経過した時に第１の電源遮断信号を
発生する電源遮断遅延回路と、この電源遮断遅延回路の
出力およびマイクロプロセッサがプログラムに基づいて
出力する第２の電源遮断信号のうちの少なくともいずれ
か一方が出力された時に電源電圧の出力を停止する電源
回路とを具備したことを特徴としている。

以下、図、面に示す一実施例にしたがって〜の発明によ
る電源制御回路を説明する。

第１図はこの発明によるマイクロプロセッサを用いた電
源制御回路の一構成例を示す回路図である。この図にお
いて、１はこの装置の電源回路であり、この電源回路１
の電源入力端子１ａはプラグ１１を介して図示せぬ電源
に接続され、かつ第１の制御端子１ｂはフックスイッチ
２ａに接続されている。フックスイッチ２ａは送受話器
（図示略）がフックに掛けられた時に開状態となるもの
であり、送受話器をフックから外した時にフックスイッ
チ２ａが閉状態になって前記電源回路１が動作状態とな
り、端子１ｃから電源電圧十■を出力して回路各部に供
給する。

また、３はこの回路が設けられる装置を制御する中央処
理装置であり、この中央処理装置３はマイクロコンピュ
ータ、ＲＯＭ　（リードオンリーメモリ）　、ＲＡＭ　
（ランダムアクセスメモリ）、Ｉ１０ポート等から構成
されている。そしてこの中央処理装置３は予め設定され
ているプログラムおよび装置各部のセンサ出力に基づい
て各種の処理を行なっている時に端子３ａから電源保持
信号Ｓ４を出力すると共にアンドゲート４を介してこれ
を前記電源回路１の第２の制御端子１ｄに供給し、この
電源回路１の出力（電源電圧＋■）を保持させる。した
がって、中央処理装置３が動作中である時には、送受話
器をフックに掛けてフックスイッチ２ａを開状態にして
もこの中央処理装置３が動作を終了する１で電源回路１
は電源電圧十ｖを出力し続ける。

また、５は発振器であり、この発振器５の出力端子はカ
ウンタ６の入力端子６ａに接続されている。カウンタ６
はそのリセット端子６ｂにゝｏ〃信号が供給されている
時に前記発振器５の出力（クロック信号Ｓ１）を計数す
ると共に、この計数値が所定値以上となった時に出力を
発生するものであり、このカウンタ６のリセット端子６
ｂは抵抗７を介して前記電源回路１の端子１ｃに接続さ
れると共に、フックスイッチ２ｂを介して接地されてい
る。ここでこのフックスイッチ２ｂは前記フックスイッ
チ２ａと連動するものであり、前記フックスイッチ２ａ
が開状態になっている時にフックスイッチ２ｂが閉状態
に、また前記フックスイッチ２ａが閉状態になっている
時にはフックスイッチ２ｂが開状態になっている。した
がって送受話器をフックに掛ければ、フックスイッチ２
ｂが閉状態となってカウンタ６が計数動作を開始し、こ
の計数値が所定値以上となった時に、同力７ウンタ６の
出端子６ｃがら電源遮断信号ｓ２が出力され、これがイ
ンバータ８で返転されて前記アンドゲート４に供給され
、同アンドゲート４が閉状態になる。すなわち、この回
路においてはフックスイッチ２ｂ、発振器５〜インバー
タ８によって、前記電源回路１を強制的にオフさせる電
源遮断回路９が構成されている。

次に以上の構成になるこの実施例の動作を第２図に示す
波形図を参照しながら説明する。

まず、送受話器がフックから外される前においては、電
源回路１は電源電圧＋Ｖを出力してぃないから、回路各
部は非動作状態となっている。次に、例えば時刻１．に
おいて送受話器をフックから外すると、これに応じてフ
ックスイッチ２ｂが開状態になる（第２図（イ）参照）
と共に、同図（ロ）に示すようにフックスイッチ２ａが
閉状態になって電源回路１が動作を開始する。これによ
り、この電源回路１から第２図（ハ）に示す電源電圧子
Ｖが出力されて、中央処理装置３が動作を開始すると共
に、同図に）に示すように発振器５が動作を開始しクロ
ック信号Ｓ１を出力する。なおこの時においては、フッ
クスイッチ２ｂが開状態になってカウンタ６のリセット
端子６ｂにリセット信号（電圧は＋■）が供給されてい
るからカウンタ６は計数動作を行なっていな込。次いで
、送受話器がフックに掛けられると（時刻ｔ２）、これ
に応じてフックスイッチ２ｂが閉状態になってカウンタ
６に供給されていたリセット信号が解除され、同カウン
タ６がクロック信号Ｓ１の計数を開始する。またこの時
刻ｔ２において、フックスイッチ２ａが開状態になるが
、この場合中央処理袋＃３がまだ処理を実行してその端
子３ａから電源保持信号ｓ４（第２図（ホ）参照）を出
力し、かつ電源遮断回路９がアンドゲート４を開状態に
しているから電源回路１は電源電圧＋Ｖを出力し続ける
。そしてこの中央処理装置３が全ての処理を終了して電
源保持信号Ｓ４の出力を停止・した時（電源遮断信号Ｓ
５を出力した時）に電源回路１が動作を停止し、電源電
圧＋■の送出を停止する。次いで、時刻ｔ２から所定期
間が経過してカウンタ６がカウントアツプすると（時刻
ｔ３）、同カウンタ６から電源遮断信号ｓ２（第２図（
へ）参照）が出力され、これがインバータ８を介してア
ンドゲート４に供給される。これによシ、アンドゲート
４が閉状態になり、中央処理装置３が暴走して同図（ト
）に示すように電源保持信号Ｓ　４’を出力し続けた場
合においても同図（ト）に示すように電源回路１が強制
的に打される。

このようにこの回路においては、中央処理回路３の処理
終了時間より長い期間が経過した時に電源遮断回路９が
アンドゲート４を閉状態にして中央処理装置３からの電
源保持信号Ｓ　４’を遮断し、この電源保持信号Ｓ　４
’が電源回路１に供給されないようにしたので、外乱ノ
イズや不正操作などによって中央処理装置３が暴走し、
この中央処理装置３によって制御されるツレノド、モー
タ等力；付勢され続けて、プログラムによって設定され
ている電源保持信号が出力され続けても、電源遮断回路
９が出力する電源遮断信号Ｓ３により電源回路１を強制
的にオフ状態にすることができる。

また上述した実施例によって発振器５およびカウンタ６
によって計時回路を構成しているが、こ１７）　計時回
路は例えばフックスイッチ２ｂが閉状態になった時に作
動するモノステープルマルチノ（イブレータ等を用いて
構成することも勿論可能である。またこの場合、この計
時回路の出力に応じて中央処理装置３の出力の通過／遮
断を制御するゲートを他のゲート、例えば、排他的論理
和ゲート、ナントゲート、・・・・にすることは勿論で
ある。

以上説明したようにこの発明によるマイクロプロセッサ
を用いた装置の電源制御回路は、電源遮断スイッチが操
作された時に動作状態となって計時を開始し、この時か
ら所定期間が経過した時に第１の電源遮断信号を発生す
る電源遮断遅延回路と、この電源遮断遅延回路の出力お
よび前記マイクロプロセッサがプログラムに基づいて出
力する第２の電源遮断信号のうちの少なくともいずれか
一方が出力された時に電源電圧の出力を停止する電源回
路とを設けたので、マイクロプロセッサが暴走してこの
マイクロプロセッサによって制御される電源回路がオフ
状態にならなくなった場合においても、電源遮断回路か
らの電源遮断信号によって前記電源回路の出力を遮断す
ることができ、プログラムの暴走によつそマイクロプロ
セッサが停止不能となった場合においてもこのマイクロ
プロセッサをリセットして正常動作に復帰させることが
できる。

【図面の簡単な説明】

第１図はこの発明によるマイクロプロセッサを用いた装
置の電源制御回路の一実施例を示す回路図、第２図はこ
の１実施例を説明するための波形図である。 １・・・電源回路、２ａ、２ｂ・・・フックスイッチ（
電源遮断スイッチ）、３・・・マイクロプロセッサが設
けられている中央処理装置、４・・・アンドゲート、５
・・・発振器、６・・・カウンタ、８・・・インバータ
、９・・・電源遮断回路（電源遮断遅延回路）。 代理人弁理士　　　西　　村　　教　　元竿１図 第２図 （σ、）Ｓ４／ｓ５ ３、）ニー　　　　　　　　　　−］−一第１頁の続き ■出　願　人　日本電信電話公社 ■出　願　人　株式会社田村電機製作所東京都目黒区下
目黒２丁目２番 ３号

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサが動作中である時に電源遮断スイッ
   チが操作されても前記マイクロプロセッサが電源保持信
   号を出力して電源電圧を出力させ続ける電源回路におい
   て、前記電源遮断スイッチが操作された時に動作状態と
   なって計時を開始し、この時から所定期間が経過した時
   に第１の電源遮断信号を発生する電源遮断遅延回路と、
   この電源遮断遅延回路の出力および前記マイクロプロセ
   ッサがプログラムに基づいて出力する第２の電源遮断信
   号のうちの少なくともいずれか一方が出力された時に電
   源電圧の出力を停止する電源回路とを具備したことを特
   徴とするマイクロプロセッサを用いた装置の電源制御回
   路。