JPS5917643A - マイクロプロセツサにおけるプログラム暴走防止方式 - Google Patents
マイクロプロセツサにおけるプログラム暴走防止方式Info
- Publication number
- JPS5917643A JPS5917643A JP57126304A JP12630482A JPS5917643A JP S5917643 A JPS5917643 A JP S5917643A JP 57126304 A JP57126304 A JP 57126304A JP 12630482 A JP12630482 A JP 12630482A JP S5917643 A JPS5917643 A JP S5917643A
- Authority
- JP
- Japan
- Prior art keywords
- program
- signal
- microprocessor
- reset
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプロセッサにおいて、例等かの原因に
よりプログラムが正常シーケンスから逸脱して暴走した
場合に、これを正常シーケンスに復帰させるためのプロ
グラム暴走防止方式に関するものである。
よりプログラムが正常シーケンスから逸脱して暴走した
場合に、これを正常シーケンスに復帰させるためのプロ
グラム暴走防止方式に関するものである。
従来はマイクロプロセッサのプログラム暴走に隙して、
監視者がマイクロプロセッサの異常シーケンスを確認で
きた場合には、リセットスイッチ尋によりマイクロプロ
セッサを人為的にリセットさせて正常シーケンスに復帰
させることができる。併しながら監視者がプログラムの
暴走に気付かない場合には異常状態のま５放置せざるを
得ない状況であった。
監視者がマイクロプロセッサの異常シーケンスを確認で
きた場合には、リセットスイッチ尋によりマイクロプロ
セッサを人為的にリセットさせて正常シーケンスに復帰
させることができる。併しながら監視者がプログラムの
暴走に気付かない場合には異常状態のま５放置せざるを
得ない状況であった。
本発明はこのような欠点を教書するためプログラムの異
常シーケンスを検出して、プログラム暴走の特定時間後
に自動的に正常シーケンスに復帰させることを目的とす
るものである。
常シーケンスを検出して、プログラム暴走の特定時間後
に自動的に正常シーケンスに復帰させることを目的とす
るものである。
以下図面について詳細に説明する。
第１図は本発明の実施例を示す回路構成のブロック図で
、１はマイクロプロセッサ、２は微分回路、３はカウン
タ、４はクロックパルス発振器である。
、１はマイクロプロセッサ、２は微分回路、３はカウン
タ、４はクロックパルス発振器である。
マイクロプロセッサ１はプログラムによってプログラム
の正常シーケンス中にはＩ１０出力ボートＰ１から周期
ΔｔのＩ１０信号Ｓ１が出力されるように設けられ、こ
のＩ１０信号Ｓ１は微分回路２を経由してカウンタ３の
リセット端子ＲＳ ’ｆ”に入力される。一方クロック
パルス発振器４の出力はカウンタ６のクロック端子ＣＬ
Ｋに加えられて計数される。カウンタ６のオーバーフロ
ー出力はオーバーフロ一端子ＯｖＦからマイクロプロセ
ッサ１のリセット端子１（、Ｅ’１１こ入力する。又マ
イクロプロセッサ１はパワーオンリセット方式であって
、パワオンリセット１ｄ号ｐ、 ｏ、ＲＥ８Ｅ’ｒもリ
セット端子ＩＦｔＪｎｓｈ：’Ｉ’に入力する。
の正常シーケンス中にはＩ１０出力ボートＰ１から周期
ΔｔのＩ１０信号Ｓ１が出力されるように設けられ、こ
のＩ１０信号Ｓ１は微分回路２を経由してカウンタ３の
リセット端子ＲＳ ’ｆ”に入力される。一方クロック
パルス発振器４の出力はカウンタ６のクロック端子ＣＬ
Ｋに加えられて計数される。カウンタ６のオーバーフロ
ー出力はオーバーフロ一端子ＯｖＦからマイクロプロセ
ッサ１のリセット端子１（、Ｅ’１１こ入力する。又マ
イクロプロセッサ１はパワーオンリセット方式であって
、パワオンリセット１ｄ号ｐ、 ｏ、ＲＥ８Ｅ’ｒもリ
セット端子ＩＦｔＪｎｓｈ：’Ｉ’に入力する。
第２図は動作タイミング図であって、第２図にてＴ１に
て示さ扛る範囲はマイクロプロセッサ１においてプログ
ラムが正常シーケンスで進行している時間を示し、プロ
グラム中に設けら扛た周期△ｔのＩ１０信号Ｓ１は微分
商ｗ！ｔ２で微分され、パルス信号Ｓ２となりカウンタ
６のリセット入力となる。一方クロックパルス発振６− 器４から送出さ扛るクロックパルスＳ６はカウンタ６に
て計数されるが、前記パルス信号Ｓ２によりリセットさ
れるためパルス信号Ｓ２母にその時間々隔を計測するこ
とになる。
て示さ扛る範囲はマイクロプロセッサ１においてプログ
ラムが正常シーケンスで進行している時間を示し、プロ
グラム中に設けら扛た周期△ｔのＩ１０信号Ｓ１は微分
商ｗ！ｔ２で微分され、パルス信号Ｓ２となりカウンタ
６のリセット入力となる。一方クロックパルス発振６− 器４から送出さ扛るクロックパルスＳ６はカウンタ６に
て計数されるが、前記パルス信号Ｓ２によりリセットさ
れるためパルス信号Ｓ２母にその時間々隔を計測するこ
とになる。
従って正常シーケンスの場合はパルス信号Ｓ２の時間々
隔の計測値はＩ１０侶号Ｓ１の周期Δ目こ等しくなる。
隔の計測値はＩ１０侶号Ｓ１の周期Δ目こ等しくなる。
何等かの原因をこよりプロクラムが暴走し異常シーケン
スを走った場合ζこは、マイクロプロセッサ１はｌ１０
−１’（号Ｓ１を出力しないのでカウンタ６へのリセッ
ト入力となるパルス信号Ｓ２の入力もないため、カウン
タ３は計測を継続し特に設定された時間Ｔ２経過後にオ
ーバーフロー信号Ｓ４をオーバーフロ一端子ＯＶＦ＋こ
出力する。マイクロプロセッサ１はオーバーフロー信号
Ｓ４がリセット端子ＲＥＩＴ に入力するためリセット
してパワーオンリセットと同じ状態に復帰し、あらため
て正常シーケンスのプロクラムを始動する。
スを走った場合ζこは、マイクロプロセッサ１はｌ１０
−１’（号Ｓ１を出力しないのでカウンタ６へのリセッ
ト入力となるパルス信号Ｓ２の入力もないため、カウン
タ３は計測を継続し特に設定された時間Ｔ２経過後にオ
ーバーフロー信号Ｓ４をオーバーフロ一端子ＯＶＦ＋こ
出力する。マイクロプロセッサ１はオーバーフロー信号
Ｓ４がリセット端子ＲＥＩＴ に入力するためリセット
してパワーオンリセットと同じ状態に復帰し、あらため
て正常シーケンスのプロクラムを始動する。
又停電後の再送電等においては、ゆるやかな４−
カーブで所定の電圧に到達することがあり、この場合に
は通常のパワーオンリセット回路は動作しないが、本発
明では電源が所定電圧復帰後のオーバーフロー信号Ｓ４
によりリセットする。
は通常のパワーオンリセット回路は動作しないが、本発
明では電源が所定電圧復帰後のオーバーフロー信号Ｓ４
によりリセットする。
以上説明したように本発明によれば、マイク ・ロプ
ロセッサを自動的ｌこ異常シーケンスから正常シーケン
スに復帰させることができるので、外部ノイズや電源の
瞬時停電等を原因とするプログラム暴走を最小にとどめ
信頼性の向上をはかることができる。
ロセッサを自動的ｌこ異常シーケンスから正常シーケン
スに復帰させることができるので、外部ノイズや電源の
瞬時停電等を原因とするプログラム暴走を最小にとどめ
信頼性の向上をはかることができる。
第１図は本発明の実施例を示す回路構成のブロック図、
第２図はその動作タイミング図である。 １−マイクロプロセッサ、２−微分回路、６−カウンタ
、４−クロックパルス発振器、５ｌ−Ｉ１０信号、Ｓ２
−パルス信号、Ｓ６−クロックパルス、ｓ４−オーバー
フロー（１，△ｔ−４１０信号Ｓ１の周期 オ１図 才２＠
第２図はその動作タイミング図である。 １−マイクロプロセッサ、２−微分回路、６−カウンタ
、４−クロックパルス発振器、５ｌ−Ｉ１０信号、Ｓ２
−パルス信号、Ｓ６−クロックパルス、ｓ４−オーバー
フロー（１，△ｔ−４１０信号Ｓ１の周期 オ１図 才２＠
Claims (1)
- １、 プロクラムの正常シーケンス中に周期△ｔのＩ１
０信号Ｓ１を設け、一方クロックパルスを計数するカウ
ンタのリセット入力として上記Ｉ１０信号Ｓ１を微分し
て得たパルス信号Ｓ２を与えて上記カラン、夕をパルス
信号Ｓ２毎にリセットさせてパルス信号Ｓ２の各時間々
隔を計測し、該時間々隔の計測値が上記Ｉ１０信号Ｓ１
の周期Δｔをオーバーして特定の設定時間に到達した場
合に、マイクロプロセッサをリセットして正常シーケン
スに復帰させることを特徴とするマイクロプロセッサに
おけるプログラム暴走防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126304A JPS5917643A (ja) | 1982-07-20 | 1982-07-20 | マイクロプロセツサにおけるプログラム暴走防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126304A JPS5917643A (ja) | 1982-07-20 | 1982-07-20 | マイクロプロセツサにおけるプログラム暴走防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5917643A true JPS5917643A (ja) | 1984-01-28 |
Family
ID=14931881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126304A Pending JPS5917643A (ja) | 1982-07-20 | 1982-07-20 | マイクロプロセツサにおけるプログラム暴走防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917643A (ja) |
-
1982
- 1982-07-20 JP JP57126304A patent/JPS5917643A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5917643A (ja) | マイクロプロセツサにおけるプログラム暴走防止方式 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPS58105072A (ja) | 交流電圧の周波数測定装置 | |
| JPH0751631Y2 (ja) | Ｃｐｕの暴走検出回路 | |
| JPH0320775B2 (ja) | ||
| JPS62168204A (ja) | デジタル制御装置 | |
| JPH03292258A (ja) | 時素リレー | |
| KR930009344A (ko) | 티브이의 시스템 보호방법 | |
| JPH049638Y2 (ja) | ||
| JPS5952324A (ja) | 停電・復電検知回路 | |
| JP3092199B2 (ja) | タイマ | |
| JPS61165143A (ja) | Ｃｐｕの誤動作防止方式 | |
| JPS54127248A (en) | Arithmetic controller | |
| JPS57199057A (en) | Error detecting device | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPS5637895A (en) | Control method of memory unit | |
| JPS626262B2 (ja) | ||
| JPS5784369A (en) | Abnormality detecting system for circuit device | |
| JPH04250715A (ja) | 長時間タイマ | |
| JPS55442A (en) | Test interchanging device | |
| JPS607859B2 (ja) | カウンタの既計数値の検知装置 | |
| JPS61127045A (ja) | プロセツサ暴走防止装置 | |
| JPS5827559B2 (ja) | コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ | |
| JPS59146354A (ja) | マイクロプロセツサの暴走停止装置 | |
| JPS6367650A (ja) | ソフトウエア処理の監視方式 |