JPS5952325A - 停電・復電検知集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＩＣや半導体で構成された螺子機器の停電時や
復電時に動作を保証するための停電・復電検知回路に関
する。この種の回路は安価であるとともに、使用電子機
器の機能、電源構成等に合わせて停電や復電の検出レベ
ル、タイミング等を簡単に調整できることが望まれてい
る。

マイクロコンピュータを用いた電子機器では。

復電時や停電時に次のようなトラブルが発生しゃすい。

（１）マイクロコンビーータが動作を開始するまでの短
期間の間、マイクロコンビーータの出力ポートが制御不
能となり一時的に誤った出方を発生しやすい。

（２）マイクロコンピュータに付設されたＲＡＭ（ラン
ダム・アクセス脅メモリ）Ｋ誤った制御卸信号が与えら
れ、ＲＡＭのデータが予想できない値に変化してしまう
。

（３）マイクロコンピュータが種々の計算や制量の途中
で停゛成が発生して処理が中断される。このため誤った
結果を出力したり、記憶［７たすする心配がある。

以上のようなトラブルの発生を防止するためには、一般
に電源の変＠（停電、復ｆｆｉ　）を検出する回路を設
けるとともに、検出回・洛からの検出出力に応じてマイ
クロコンピュータで所定の停電・復電処理（ＲＡＭの内
容の保護、処理データの保護）を行わせる必要がある。

この種の停電・ａｔ検知回路の従来例を第１２図に示す
。

この種の回路には次のような欠点がある。

（１）マイクロコンピュータ用電源とリレー、ランプ等
の操作用電源等、２つ以上の電源が使用される場合に、
マイクロコンピュータ電源の確立前に操作用電源が働き
出すなどの欠点があり、このための保護回路を別に設け
なければならない（マイクロコンピュータ醒源は他の電
源よりも早（立上り、遅く立下ることが必要である）。

（２）電源波形をタイミングの基準波形に使う機器が多
いが、そうするには、電源波形を整形する回路を更に追
加して設ける必要があり。

コスト′アップにつながる。

したがって本発明の目的は上記の欠点を除去し、タイミ
ングのｇｔが簡単で、マイクロコンピュータ市原に討す
る他の電源のタイミングを確保でき、かつクロックの作
成の可能な、総合的に小形で安価かつ機能の豊富な停電
・復電検知集積回路を提供することである。

本発明によれば、この目的は電子機器に供給される交流
商用電源電圧を整流平滑する手段、この手段の平滑出力
を電子機器の動作に必要な基準成田と比較する手段、こ
の比較手段の出力信号に基づいて、前記交流商用電源電
圧の停電、復電を知らせる第１の検知信号および前記交
流商用電源電圧の確立を知らせる第２の検知信号とを前
記電子機器に出力する手段、前記＠２の検知信号により
駆動されて他の機器に給電を行なう手段を備えたことに
より達成される。

また必要に応じて、前記整流平滑手段は、整流出力を波
形整形して得られるクロック信号を前記電子機器に供給
する手段を有する構成とすることが好都合である。

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明による停電・復電検知回路の機能ブロッ
ク図を示す。商用交流電源ＶｉｎＡを整流平滑部７を通
し、その出力とマイクロコンピュータ電源Ｖｃｃを比較
部１で比較する。制御部２は比較部１からの出力に応じ
て適宜遅れ導入カウンタ部６に制御信号を与える。遅れ
導入カウンタ部６は、制御部２の制御の下に、クロ・・
クバルス発振部４からのクロックパルスをカウントし、
その出力を出力部６に選択的に供給する。出力部６けカ
ウンタ部からの信号を受けとって、適当なレベルの信号
にして出力する。出力信号として、リセット信号（１）
、停電検知信号ＰＤＯＷＮ、及びその他が図示されてい
る。これらの出力信号はマイクロコンビーータに一連の
停電及び復電処理を行なわせるのに利用される。例えば
リセット信号ＲＥＳＥＴ（１）ハ電源の復電や停電時に
マイクロコンピュータをパワーオンリセット、又は再リ
セットさせるために用いられ、停電検知信号ＰＤＯＷＮ
はｒＨＪレベルに立上ったときに、マイクロコンピュー
タにメモリ（例ＲＡＭ）内容の退避や保護及び停電処理
を開始させるのに用いられる。クロックパルス発振部４
のクロックパルスの周期はパルス周期調整部５で調整す
ることができる。

この検知回路の特徴は停電や復電におけるある基準時か
らの遅れを導入する手段を、遅れ導入カウンタ８１５３
．クロックパルス発振部４及びパルス周期調整部５で構
成したことである。かかる検知回路をＩＣで構成した場
合、パルス周期調整部５は可変抵抗等を回路要素とする
外付は部品として構成できる。

したがって、遅れ時間の調整は容易であり、適用するマ
イクロコンピュータ化機器の機能等に合わせて、所望の
遅れ時間を設定できるという利点がある。

さらに本発明によれば、上記リセット信号ＲＥＳＥＴ（
１）ｆ徒、　マイクロコンビ＝−夕電源Ｖｃｃが確立し
た後立上り、電源Ｖｃｃ　が停電する前に立下るように
なっている。したがってこの信号ＲＥＳＥＴ（１）を図
示するように他の電源スイツチ部１１にスイ・ソチング
信号として供給することにより、マイクロコンピュータ
電源と他電源間のインター口・・りをとることができる
。又、整流・平滑部７の整流出力を波形整形部８を通す
ことにより、クロック信号ＣＬＯＣＫ　　が得られる。

これらの機能はすべて停電・復電集積回路内に内蔵でき
、経済的メリットが大きい。

第１図において、遅れ導入カウンタ部は複数のカウンタ
を含み得るものであり、例えばひとつのカウンタを停電
モードにおける遅れ時間を与えるものとし他のカウンタ
を複電モードにおける遅れ時間を与えるものとして構成
することができる。

同様にクロックパルス発振部４は複数の発振回路を含み
得、パルス周期調整部５ば、各発振回路の発振パルス周
期を調整する外付は部品で構成できる。

次に、第１図のブロック図を具体化した第６図の検知回
路について説明するが、その前に第６図の検知回路に入
力される信号及び該回路より出力される信号のタイミン
グ関係について説明する。

このタイミングチャートヲ第２図に示す。検知電圧Ｖｉ
ｎ　　として交流商用成田が印１ｒａされる。検知酸比
ＶｉｎＦｉオフ状態からオン状態に複酸し、その後オン
状態からオフ状態に停電するものとする。

マイクロコンピュータの電源成田Ｖｃｃは停電・復電Ｉ
Ｃの電源としても使用されるもので、検知電圧Ｖｉｎの
復電より遅れて立上り、検知電圧の停電より遅れて立下
るものとする。マイクロコンピュータ用リセット信号Ｒ
ＥＳＥＴ（］）Ｕｔ源醒圧Ｖ酸比　　の立上りより所定
時間遅れて立上り、又電源オフ時には検知電圧Ｖｉｎ　
　Ｏ停電時より所定時間後立下るものとする。又、停電
検知信号ＰＤＯｗＮけ、復成時リセット信号の立上りよ
り前にいったん立上ってその後立下り、停電時にＵリセ
ット信号が立下る前にいったん立上り、電源心圧の低下
とともに立下るものとする。クロック信号ＣＬＯＣＫは
交流人力Ｖｉｎの２倍の周波数をもつ。

さて、＠６図の具体的停電・復電回路について説明する
。

検知電圧Ｖｉｎ　　けフィルタ回路５に人力され。

ｉ゛イオードブリソジ５４で全波整流され、その出力は
波形整流回路８及びトランジスタ回路２５を介してクロ
ック信号ＣＬＯＣＫとなるとともに。

ダイオード５６及びコンデンサと可変抵抗から成る外付
は部品５１を介し、平滑安定化されて比較回路６の一方
の入力となる。電源電圧Ｖｃｃｕダイオード１５を介し
て電源安定化回路１６へ入力される。外付は部品１Ｆは
コンデンサなどの素子で構成され、電源の安定化と停電
時における短時間の電源バリクアップを行う。電源安定
化回路１６の出力は停電・復電ＩＣ内部の回路電源ＶＤ
として中いられるとともに、外付は部品１２を介し。

比較回路６のもつ一方の入力（基準人力）となる。

電源オン時クロック回路４−１は外付は部品５−１に接
続されており、その抵抗素子の値を変化させることによ
りクロ・ツク周期を変化させることが可能である。クロ
・ツク回路４−１の出力は電源オン時遅れ時間発生回路
６−１とクロ・ツク選択回路９０に入力される。電源オ
フ時クロック回路４−２は、外付は部品５−２に接続さ
れており。

その出力はクロック選択回路９０へ入力される。

クロック選択回路については、後に第４図を多照して説
明するが、その機能は、外付は部品５−２゜クロック回
路４−２が省略されて、クロ・ツク信号Ｑ２が供給され
ない場合には、クロ・ツク回路４−１からのクロック信
号Ｑ１　を選択して、そのパルス列を電源オフ時遅れ時
間発生回路６−２に供給し２そうでないとき、即ちクロ
・・り信号Ｑ、が供給されるときこの信号を選択して回
路６−２に供給する。以下の＠６図に関する動作説明で
は１選択回路９０はクロ・・り信号Ｑ２　　を選択して
いるとして説明する。電源オフ時遅れ時間発生回路６−
２はＮ６Ｒゲート４３．４４と２進カウンタ４５とから
構１戊されており、比較回路６．クロック回路４−１と
クロック選択回路９０の出力により。

電源がオフしたときにＯＲゲート４６．トランジスタ回
路４７を介して停電検知信号を出力し、又。

電源オン時遅れ時間発生回路６−１ヘリセット信号Ｑ　
Ｘ　２　を出力する。電源オン時遅れ時間発生回路６−
１はＮＯＲゲート６４と２進カウンタ６５から成ってお
り、インバータ３６とトランジスタ回路６７を介してマ
イクロコンピュータにリセット信号ＲＥＳＥＴ（１）を
出力する。

次に第６図に示す停電検知回路の機能及び動作について
第５図を参照して説明する。第６図において、検知電圧
（交流入力）Ｖｉｎｅフィルタ部５に人力されている。

復成時、フィルタ部５の出力酸比ｖＡハゆるやかに増大
し、やがて一定値に達する。一方、停電検知回路（及び
マイクロコンピュータの）電源電圧Ｖｃｃ　　より、安
定化電源回路１及び外付部品１２を介して出力される電
圧ｖ１１μ上記フィルタ５出力鴫圧ｖＡ　に比べ短い時
間で立上るようになっている。したがって比較回路６の
出力Ｖｃはいったん°“ＨＴ＋レベルになり、フィルタ
出力電圧ＶＢが安定化峨源出力亀圧ｖＡ　より犬き（な
った時点でＬ　ｎレベルに反転する。クロック回路３１
と４１の出力電圧は電源電圧Ｖｃｃ（したがって電圧Ｖ
、）が確立するに従って確立される。電源オフ時間遅れ
時間発生回路のＮＯＲゲート４６の出力電圧ＶＲ２は当
初（Ｖｎ＝Ｏ時点）ＩＩ　Ｌ　１１レベルであり、カウ
ンタ４５を計数可能の状態にしている。したがってカウ
ンタ４５は、電圧ＶＢ　の確立とともにクロック回路４
１より出力されるクロックを計数し１時間ｔｐＩ後にそ
の出力ＱＹ２　　を°°Ｌ′からＨｎに変える。ここに
時間ｔｌ）＋　　はｔ　ｐ＋　＝　Ｔ　Ｑ２　×ＮＹ２
　（Ｔ　Ｑ２はクロック回路４１のクロック周期、２進
カウンタ４５の設定カウント数）で表わされる。同様に
カウンタ４５の＠２出力ＱＸ２　もある時間ｔｓ、後に
°°Ｌ″からＨ＋ｔレベルに変化する。カウンタ出力Ｑ
Ｘ２が１１　ＨＩ＋レベルになるとＮＯＲゲーグー４ｔ
ｉデイスエーブルされ、その出力はＬ　ＩＩに保持され
る。

したがってカウンタ出力Ｑ　Ｘ　２　とＱＹ２はＨ１ル
ベルに保持される。その後、比較回路６の出力Ｖ、が°
°Ｌ′ルベルに立下ると、ＮＯＲゲート４６はイネーブ
ルされ、クロック回路６１からのクロック信号Ｑ１をカ
ウンタ回路４５のリセット端子に送る。この電圧ＶＲ，
の最初のＨ′”レベルでカウンタ４５はクリアされ、そ
の出力ＱＸ２とＱＹ２を゛Ｌ°゛レベルにリセ・ン卜す
る。

一方、電源オン時間遅れ時間発生回路６８においては電
圧Ｖ、確立後、クロック回路６１よりクロック信号Ｑ、
がカウンタ６５に入力されて計数がなされるが、所定の
カウント値に適する前にカウンタ４８の出力・端子Ｑｘ
２より　　゛ＨＩＩレベルのリセット信号が辱えられる
ため、カウンタ６５の出力ＱＸ＋はＩ、　＋ルベルを保
持する。その後時間ｔｓ、　　ｋにカウンタ４８がリセ
ットされ出力Ｑｘｔがｆｉ　Ｌ　１１レベルに変ると２
進カウンタ６５はリセ・ソト状態を解除し、クロックＱ
、を計赦し１時間ｔＲ，後、その出力Ｑｘ＋をＨ１１レ
ベルに変える。ここにＴ　Ｒ＋　＝　Ｔ　Ｑ＋　”　Ｎ
　Ｘ＋　（Ｔ　Ｑ、＋：クロ・ツク回路３１のクロック
周期、ＮＸ、：　２進カウンタ６５の設定カウント値）
。このため５ＮＯＲゲート６４はディスエーブルされ、
クロック信号Ｑ１はカウンタ６５に伝達せず、出力信号
ＱＸ＋はｎ　Ｈｎレベルを保持する。出力信号Ｑｘ。

はインバータ６６とトランジスタ回路６７を介してリセ
ット信号ＲＥＳＥＴ（１）　　となる。このリセット信
号ＲＥＳＥＴ（１）はマイクロコンピュータのリセット
動作や、メモリ素子の内容保護のために利用される。

次に停電時の動作について述べる。検知電圧Ｖｉｎが停
電すると、フィルタ出力電圧ｖＡ　と峨源安定化出力成
田ｖＢ　は減少していぐが、外付は部品５１での放電時
間は安定化電源回路の放電時間より小さくなるようにコ
ンデンサや抵抗の値が選定されているので、第５図に示
すように電圧ｖＡは短い時間で零に減衰する。したがっ
て、電圧ｖＡがＶａ＋　　より小さくなった時比較回路
６の出力電圧ＶＣは”Ｌ　１１レベルから”ＨＩＩレベ
ルに反転する。

このためＮＯＲゲート４６はディスエーブルされ、その
出力ｕ”Ｌ’“レベルに保持され、電源オフ用２進カウ
ンタ４５はイネーブルされて、クロック信号Ｑ２を計数
する。そして時間ｔｐｓｉ出力信号Ｑ　Ｙ　ｔが１次に
時間ｔｓ３　　仮に出力信号ＱＸ’ｔが”Ｈ”レベルに
変化する。ここにｔｐｓ＝ＴＱ２・ＮＹ１＝七□　　　
　ｔ　Ｓ　ｓ　＝　Ｔ　Ｃｔｔ・ＮＹ２　＝ｔ　ｓ、（
Ｎｙ、。

ｌ ＮＸ２：出力ＱＹ２　（ＱＸ’２　＞をだすのに必要な
カウント数〕。出力信号ＱＸ２のＩＩ’”レベルで２進
カウンタ６５はリセ・ノドされ、その出力信号Ｑｘ１ば
″Ｈ゛レベルから”Ｌ“ルベルとなる。したがって、出
力信号ＱＹ２　　により停電倹仰信号ＰＤＯＷＮがまず
ｎ　Ｈｎレベルに変わり１次に出力信号ＱＸ＋によりリ
セット信号ＲＥＳＥＴ（］）が゛°Ｌ“ルベルに変化す
る。

以上の動作をまとめると、リセ・ント信号ＲＥＳ　ＥＴ
（１）・汀、復電時には電圧■、の確立（比較出力電圧
の立下り）時から、カウンタ６５の与える遅れ時間ＴＲ
＋　−Ｔ　Ｑ＋　ＸＮｘ、　　だけ遅れて立上り、停電
時には電圧ＶＡ　の低下（比較出力電圧Ｖ。の立上り）
時から、カウンタ４５の与える遅れ時間ＴＲ２＝ＴＱ２
ＸＮＸ：２　　だけ遅れて立下る。また停′亀検知信号
ＰＤＯＷＮ　ｆｆ、復電時には電圧ｖＩｌ　の確立（比
較出力電圧Ｖｃの立上り）時から、カウンタ４５の与え
る遅れ時間ｔ　ｐ３＝Ｔ　Ｑ２・ＮＹ２だけ遅れて立上
り、停電時には電圧ｖＡの低下（比較出力電圧ｖ０の立
上り）時から、カウンタ４５の与える遅れ時間ｔ　ｐｓ
　＝Ｔ　Ｑ２・ＮＹ２だけ遅れて立上る。上記の遅れ時
間、ｔｐ３とＴＲ２とは外付は部品１４によりクロック
周期ＴＱ２　　を変化できるので調整可能であり、同様
に遅れ時間ＴＲ１も外付は部品１６によりクロ・ｌり周
期ＴＱ、を変化できる。ので調整可能である。

第４図は第６図のクロック選択回路９０の構成例である
。６人力ＮＯＲゲート９１．カウンタ９２、ＡＮＤゲー
ト９６とＯＲゲート９４とから構成されており、クロッ
ク回路６１と４１の出力信号Ｑ１　とＱ２から第６図の
タイミングチャートに示す出力信号Ｑ　２　Ａを出力す
る。外付は部品５−２がないときのタイミングチャート
を第６図の１）に示しである。この場合、３人力ＮＯＲ
ゲ−ｌ−９１を介してカウンタ９２の端子ＣＫ、ヘクロ
ノク信号が入力され、カウンタ９２は計数を開始し、や
がて端子Ｑｘ、３の出力信号は°゛Ｌ″Ｌ″レベルカ゛
Ｈ′”レベルへ変化し６人力ＡＮＤゲート９１は閉じ、
ＡＮＤゲート９６は開き、ＯＲゲート９４を介してクロ
・ツク信号Ｑ、が信号Ｑ２Ａとして出力される。

外付は部品５−２があるとき、第６図の２）に示すよう
に、電源オフ時クロック回路４−２からのクロック信号
Ｑ２の”Ｈ”レベル出力によりカウンタ９２はリセ・ノ
ドされているのでクロ・ツク信号が端子ＣＫ３に入力し
ているが、端子Ｑ　Ｘ　ｓはＬ　ｎレベルのままでＡＮ
Ｄゲート９６は閉じており、ＯＲゲート９４を介してク
ロック信号Ｑ２が信号Ｑ　ｔ　Ａ　として出力される。

したがって、クロック選択回路により外付は部品５−２
を省略しても停電検知ＩＣにとって支障となることはな
く、又多くの用途ではクロック信号Ｑ２ひとつで足りる
から、外付は部品が不要となる経済的メリットがある。

＠７図は第６図の比較回路６の構成例である。

抵抗６２．６３と演算増幅器６１から構成されている。

抵抗６２．６３の抵抗値をＲ，、Ｒ，とすれば比較回路
６０入力のヒステリシス電圧ＶＨＵＶＨ＝　−Ｖｃｃｌ （ここにＶｃｃｌ：に源安定化回路１６の出力電圧）で
与えられる。

したがって抵抗値Ｒ，，Ｒ２を適当に選定することによ
り、適当なヒステリシス電圧をもたせることができる。

したがって比較回路は検知電圧Ｖｉｎのゆるやかな上昇
や下降時にも確実に出力電圧ＶＣの反転を行うことが可
能である。

波形整形回路８の構成例を第９図に示し、そのタイミン
グチャートを第８図に示す。商用交流検知電圧ＶｉｎＧ
’ｊ、フィルタ回路７を通して全波整流され、波形整形
回路８へ入力される。＠９図において、整流人力ＶＸは
電源安定化回路１６の出力電圧Ｖｃｃｌを抵抗８６と８
４で分圧した基準電圧ＶＸ−と演算増幅器８５により大
小が比較される。

演算増幅器８５の出力電圧Ｖｒは第８図のタイミングチ
ャートに示すように検知電圧ＶＸｔ　　が基準電圧ＶＸ
−より小さいときは”Ｌ　Ｉ＋レベルであり。

基準電圧ＶＸ−より太き（なると゛Ｈ″レベルとなる。

したがって出力型ＥＶＹは交流検知電圧Ｖｉｎ　　の２
倍の周波数のパルス列となる。な卦５パルスのデー−テ
ィサイクルは抵抗８３と８４の分圧比を変えることによ
って調整できる。波形整形回路８の出力はトランジスタ
回路）５（第６図）を介してクロック信号ＣＬＯＣＲと
なる。クロリフ信号ＣＬＯＣＫは商用電源周波数を基準
としているから正確なタイマーを作成することが可能で
ある。

前述したようにマイクロコンピュータのリセット信号Ｒ
ＥＳＥＴｍ　Ｈマイクロコンピュータ電源Ｖｃｃ　　よ
υ後で立上り、先に立下るようにタイミングがとられて
いる。この信号を用いて、マイクロコンピュータ心源と
他の電源間のインターロック機能を果すことが可能であ
る点について第１０図を参照して説明する。

嘱１０図において、第６図に示すような停電・復電検知
ＩＣＰＤの２つの出力信号であるリセット信号ＲＥＳＥ
Ｔ（１）と停電検知信号ＰＤＯＷＮはそれぞれノンイン
バータ７２と７１を介してマイクロコンピュータ７４へ
伝達される。リセット信号ＲＥＳＥＴ（ＩＩはノンイン
バータ７６と抵抗８０゜８１を介してトランジスタ７７
（他の電源の補助スイッチ）のベース端子に伝達されて
いる。′）ます、トランジスタ７７をリセット信号でオ
ンオフすることで主電源スイッチ用トランジスタ７６は
制御され導通時には、負荷７５に討する電源電圧Ｖｎ　
２は電圧ＶＤ、とほぼ等しくなり、遮断時には零となる
。

第１１図のタイミングチャートに示すように復電時、マ
イクロコンピュータ電源Ｖ。Ｃと電源Ｖｏ　ｓ　ｕ立上
る。しかし、負荷７５の直接の電源Ｖｎ２はリセット信
号ＲＥＳＥＴ（１）がＬ″からＩＩ　ＨＩ＋レベルにな
るまで零になっている。父、停成時には、電源■Ｄ２は
リセット信号ＲＦＥＳＥＴ（１１がＩＩ　ＨＩＩから１
１　Ｌ　Ｉ＋レベルになってから零になる。

つまり、電源ＶＤ２はマイクロコンピュータ７４が正常
に動作している範囲でのみ電源ＶＤ、より給電される。

したがって電源ＶＤ２に接続されている負荷７５の誤動
作は防止される。

停電検知ＩＣからのリセ・・ト信号を他の電源のスイッ
チ側聞信号として併用することにより、マイクロコンピ
ュータを含む回路全体の小型化５価格の低下、信頼性の
向上を図ることができる。

μ上説明したように、本発明の停電・復電検知集積回路
は、構成が比較的簡単、安価であり、タイミング調繁点
数が少なくてその調整が簡単であるとともに、計時機能
や、電源間のインターロック機能等種々の機能を果すこ
とができる。

本発明は主として汎用マイクロコンピュータを・使用し
ている重子機器１例えば、自動販売機。

ＥＣＲ（Ｅｌｅｃｔｒｉｃ　Ｃａ５ｈ　Ｒｅｇｉｓｔｅ
ｒ）、ＰＯＳ（Ｐｏｉｎｔ　　ｏｆ　　５ａｌｅ）端末
機器−ＮＣ（Ｎｕ７ｙＩｅｒｉｃａｌＣｏｎｔｒｏｌ）
機器、ロボット、計測機器、事務機器（複写機、ワード
プロセッサ〕等に適用可能である。

【図面の簡単な説明】

第１図は本発明による停電・復電検知回路の機能ブロッ
ク図。 第２図は第６図の回路で想定している人出力タイミング
チャート。 第６図は具体的な停′醒・復電検知回路図。 第４図は第６図のクロ・ツク選択回路構成例図。 第５図は第６図の回路のタイミングチャート。 第６図は第４図の回路のタイミングチャート。 第７図は第６図の比較回路の構成例図。 第８図は第７図の回路のタイミングチャート。 第９図は第６図の波形整形回路の構成例図、第１０図は
リセット信号を電源間のインターロック信号として使用
するブロック図。 第１１図は第１０図のブロック図のタイミングチャート
、 第１２図は従来の停電・復電検知集路例図である。 特許出願人　富士電機製造株式会社 （外４名） 第２図 ＲＥＳＥＴ（１） 錫４　口 第５図 １．　　　　第６図 ２Ａ ２） 第７図

Claims (1)

1. 【特許請求の範囲】 １）電子機器に供給される交流商用電源電圧を整流平滑
   する手段、この手段の平滑出力を電子機器の動作に必要
   な基準電圧と比較する手段、この比較手段の出力信号に
   基づいて、前記交流商用電源電圧の停電、復電を知らせ
   る第１の検知信号および前記交流商用電源電圧の確立を
   知らせる第２の検知信号とを前記電子機器に出力する手
   段、前記第２の検知信号により駆動されて他の機器に給
   電を行なう手段を備えたことを特徴とする停電・復電検
   知集積回路。 ２、特許請求の範囲第１項に記載の停電・復電検知集積
   回路において、前記整流平滑手段は、整流出力を波形整
   形して得られるクロック信号を前記電子機器に供給する
   手段を有することを特徴とする停電・復電検知集積回路
   。