KR930006169Y1 - 클럭분주기를 이용한 마이크로프로세서의 동작 감시회로 - Google Patents

Abstract

내용 없음.

Description

클럭분주기를 이용한 마이크로프로세서의 동작 감시회로

제1도는 종래 마이크로프로세서의 동작감시회로도.

제2a도 내지 제2c도는 제1도의 각부 파형도.

제3도는 본 고안 클럭분주기를 이용한 마이크로프로세서의 동작 감시회로도.

제4a도 내지 제4g도는 제3도의 각부 파형도.

* 도면의 주요부분에 대한 부호의 설명

1, 3 : 마이크로프로세서 2 : 시스템클럭발진기

B1-B5 : 버퍼 MM1 : 단안정멀티바이브레이터

IC1-IC3 : 클럭분주기 NAND1 : 낸드 게이트

R1 : 저항 C1 : 콘덴서

본 고안은 마이크로프로세서의 동작감시회로에 관한 것으로, 특히 클럭분주기를 이용하여 감시에 대한 시간을 정확하게 하고 신뢰도를 높이도록한 클럭분주기를 이용한 마이크로프로세서의 동작감시회로에 관한 것이다.

일반적으로 높은 신뢰도를 요구하는 마이크로프로세서에 있어서는 시스템의 핵심부인 마이크로프로세서가 정확히 동작되는지를 감시하기 위해 이의 동작감시회로가 요구되는 것으로, 오동작이 감지되면 출력펄스를 발생하여 마이크로프로세서를 리세트하거나 인터럽트를 걸어줌에 따라 시스템이 원상복귀된다.

이와 같이 기능을 수행하는 종래의 동작감시회로는 제1도에 도시한 바와 같이, 마이크로프로세서(1)의 단자(P2)로부터 출력되는 트리거신호가 버퍼(B2)를 통해 단안정멀티바이브레이터(MM1)에 인가된후 저항(R1)과 콘덴서(C1)의 충방전시정수를 통해 제어펄스를 발생하며, 이의 펄스가 버퍼(B1)를 통해 상기 마이크로프로세서(1)의 단자(P1)에 인가되게 구성한 것이다.

이와 같이 구성된 종래의 동작감시회로를 제2도에 도시한 바와 같은 파형도를 통해 설명하면 다음과 같다.

마이크로프로세서(1)의 단자(P2)로부터 일정주기로 인가되는 제2a도에 도시한 바와 같은 트리거신호가 버퍼(B2)를 통해 단안정멀티바이브레이터(MM1)에 인가되면 저항(R1)을 통해 콘덴서(C1)에 충전된 전원(Vcc)이 방전됨에 따라 제2b도에 도시한 바와 같은 충방전 파형이 발생된다.

이때 단안정 멀티 바이크레이터(MM1)는 제2b도에 도시한 바와 같이, 충전전압이 기준전압(V_ref)보다 크게 될때 제2c도에 도시한 바와 같이, 저전위가 출력되고, 상기 트리거입력신호로 트리거되어 충전전압이 기준전압(V_ref)보다 작게되면 제2c도에 도시한 바와 같이, 고전위가 출력된다.

즉 단안정멀티바이브레이터(MM1)의 출력(Q)은 기준전압(Vref)까지 충전되는 시간(T₁)=KP₁C₁(K : 상수)에 의해 결정된다.

따라서 제2a도에 도시한 바와 같이, 트리거신호의 주기가 상기 감시시간(T1)보다 작게되면, 단안정멀티바이브레이터(MM1)의 출력이 계속 고전위로 된후 버퍼(B1)를 통해 마이크로프로세서(1)의 단자(P1)에 인가됨에 따라 마이크로프로세서(1)가 정상동작상태로 감지된다.

그러나 마이크로프로세서(1)의 이상동작의 이유로 트리거 입력이 감시시간(T1)동안 없게되면 단안정멀티바이브레이터(MM1)의 출력이 제2c도에 도시한 바와 같이, 저전위로 되며, 이의 신호가 마이크로프로세서(1)를 리세트하거나 인터럽트를 걸어 시스템의 원상회복 또는 에러처리를 요구하게 된다.

그런데 상기와 같은 종래의 동작감시회로에 있어서는 감시시간(T1)이 저항 및 콘덴서의 용량에 의해 결정되므로 감시시간이 정확하게 유지될 수 없게되는 문제점이 있었다.

또한 단안정멀티바이브레이터도 메이커에 따라 품질의 균일하지 않게되어 감시시간(T1)을 충분히 길게 설정하므로 동작감시회로의 정밀성이 반감되어 시스템의 신뢰도가 저하되는 문제점이 있었다.

본 고안은 이와 같은 종래의 문제점을 감안항 클럭분주기를 이용한 마이크로프로세서의 동작상태를 정확하게 감시하게하고, 동작감시회로의 신뢰도를 높이도록한 클럭분주기를 이용한 마이크로프로세서의 동작감시회로를 안출한 것으로, 이를 첨부한 도면에 의해 상세히 설명하면 다음과 같다.

제3도는 본 고안 클럭분주기를 이용한 마이크로프로세서의 동작감시회로도로서 이에 도시한 바와 같이, 시스템클럭발진기(2)의 출력이 마이크로프로세서(3)의 단자(P1)에 인가됨과 아울러 2ⁿ분주용 클럭분주기(IC1)(IC2)를 통해 2n 분주용 클럭분주기(IC3)의 클럭단자(CK)에 인가되며, 이의 분주출력(2^0-2)(2^0-1)(2⁰)이 낸드게이트(NAND1)를 통과한후 버퍼(B3)를 통해 사기 마이크로프로세서(3)의 단자(P2)에 인터럽트신호를 인가하고, 분주출력(2⁰⁺¹)이 버퍼(B4)를 통해 상기 마이크로프로세서(3)의 입력단자(P3)에 정상회복신호를 인가하며, 상기 마이크로프로세서(3)의 출력단자(P4)로부터의 출력신호가 버퍼(B5)를 통해 상기 클럭분주기(IC1-IC3)의 리세트단자(R)에 인가되게 구성한 것이다.

여기서 상기 클럭분주기(IC1)(IC2)의 갯수는 용도에 따라 가변된다.

제4a도 내지 제4g도는 제3도의 각부파형도로서 이에 도시한 바와 같이, 제4a도는 클럭분주기(IC3)의 입력클럭파형, 제4b도는 클럭주기(IC1-IC3)의 리세트파형, 제4c도는 크럭분주기(IC3)의 2^0-2분주파형, 제4d도는 클럭분주기 (IC3)의 2^0-1분주파형, 제4e도는 클럭분주기(IC3)의 2⁰분주파형, 제4f도는 클럭분주기(IC3)의 2⁰⁺¹분주파형, 제4g도는 낸드게이트(NAND1)의 출력파형을 나타낸 것이다.

이와 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.

시스템클럭발진기(2)의 출력이 마이크로프로세서(3)의 클럭단자(P1)에 인가됨과 아울러 클럭분주기(IC1)(IC2)를 통해 2^2m만큼 분주됨에 따라 클럭분주기(IC3)의 클럭단자(CK)에 제4a도에 도시한 바와 같이 분주파형이 인가되며, 이의 파형이 각각 2^0-2, 2^0-1, 2⁰, 2⁰⁺¹만큼 각각 분주됨에 따라 제4c-f도에 도시한 바와 같은 분주파형이 출력된다.

여기서 마이크로프로세서(3)의 출력단자(P4)로부터의 제4b도에 도시한 바와 같은 출력파형이 버퍼(B5)를 통해 클럭분주기(IC1-IC3)의 리세트단자(R)에 인가되면, 이의 각출력이 초기화되어 일정주기를 다시 반복한다.

이때 클럭분주기(IC3)의 2⁰분주된 제4도(e)에 도시한 바와 같이 파형의 주기는 시간(T3)과 동일하게되며, 시간후에 고전위상태로 된다.

이와 동시에 클럭분주기(IC3)의 2^0-1분주된 제4d도에 도시한 바와 같은 파형은 상기 2⁰분주된 파형이 고전 위로된 상태에서 시간후에 고전위 상태로 되고, 클럭분주기(IC3)의 2^0-2분주된 제4c도에 도시한 바와 같은 파형은 상기 2^0-1분주된 파형이 고전위로된 상태에서시간후에 고전위 상태로 된다.

따라서 제4c-e도에 도시한 바와 같이, 상기 클럭분주기(IC3)의 2^0-2, 2^0-1, 2⁰분주된 파형이 고전위상태로 되는 시간(T2)의와 같이되며, 이때 낸드게이트(NAND1)의 출력이 제4g도에 도시한 바와 같이, 고전위에서 저전위로 바뀐상태에서 시간동안 저전위상태로 된후 시간(T2)동안 고전위상태로 유지된다.

여기서 마이크로프로세서(3)의 출력단자(P4)로부터로 되는 시간(T2)동안 클럭분주기(IC1-IC3)에 고전 위리세트신호가 인가되지 않게되면 제4g도에 도시한 바와 같은 낸드게이트(NAND1)의 출력이 주기(T3)의 시간동안 저전위상태로된후 버퍼(B3)를 통해 마이크로프로세서(3)의 단자(P2)에 인가되어 리세트 또는 인터럽트를 걸어줌에 따라 시스템이 정상적으로 동작하지 않았음이 알려진다.

그러나 마이크로프로세서(3)의 출력단자(P4)로부터로 되는 시간(T2)동안 클럭분주기(IC1-IC3)에 고전위리세트 신호가 인가되면 클럭분주기(IC1-IC3)의 모든 출력이 저전위로 리세트되어 다시 시작하므로 제4g도에 도시한 바와 같이, 낸드게이트(NAND1)의 출력이 항상 고전위상태로 되며, 이의 신호가 버퍼(B3)를 통해 마이크로프로세서(3)의 단자(P2)에 인가됨에 따라 시스템이 정상적으로 동작되고 있음이 알려진다.

그리고 낸드게이트(NAND1)의 출력이 저전위로되는 리세트신호를 시스템에 적합하도록 조정하고자 할 경우에는 상기 클럭분주기(IC3)의 2^0-2분주된 출력을 제거하면 시간에서 시간으로 늘어나며, 낸드게이트(NAND1)의 입력측에 상기 클럭분주기(IC3)로부터 2^0-3분주된 출력을 추가 입력시키면 시간에서 시간으로 줄일 수 있다.

또한 클럭분주기(IC3)의 2⁰⁺¹분주된 출력은 제4f도에 도시한 바와 같이, 상기 낸드게이트(NAND1)의 출력이 고전위로 회복된후에 고전위 상태로 되므로 여러개의 감시회로가 있을 경우 동작이상이 감지된후에 해당감시회로를 식별할 수 있게 된다.

이상에서 상세히 설명한 바와 같이 본 고안은 클럭분주기를 사용하여 마이크로프로세서의 이상동작이 일정한 주기와 폭의 펄스를 발생시키므로 마이크로프로세서의 동작감시시간을 정확히 조정할 수 있을 뿐아니라 동작이상의 감지시 발생하는 펄스의 폭도 시스템의 용도에 적합하도록 조정할 수 있는 효과가 있다.

또한 이상 감지후에도 그 상태를 표시하는 비트가 있어 시스템의 용도에 따라 여러개의 감시회로를 병렬로 구성하게 되므로 이상동작의 발생시 시스템의 원상회복 또는 에러처리를 지시하여 시스템의 신뢰도를 증가할 수 있는 효과가 있다.

Claims (2)

1. 마이크로프로세서의 동작감시회로에 있어서, 마이크로프로세서(3)의 단자(P1)에 클럭신호를 제공하는 시스템클럭발진기(2)의 출력이 클럭분주기(IC1)(IC2)를 통해 2²ⁿ분주되어 클럭분주기(IC3)에 클럭신호를 제공하며, 이의 연속적으로 2^0-2, 2^0-1, 2⁰분주된 출력이 낸드게이트(NAND1)를 통과한후 버퍼(B3)를 통해 상기 마이크로프로세서(3)의 단자(P2)에 이상동작시 인터럽트신호를 제공하고, 상기 클럭분주기(IC3)의 2⁰⁺¹분주된 출력이 버퍼(B4)를 통해 상기 마이크로프로세서(3)의 단자(P3)동작이상의 감지표시신호를 제공하고, 상기 마이크로프로세서(3)의 단자(P4)로부터의 출력이 버퍼(B5)를 통해 상기 클럭분주기(IC1-IC3)를 리세트하는 것을 특징으로 하는 클럭분주기를 이용한 마이크로프로세서의 동작 감시회로.
2. 제1항에 있어서, 상기 낸드게이트(NAND1)의 입력측에 인가되는 상기 클럭분주기(IC3)의 분주된 출력을 2개이상의 연속분주로 조정하여, 상기 인터럽트의 폭을 조정하는 것을 특징으로 하는 클럭분주기를 이용한 마이크로프로세서의 동작 감시회로.